KR101868457B1 - 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법 - Google Patents

비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법 Download PDF

Info

Publication number
KR101868457B1
KR101868457B1 KR1020160130854A KR20160130854A KR101868457B1 KR 101868457 B1 KR101868457 B1 KR 101868457B1 KR 1020160130854 A KR1020160130854 A KR 1020160130854A KR 20160130854 A KR20160130854 A KR 20160130854A KR 101868457 B1 KR101868457 B1 KR 101868457B1
Authority
KR
South Korea
Prior art keywords
oxide layer
via hole
etching
layer
hole
Prior art date
Application number
KR1020160130854A
Other languages
English (en)
Other versions
KR20180039494A (ko
Inventor
한세충
전찬봉
Original Assignee
(주)아인스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아인스 filed Critical (주)아인스
Priority to KR1020160130854A priority Critical patent/KR101868457B1/ko
Publication of KR20180039494A publication Critical patent/KR20180039494A/ko
Application granted granted Critical
Publication of KR101868457B1 publication Critical patent/KR101868457B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법이 개시된다. 개시된 비아 홀 형성 방법은, 실리콘 기판의 일 측면에 SiO2 로 이루어진 제1 산화물층을 형성하는 제1 산화물층 형성 단계, 제1 산화물층에 Si3N4 를 증착하여 질화물층(nitride layer)을 형성하는 질화물층 형성 단계, 제1 산화물층 및 질화물층에 실리콘 기판의 일 측면이 부분적으로 노출되도록 기판 노출공(孔)을 형성하는 기판 노출공 형성 단계, 실리콘 기판에 기판 노출공과 정렬되는 비아 홀(via hole)을 생성하되, 비아 홀의 입구를 기판 노출공 내부에 형성하고 입구의 내경을 기판 노출공의 내경보다 작게 형성하는 비아 홀 생성 단계, 비아 홀의 내주면과 비아 홀 입구의 주변부를 산화시켜 SiO2 로 이루어진 제2 산화물층을 형성하는 제2 산화물층 형성 단계, 및 실리콘 기판 상에 적층된, 질화물층, 제1 산화물층, 및 제2 산화물층을 식각하여 제거하는 적층물 제거 단계를 포함한다. 제2 산화물층 형성 단계에서, 비아 홀 입구의 주변부의 내부에 제2 산화물층과 실리콘으로 이루어진 층 사이의 경계면이 곡면으로 형성되고, 적층물 제거 단계에서 곡면이 노출된다.

Description

비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법{Method for forming via hole and for manufacturing via contact with the same}
본 발명은 비아 콘택 제조 방법에 관한 것으로, 보다 상세하게는 비아 홀에 도전성 금속이 불완전하게 채워지는 불량을 예방하기 위한 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법에 관한 것이다.
기판을 적층하여 고집적된 반도체 소자를 제조하는 경우 상부 기판의 배선과 하부 기판의 배선을 전기적으로 연결하는 비아 콘택이 필요하다. 상기 비아 콘택은 비아 홀(via hole)에 예컨대, 구리(Cu)와 같은 도전성 금속이 채워진 것으로, 통상적으로 도금(plating)에 의해 비아 홀에 도전성 금속이 채워진다.
상기 비아 홀은 관통 비아 홀(through via hole), 블라인드 비아 홀(blind via hole), 및 베리드 비아 홀(buried via hole)로 구분된다. 상기 관통 비아 홀은, 기판을 두께 방향으로 관통하여 기판의 상측면과 하측면에 모두 개구(開口)가 형성된 비아 홀이며, 상기 블라인드 비아 홀은 기판의 상측면과 하측면 중 일 측면에만 개구가 형성되고 다른 일 측면까지는 관통하지 못한 비아 홀이며, 베리드 비아 홀은 기판의 내부에 형성되어 기판의 상측면 및 하측면에 개구가 형성되지 않은 비아 홀을 의미한다.
관통 비아 홀이나 블라인드 비아 홀을 형성하기 위하여, 통상적으로 보쉬 프로세스(Bosch process)가 적용된다. 보쉬 프로세스는, 플라즈마(plasma) 상태의 식각용 가스(gas)를 기판에 투입하여 기판을 식각하는 식각 단계와, 보호막 형성용 가스를 투입하여 식각된 부분의 측면에 보호막을 형성하는 보호막 형성 단계를 빠르게 교번하여 수행하여 종횡비(aspect ratio)가 큰 비아 홀을 형성하는 방법이다. 여기서, 종횡비는 비아 홀의 내경에 대한 깊이의 비(ratio)를 의미한다.
그런데, 상기 보쉬 프로세스를 통해 형성된 비아 홀은 비아 홀의 입구 주변부에 내측으로 돌출된 언더컷(undercut)이 형성된다. 상기 언더컷은 마치 버르(burr)와 같이 그 끝이 예각으로 형성된다. 그런데, 상기 비아 홀 내부를 도전성 금속으로 채우기 위해 도금 작업을 하게 되면 상기 언더컷의 예각의 끝 부분에 도전성 금속의 적층이 집중되어 상기 비아 홀의 내부에 도전성 금속이 빈틈없이 채워지기 전에 비아 홀의 개구가 폐쇄되어 비아 홀 내부에 도전성 금속이 더 이상 채워질 수 없는 경우가 발생한다. 이로 인하여 비아 콘택에서 심(seam) 불량 또는 보이드(void) 불량이 발생한다.
대한민국 등록특허공보 제10-0727632호
본 발명은, 기판에 비아 홀을 형성할 때 비아 홀의 입구 주변부에 날카롭게 돌출된 부분이 없고 그 단면이 완만한 곡선으로 형성되도록 하는 비아 홀 형성 방법과, 이를 포함하는 비아 콘택 제조 방법을 제공한다.
본 발명은 비아 홀 내부에 도전성 금속이 빈틈 없이 채워지지 않아 야기되는 비아 콘택의 불량을 방지하는 비아 콘택 제조 방법과, 이에 포함된 비아 홀 형성 방법을 제공한다.
본 발명은, 실리콘(Si) 기판의 일 측면에 SiO2 로 이루어진 제1 산화물층을 형성하는 제1 산화물층 형성 단계, 상기 제1 산화물층에 Si3N4 를 증착하여 질화물층(nitride layer)을 형성하는 질화물층 형성 단계, 상기 제1 산화물층 및 상기 질화물층에 상기 실리콘 기판의 일 측면이 부분적으로 노출되도록 기판 노출공(孔)을 형성하는 기판 노출공 형성 단계, 상기 실리콘 기판에 상기 기판 노출공과 정렬되는 비아 홀(via hole)을 생성하되, 상기 비아 홀의 입구를 상기 기판 노출공 내부에 형성하고 상기 입구의 내경을 상기 기판 노출공의 내경보다 작게 형성하는 비아 홀 생성 단계, 상기 비아 홀의 내주면과 상기 비아 홀 입구의 주변부를 산화시켜 SiO2 로 이루어진 제2 산화물층을 형성하는 제2 산화물층 형성 단계, 및 상기 실리콘 기판 상에 적층된, 상기 질화물층, 상기 제1 산화물층, 및 상기 제2 산화물층을 식각하여 제거하는 적층물 제거 단계를 포함하고, 상기 제2 산화물층 형성 단계에서, 상기 비아 홀 입구의 주변부의 내부에 상기 제2 산화물층과 상기 실리콘(Si)으로 이루어진 층 사이의 경계면이 곡면으로 형성되고, 상기 적층물 제거 단계에서 상기 곡면이 노출되는 비아 홀 형성 방법을 제공한다.
상기 비아 홀 생성 단계에서 상기 비아 홀 입구의 주변부에는 내측으로 돌출된 언더컷(undercut)이 형성되고, 상기 적층물 제거 단계에서 상기 언더컷이 제거될 수 있다.
상기 비아 홀 생성 단계에서, 상기 기판 노출공의 내주면과 상기 비아 홀 입구의 내주면 사이의 최단 거리는 0.5 내지 20㎛ 일 수 있다.
상기 기판 노출공 형성 단계는, 포토레지스트(photoresist)로 이루어지며 상기 기판 노출공에 대응되는 적층물 식각공이 형성된 제1 포토레지스트층을 상기 질화물층에 적층하는 제1 포토레지스트층 적층 단계, 상기 적층물 식각공에 의해 노출된 질화물층을 식각하여 제거하는 질화물층 부분 식각 단계, 상기 질화물층이 제거되어 노출된 제1 산화물층을 식각하여 제거하는 제1 산화물층 부분 식각 단계, 및 상기 제1 포토레지스트층을 전부 제거하는 제1 포토레지스트층 제거 단계를 포함하고, 상기 질화물층 부분 식각 단계 및 상기 제1 산화물층 부분 식각 단계는, 단계 별로 다른 종류의 식각액을 투입하여 순차적으로 수행하거나, 단일 종류의 식각 가스를 투입하여 동시에 수행할 수 있다.
상기 비아 홀 생성 단계는, 포토레지스트로 이루어지며 상기 비아 홀 입구에 대응되는 비아 홀 식각공이 형성된 제2 포토레지스트층을 상기 실리콘 기판에 적층하는 제2 포토레지스트층 적층 단계, 플라즈마(plasma) 상태의 식각용 가스(gas)를 상기 비아 홀 식각공에 의해 노출된 실리콘 기판의 부분에 투입하여 상기 실리콘 기판을 식각하는 단계와, 보호막 형성용 가스를 투입하여 식각된 부분의 측면에 보호막을 형성하는 단계를 교번 수행하여 상기 실리콘 기판을 두께 방향으로 깊게 식각하는 두께 방향 식각 단계, 및 상기 제2 포토레지스트층을 전부 제거하는 제2 포토레지스트층 제거 단계를 포함할 수 있다.
상기 제2 산화물층 형성 단계는, 700 내지 1300℃의 환경에서 수소(H2)와 산소(O2)를 상기 실리콘 기판에 투입하는 단계, 또는 700 내지 1300℃의 환경에서 수증기를 상기 실리콘 기판에 투입하는 단계를 포함하고, 상기 비아 홀 내주면에 형성된 제2 산화물층의 두께보다 상기 비아 홀 입구의 주변부에 형성된 제2 산화물층의 두께가 더 두꺼울 수 있다.
상기 적층물 제거 단계는, 상기 질화물층을 식각하여 제거하는 질화물층 전부 식각 단계, 및 상기 제1 산화물층 및 상기 제2 산화물층을 식각하여 제거하는 산화물층 전부 식각 단계를 포함하고, 상기 질화물층 전부 식각 단계 및 상기 산화물층 전부 식각 단계는, 단계 별로 다른 종류의 식각액을 투입하여 순차적으로 수행하거나, 단일 종류의 식각 가스를 투입하여 동시에 수행할 수 있다.
또한 본 발명은, 상기한 비아 홀 형성 방법에 의해 비아 홀이 형성된 실리콘 기판의 일 측면과 상기 비아 홀의 내주면을 산화시켜 SiO2 로 이루어진 제3 산화물층을 형성하는 제3 산화물층 형성 단계, 상기 제3 산화물층에 금속을 증착하여 전해 도금용 시드층(seed layer)를 형성하는 시드층 형성 단계, 전해 도금으로 상기 비아 홀 내부에 금속을 채우는 전해 도금 단계, 및 상기 실리콘 기판을 연마하여, 상기 비아 홀 내부에 도금된 금속만 남기고 상기 비아 홀 이외의 영역에 도금된 금속을 제거하는 연마 단계를 포함하는 비아 콘택 제조 방법을 제공한다.
본 발명에 의하면, 블라인드 비아 홀 또는 관통 비아 홀을 형성하는 과정에서 비아 홀의 입구 주변부에 예각으로 돌출 형성되는 언더컷이 제거되고, 상기 비아 홀 입구 주변부에 완만한 곡면이 형성된다. 그러므로, 이후에 도금 작업을 통해 상기 비아 홀에 금속을 채울 때 상기 비아 홀 입구 주변부에 금속 적층이 집중되지 않고 비아 홀 내부에서도 균일한 속도로 도금되어 비아 홀에 금속이 빈틈없이 채워지게 되며, 비아 콘택에서 심(seam) 불량이나 보이드(void) 불량이 방지된다.
도 1은 본 발명의 실시예에 따른 비아 콘택 제조 방법을 나타낸 블록 다이어그램이다.
도 2 내지 도 10은 본 발명의 실시예에 따른 비아 콘택 제조 방법을 순차적으로 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른, 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법을 상세하게 설명한다. 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자 또는 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 실시예에 따른 비아 콘택 제조 방법을 나타낸 블록 다이어그램으로서, S10 내지 S100의 단계 중에서 S10 내지 S60의 단계가 본 발명의 실시예에 따른 비아 홀 형성 방법을 나타낸 것이다. 또한, 도 2 내지 도 10은 본 발명의 실시예에 따른 비아 콘택 제조 방법을 순차적으로 도시한 단면도로서, 그 중에서 도 2 내지 도 8은 본 발명의 실시예에 따른 비아 홀 형성 방법을 순차적으로 도시한 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 비아 홀 형성 방법은, 제1 산화물층 형성 단계(S10), 질화물층 형성 단계(S20), 기판 노출공 형성 단계(S30), 비아 홀 형성 단계(S40), 제2 산화물층 형성 단계(S50), 및 적층물 제거 단계(S60)를 포함한다. 또한, 본 발명의 실시예에 따른 비아 콘택 제조 방법은, 상기 비아 홀 입구 식각 단계(S60) 이후에, 제3 산화물층 형성 단계(S70), 시드층(seed layer) 형성 단계(S80), 전해 도금 단계(S90), 및 연마 단계(S100)를 포함한다.
도 1 및 도 2를 함께 참조하면, 상기 제1 산화물층 형성 단계(S10)는 실리콘(Si) 기판(1)의 일 측면에 이산화실리콘(SiO2)으로 이루어진 제1 산화물층(11)을 형성하는 단계이다. 이산화실리콘(SiO2)를 증착하여 제1 산화물층(11)을 형성할 수도 있고, 700 내지 1300℃의 환경에서 수소(H2)와 산소(O2)를 실리콘 기판(1)에 투입하거나, 수증기(H2O)를 투입하여 실리콘 기판(1)의 표면을 산화시켜 제1 산화물층(11)을 형성할 수도 있다.
상기 질화물층 형성 단계(S20)는 상기 제1 산화물층(11)에 Si3N4 를 증착하여 질화물층(nitride layer)(20)을 형성하는 단계이다. 구체적으로, 600℃ 이상의 고온 환경에서 SiH4 와 NH3 를 운반 가스인 질소(N2) 가스에 싣고 상기 제1 산화물층(11)에 투사하여 Si3N4 로 이루어진 질화물층(20)을 증착 형성할 수 있다.
도 1 내지 도 3을 함께 참조하면, 상기 기판 노출공 형성 단계(S30)는 제1 산화물층(11) 및 질화물층(20)에 실리콘 기판(1)의 일 측면이 부분적으로 노출되도록 기판 노출공(33)을 형성하는 단계이다. 기판 노출공 형성 단계(S30)는, 포토레지스트(photoresist)로 이루어지며 상기 기판 노출공(33)에 대응되는 적층물 식각공(31)이 형성된 제1 포토레지스트층(30)을 질화물층(20)에 적층하는 제1 포토레지스트층 적층 단계(S31), 상기 적층물 식각공(31)에 의해 노출된 질화물층(20)을 식각하여 제거하는 질화물층 부분 식각 단계(S32), 상기 질화물층(20)이 제거되어 노출된 제1 산화물층(11)을 식각하여 제거하는 제1 산화물층 부분 식각 단계(S33), 및 상기 제1 포토레지스트층(30)을 전부 제거하는 제1 포토레지스트층 제거 단계(S34)를 포함한다.
도 2를 참조하면, 제1 포토레지스트층 적층 단계(S31)는, 액상(液狀)의 포토레지스트를 제1 산화물층(11)과 질화물층(20)이 적층된 실리콘 기판(1)의 일 측면에 도포하는 단계와, 상기 도포된 포토레지스트를 선택적으로 노광(露光)하고 현상(現像)하여 상기 포토레지스트에 상기 기판 노출공(33)과 실질적으로 동일한 내경을 갖는 적층물 식각공(31)을 형성하는 단계를 포함한다. 상기 포토레지스트가 네거티브 타입(negative type)인 경우에는 노광된 부분이 경화되고 노광되지 않은 부분이 현상 과정에서 제거되어 적층물 식각공(31)이 형성되며, 반대로 포토레지스트가 포지티브 타입(positive type)인 경우에는 노광된 부분이 현상 과정에서 제거되어 적층물 식각공(31)이 형성된다.
도 3을 참조하면, 질화물층 부분 식각 단계(S32) 및 제1 산화물층 부분 식각 단계(S33)는, 각 단계별로 다른 종류의 식각액을 실리콘 기판(1)에 투입하여 S32 단계와 S33 단계를 순차적으로 수행할 수 있다. 이 경우에, 질화물층(20)을 식각하는 질화물층 식각액은 예컨대, 150 내지 200℃의 인산(H3PO4) 용액일 수 있다. 또한, 제1 산화물층(11)을 식각하는 산화물층 식각액은 불산 용액(HF solution) 또는 상기 불산 용액에 완충액이 첨가된 버퍼드 불산 용액(BHF: buffered HF solution)일 수 있다.
한편, 단일 종류의 식각 가스를 투입하여 질화물층(20)과 제1 산화물층(11)을 건식 식각함으로써 S32 단계와 S33 단계를 동시에 수행할 수도 있다. 상기 단일 종류의 식각 가스는 질화물과 산화물 모두를 식각할 수 있는 예컨대, CF4, CHF3, SF6 가스일 수 있다. S32 단계 및 S33 단계를 통하여 적층물 식각공(31)과 겹쳐지고, 적층물 식각공(31)의 내경과 실질적으로 같은 내경을 갖는 기판 노출공(33)이 형성된다.
상기 제1 포토레지스트층 제거 단계(S34)에서 예컨대, 포토레지스트 제거액(stripper)를 투여하여 잔존한 질화물층(20) 및 제1 산화물층(11)의 손상 없이 제1 포토레지스트층(30)을 실리콘 기판(1)에서 제거할 수 있다.
도 1과, 도 4 내지 도 6을 함께 참조하면, 상기 비아 홀 생성 단계(S40)는 실리콘 기판(1)에 기판 노출공(33)(도 3 참조)과 정렬되는 비아 홀(via hole)(3)을 생성하는 단계이다. 이 단계에서 상기 비아 홀(3)의 입구(7)가 기판 노출공(33)의 내부에 형성되고, 상기 비아 홀 입구(7)의 내경이 기판 노출공(33)의 내경보다 작게 형성된다.
비아 홀 생성 단계(S40)는, 포토레지스트로 이루어지며 상기 비아 홀(3)의 입구(7)에 대응되는 비아 홀 식각공(36)이 형성된 제2 포토레지스트층(35)을, 제1 산화층(11) 및 질화물층(20)이 적층된 실리콘 기판(1)에 적층하는 제2 포토레지스트층 적층 단계(S41), 상기 비아 홀 식각공(36)에 의해 노출된 실리콘 기판(1)의 부분을 실리콘 기판(1)의 두께 방향으로 깊게 식각하는 두께 방향 식각 단계(S42), 및 상기 제2 포토레지스트층(35)을 전부 제거하는 제2 포토레지스트층 제거 단계(S43)를 포함한다.
도 4를 참조하면, 상기 제2 포토레지스트층 적층 단계(S41)는, 액상(液狀)의 포토레지스트를 제1 산화물층(11)과 질화물층(20)이 적층된 실리콘 기판(1)의 일 측면에 도포하는 단계와, 상기 도포된 포토레지스트를 선택적으로 노광(露光)하고 현상(現像)하여, 상기 기판 노출공(33)(도 3 참조)과 정렬되지만 그보다 작은 내경을 갖는 비아 홀 식각공(36)을 상기 포토레지스트에 형성하는 단계를 포함한다. 상기 포토레지스트가 네거티브 타입(negative type)인 경우에는 노광된 부분이 경화되고 노광되지 않은 부분이 현상 과정에서 제거되어 비아 홀 식각공(36)이 형성되며, 반대로 포토레지스트가 포지티브 타입(positive type)인 경우에는 노광된 부분이 현상 과정에서 제거되어 비아 홀 식각공(36)이 형성된다.
도 5를 참조하면, 상기 두께 방향 식각 단계(S42)는, 플라즈마(plasma) 상태의 식각용 가스(gas)를 상기 비아 홀 식각공(36)에 의해 노출된 실리콘 기판(1)의 부분에 투입하여 실리콘 기판(1)을 식각하는 단계와, 보호막 형성용 가스를 투입하여 식각된 부분의 측면에 보호막(4)을 형성하는 단계를 교번 수행함으로써, 내경에 대한 깊이의 비, 즉 종횡비(aspect ratio)가 큰 비아 홀(3)을 형성하게 된다.
상기 식각하는 단계 및 상기 보호막(4)을 형성하는 단계로 이루어진 사이클(cycle)을 한번씩 수행할 때마다 비아 홀(3)의 깊이가 단계적으로 커지며, 비아 홀(3)의 측면에는 스캘럽(scallop)이라는 물결 무늬가 형성될 수 있다. 상기 식각용 가스는 예컨대, SF6 일 수 있고, 상기 보호막 형성용 가스는 예컨대, C4F8 일 수 있다. 상기 식각하는 단계 및 상기 보호막(4)을 형성하는 단계로 이루어진 사이클을 실리콘 기판(1)의 반대 측면에 개구가 형성될 때까지 반복하면 관통 비아 홀(through via hole)이 형성되고, 그 전에 상시 사이클을 중단하면 블라인드 비아 홀(blind via hole)이 형성된다.
상기 두께 방향 식각 단계(S42)를 통해 형성된 비아 홀(3)의 입구(7)의 주변부에는 내측, 즉 비아 홀(3)의 중심 측으로 예각을 이루며 날카롭게 돌출된 언더컷(undercut)(5)이 형성된다. 상기 언더컷(5)은, 상기 비아 홀 식각공(36)에 의해 노출된 실리콘 기판(1)의 부분으로 상기 식각용 가스가 침투하면서 실리콘 기판(1)을 식각하는 초기에 상기 식각용 가스가 실리콘 기판(1)의 두께 방향에 직교하는 방향으로도 침투하여 식각이 진행되기 때문에 형성된다.
도 6을 참조하면, 상기 제2 포토레지스트층 제거 단계(S43)에서 예컨대, 포토레지스트 제거액(stripper)를 투여하여 잔존한 질화물층(20) 및 제1 산화물층(11)의 손상 없이 제2 포토레지스트층(35)을 실리콘 기판(1)에서 제거할 수 있다. 제2 포토레지스트층(35)이 제거됨에 따라 실리콘 기판(1)의 일 측면으로 비아 홀 식각공(36)(도 4 참조)보다 내경이 큰 기판 노출공(33)이 다시 나타나고, 비아 홀 입구(7)의 주변부에 형성된 언더컷(5)도 노출된다.
상기 기판 노출공(33)의 내주면과 상기 비아 홀 입구(7)의 내주면, 즉 언더컷(5)의 내측 말단 사이의 최단 거리(RS)는 0.5 내지 20㎛ 이다. 상기 최단 거리(RS)가 0.5㎛ 보다 작으면 추후의 제2 산화물층 형성 단계(S50) 및 적층물 제거 단계(S60)를 통하여 상기 언더컷(5)이 충분히 제거되지 않아, 추후의 전해 도금 단계(S90)에서 상기 언더컷(5)에 금속 적층이 집중되는 현상이 재현되고, 이로 인해 비아 홀(3) 내부에 금속이 채워지지 않은 공간이 형성될 수 있다. 즉, 불량을 예방할 수 없다. 반면에, 상기 최단 거리(RS)가 20㎛ 보다 크면 추후의 제2 산화물층 형성 단계(S50) 및 적층물 제거 단계(S60)를 통하여 비아 홀(3)의 입구(7)의 내경이 너무 커질 뿐 아니라 작업 시간도 많이 소요되어 비효율적이다.
도 1 및 도 7을 함께 참조하면, 제2 산화물층 형성 단계(S50)는 상기 비아 홀(3)의 내주면과 상기 비아 홀 입구(7)의 주변부를 산화시켜 이산화실리콘(SiO2)으로 이루어진 제2 산화물층(13A, 13B)을 형성하는 단계이다. 부연하면, 제2 산화물층 형성 단계(S50)는, 700 내지 1300℃의 고온 환경에서 수소(H2)와 산소(O2)를 상기 실리콘 기판(1)에 투입하여 제2 산화물층(13A, 13B)을 형성하거나, 700 내지 1300℃의 고온 환경에서 수증기(H2O)를 상기 실리콘 기판(1)에 투입하여 제2 산화물층(13A, 13B)을 형성하는 단계를 포함한다.
질화물층(20)으로 가려지지 않고 실리콘(Si) 재질이 노출된 비아 홀 입구(7)의 주변부와 비아 홀(3)의 내주면에 제2 산화물층(13A, 13B)이 형성되는데, 날카롭게 돌출된 언더컷(5)이 구비된 비아 홀 입구(7)의 주변부에 형성된 제2 산화물층(13A)의 두께가, 비아 홀(3) 내주면에 형성된 제2 산화물층(13B)의 두께보다 더 두껍게 형성된다. 비아 홀 입구(7) 주변부에 형성된 두꺼운 제2 산화물층(13A)으로 인해 기판 노출공(33) 주변의 질화물층(20)이 위로 굽어지고 질화물층(20)과 실리콘 기판(1)의 표면 사이의 틈이 확대될 수 있고, 이로 인해 상기 비아 홀 입구(7)의 주변부에 형성된 제2 산화물층(13A)이 질화물층(20)과 실리콘 기판(1)의 표면 사이로 침투하듯 성장하여 제1 산화물층(11)와 연결될 수 있다.
제2 산화물층 형성 단계(S50)에서 비아 홀 입구(7)의 주변부의 내부에서 제2 산화물층(13A)과 실리콘(Si)으로 이루어진 층 사이의 경계면이 곡면(8)으로 형성된다. 상기 곡면(8)은 질화물층(20)이 적층된 실리콘 기판(1)의 일 측면과 비아 홀(3) 내주면을 경계가 불분명하도록 부드럽게 연결한다.
도 1, 도 7, 및 도 8을 함께 참조하면, 상기 적층물 제거 단계(S60)는 실리콘 기판(1) 상에 적층된, 상기 질화물층(20), 상기 제1 산화물층(11), 및 상기 제2 산화물층(13A, 13B)을 식각하여 제거하는 단계로서, 질화물층(20)을 식각하여 제거하는 질화물층 전부 식각 단계(S61)와, 상기 제1 산화물층(11) 및 제2 산화물층(13A, 13B)을 식각하여 제거하는 산화물층 전부 식각 단계(S62)를 포함한다.
상기 질화물층 전부 식각 단계(S61) 및 상기 산화물층 전부 식각 단계(S62)는, 상술한 질화물층 부분 식각 단계(S32) 및 제1 산화물층 부분 식각 단계(S33)와 마찬가지로, 각 단계별로 다른 종류의 식각액을 실리콘 기판(1)에 투입하여 순차적으로 수행할 수 있다. 이 경우에, 질화물층(20)을 식각하는 질화물층 식각액은 예컨대, 150 내지 200℃의 인산(H3PO4) 용액일 수 있다. 또한, 제1 산화물층(11) 및 제2 산화물층(13A, 13B)을 식각하는 산화물층 식각액은 불산 용액(HF solution) 또는 상기 불산 용액에 완충액이 첨가된 버퍼드 불산 용액(BHF: buffered HF solution)일 수 있다.
한편, 단일 종류의 식각 가스를 투입하여 질화물층(20)과 제1 및 제2 산화물층(11, 13A, 13B)을 건식 식각함으로써 S61 단계와 S62 단계를 동시에 수행할 수도 있다. 상기 단일 종류의 식각 가스는 질화물과 산화물 모두를 식각할 수 있는 예컨대, CF4, CHF3, SF6 가스일 수 있다. 상기 적층물 제거 단계(S60)를 통하여 비아 홀 입구(7)의 주변부에서 언더컷(5)(도 6 참조)이 제거되고, 상기 곡면(8)이 노출된다.
도 1 및 도 9를 함께 참조하면, 상기 제3 산화물층 형성 단계(S70)는, 입구(7)의 주변부에 곡면(8)이 형성된 비아 홀(3)을 갖는 실리콘 기판(1)의 일 측면과 비아 홀(3)의 내주면을 산화시켜 이산화실리콘(SiO2)으로 이루어진 제3 산화물층(15)을 형성하는 단계이다. 예를 들어, 이산화실리콘(SiO2)를 증착하여 제3 산화물층(15)을 형성할 수도 있고, 700 내지 1300℃의 환경에서 수소(H2)와 산소(O2)를 실리콘 기판(1)에 투입하거나, 수증기(H2O)를 투입하여 실리콘 기판(1)의 표면을 산화시켜 제3 산화물층(15)을 형성할 수도 있다.
상기 시드층 형성 단계(S80)는 상기 제3 산화물층(15)에 금속을 증착하여 전해 도금용 시드층(43)을 형성하는 단계이다. 상기 전해 도금 단계(S90)는 상기 시드층(43) 상에 금속(45)을 전해 도금하여 상기 비아 홀(3) 내부에 금속(45)을 채우는 단계이다. 상기 금속(45)은 예컨대, 구리(Cu)일 수 있다.
도 1, 도 9 및 도 10을 함께 참조하면, 상기 연마 단계(S100)는 상기 실리콘 기판(1)을 연마하여, 상기 비아 홀(3) 내부에 도금된 금속(45)만 남기고 상기 비아 홀(3) 이외의 영역에 도금된 금속(45)을 제거하는 단계이다. 상기 연마 단계(S100)는 CMP(chemical mechanical polishing) 방법을 적용하여 수행할 수 있다.
이상에서 설명한 비아 홀 형성 방법, 및 이를 포함하는 비아 콘택 제조 방법에 의하면, 비아 홀(3)을 형성하는 과정에서 비아 홀 입구(7)의 주변부에 예각으로 돌출 형성되는 언더컷(5)이 제거되고, 상기 비아 홀 입구(7) 주변부에 완만한 곡면(8)이 형성된다. 그러므로, 도금 작업을 통해 상기 비아 홀(3)에 금속(45)을 채울 때 상기 비아 홀 입구(7) 주변부에 금속(45) 적층이 집중되지 않고 비아 홀(3) 내부에서도 균일한 속도로 도금되어 비아 홀(3)에 금속(45)이 빈틈없이 채워지게 되며, 완성된 비아 콘택에서 심(seam) 불량이나 보이드(void) 불량이 방지된다.
한편, 도 1 내지 도 10을 참조하여 블라인드 비아 홀을 기준으로 본 발명을 설명하였으나 이에 한정되는 것은 아니며, 본 발명의 비아 홀 형성 방법 및 비아 콘택 제조 방법은 관통 비아 홀의 경우도 적용 가능하다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
1: 실리콘 기판 3: 비아 홀
5: 언더컷 8: 곡면
11, 13A, 13B, 15: 산화층 20: 질화물층
30, 35: 포토레지스트층 45: 금속

Claims (8)

  1. 실리콘(Si) 기판의 일 측면에 SiO2 로 이루어진 제1 산화물층을 형성하는 제1 산화물층 형성 단계; 상기 제1 산화물층에 Si3N4 를 증착하여 질화물층(nitride layer)을 형성하는 질화물층 적층 단계; 상기 제1 산화물층 및 상기 질화물층에 상기 실리콘 기판의 일 측면이 부분적으로 노출되도록 기판 노출공(孔)을 형성하는 기판 노출공 형성 단계; 상기 실리콘 기판에 상기 기판 노출공과 정렬되는 비아 홀(via hole)을 생성하되, 상기 비아 홀의 입구를 상기 기판 노출공 내부에 형성하고 상기 입구의 내경을 상기 기판 노출공의 내경보다 작게 형성하는 비아 홀 생성 단계; 상기 비아 홀의 내주면과 상기 비아 홀 입구의 주변부를 산화시켜 SiO2 로 이루어진 제2 산화물층을 형성하는 제2 산화물층 형성 단계; 및, 상기 실리콘 기판 상에 적층된, 상기 질화물층, 상기 제1 산화물층, 및 상기 제2 산화물층을 식각하여 제거하는 적층물 제거 단계;를 포함하고,
    상기 제2 산화물층 형성 단계에서, 상기 비아 홀 입구의 주변부의 내부에 상기 제2 산화물층과 상기 실리콘(Si)으로 이루어진 층 사이의 경계면이 곡면으로 형성되고, 상기 적층물 제거 단계에서 상기 곡면이 노출되고,
    상기 제2 산화물층 형성 단계는, 700 내지 1300℃의 환경에서 수소(H2)와 산소(O2)를 상기 실리콘 기판에 투입하는 단계, 또는 700 내지 1300℃의 환경에서 수증기를 상기 실리콘 기판에 투입하는 단계를 포함하고,
    상기 비아 홀 내주면에 형성된 제2 산화물층의 두께보다 상기 비아 홀 입구의 주변부에 형성된 제2 산화물층의 두께가 더 두꺼운 것을 특징으로 하는 비아 홀 형성 방법.
  2. 제1 항에 있어서,
    상기 비아 홀 생성 단계에서 상기 비아 홀 입구의 주변부에는 내측으로 돌출된 언더컷(undercut)이 형성되고,
    상기 적층물 제거 단계에서 상기 언더컷이 제거되는 것을 특징으로 하는 비아 홀 형성 방법.
  3. 제2 항에 있어서,
    상기 비아 홀 생성 단계에서, 상기 기판 노출공의 내주면과 상기 비아 홀 입구의 내주면 사이의 최단 거리는 0.5 내지 20㎛인 것을 특징으로 하는 비아 홀 형성 방법.
  4. 제1 항에 있어서,
    상기 기판 노출공 형성 단계는, 포토레지스트(photoresist)로 이루어지며 상기 기판 노출공에 대응되는 적층물 식각공이 형성된 제1 포토레지스트층을 상기 질화물층에 적층하는 제1 포토레지스트층 적층 단계, 상기 적층물 식각공에 의해 노출된 질화물층을 식각하여 제거하는 질화물층 부분 식각 단계, 상기 질화물층이 제거되어 노출된 제1 산화물층을 식각하여 제거하는 제1 산화물층 부분 식각 단계, 및 상기 제1 포토레지스트층을 전부 제거하는 제1 포토레지스트층 제거 단계를 포함하고,
    상기 질화물층 부분 식각 단계 및 상기 제1 산화물층 부분 식각 단계는, 단계 별로 다른 종류의 식각액을 투입하여 순차적으로 수행하거나, 단일 종류의 식각 가스를 투입하여 동시에 수행하는 것을 특징으로 하는 비아 홀 형성 방법.
  5. 제1 항에 있어서,
    상기 비아 홀 생성 단계는, 포토레지스트로 이루어지며 상기 비아 홀 입구에 대응되는 비아 홀 식각공이 형성된 제2 포토레지스트층을 상기 실리콘 기판에 적층하는 제2 포토레지스트층 적층 단계, 플라즈마(plasma) 상태의 식각용 가스(gas)를 상기 비아 홀 식각공에 의해 노출된 실리콘 기판의 부분에 투입하여 상기 실리콘 기판을 식각하는 단계와, 보호막 형성용 가스를 투입하여 식각된 부분의 측면에 보호막을 형성하는 단계를 교번 수행하여 상기 실리콘 기판을 두께 방향으로 깊게 식각하는 두께 방향 식각 단계, 및 상기 제2 포토레지스트층을 전부 제거하는 제2 포토레지스트층 제거 단계를 포함하는 것을 특징으로 하는 비아 홀 형성 방법.
  6. 삭제
  7. 제1 항에 있어서,
    상기 적층물 제거 단계는, 상기 질화물층을 식각하여 제거하는 질화물층 전부 식각 단계, 및 상기 제1 산화물층 및 상기 제2 산화물층을 식각하여 제거하는 산화물층 전부 식각 단계를 포함하고,
    상기 질화물층 전부 식각 단계 및 상기 산화물층 전부 식각 단계는, 단계 별로 다른 종류의 식각액을 투입하여 순차적으로 수행하거나, 단일 종류의 식각 가스를 투입하여 동시에 수행하는 것을 특징으로 하는 비아 홀 형성 방법.
  8. 제1 항, 제2 항, 제3 항, 제4 항, 제5 항 및 제7 항 중 어느 한 항의 방법에 의해 비아 홀이 형성된, 상기 실리콘 기판의 일 측면과 상기 비아 홀의 내주면을 산화시켜 SiO2 로 이루어진 제3 산화물층을 형성하는 제3 산화물층 형성 단계; 상기 제3 산화물층에 금속을 증착하여 전해 도금용 시드층(seed layer)를 형성하는 시드층 형성 단계; 전해 도금으로 상기 비아 홀 내부에 금속을 채우는 전해 도금 단계; 및, 상기 실리콘 기판을 연마하여, 상기 비아 홀 내부에 도금된 금속만 남기고 상기 비아 홀 이외의 영역에 도금된 금속을 제거하는 연마 단계;를 포함하는 것을 특징으로 하는 비아 콘택 제조 방법.
KR1020160130854A 2016-10-10 2016-10-10 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법 KR101868457B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160130854A KR101868457B1 (ko) 2016-10-10 2016-10-10 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160130854A KR101868457B1 (ko) 2016-10-10 2016-10-10 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법

Publications (2)

Publication Number Publication Date
KR20180039494A KR20180039494A (ko) 2018-04-18
KR101868457B1 true KR101868457B1 (ko) 2018-06-19

Family

ID=62082737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160130854A KR101868457B1 (ko) 2016-10-10 2016-10-10 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법

Country Status (1)

Country Link
KR (1) KR101868457B1 (ko)

Also Published As

Publication number Publication date
KR20180039494A (ko) 2018-04-18

Similar Documents

Publication Publication Date Title
KR100400037B1 (ko) 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
KR100444588B1 (ko) 글래스 웨이퍼의 비아홀 형성방법
KR100796512B1 (ko) 반도체 소자의 인덕터 형성 방법
US8017517B2 (en) Dual damascene process
US7037822B2 (en) Method of forming metal line in semiconductor device
US20180096889A1 (en) Manufacturing method of interconnection structure
KR101868457B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
KR101873834B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
US20140374919A1 (en) Method for Producing Contact Areas on a Semiconductor Substrate
US7119011B2 (en) Semiconductor device and manufacturing method thereof
KR101868596B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
JP5350174B2 (ja) プラズマエッチング方法
JP2019145615A (ja) 半導体装置の製造方法
KR20040073930A (ko) 배선 접속 구조를 갖는 전자 장치의 제조 방법
JPH08288385A (ja) 半導体装置の製造方法
KR20070071483A (ko) 반도체 소자의 ｍｉｍ 캐패시터 제조방법
JPH03248429A (ja) 半導体装置の製造方法
JPH09172075A (ja) 半導体装置の多層配線における層間接続孔の製造方法
TWI390629B (zh) 乾膜光阻於矽穿孔應用中之用途
KR20040004988A (ko) 반도체 소자의 소자분리막 형성방법
JP5710711B2 (ja) 基板製造方法
KR20060077739A (ko) 반도체 소자의 세정방법
KR20030059465A (ko) 반도체 소자의 소자분리막 형성방법
KR100207530B1 (ko) 반도체소자의 콘택홀 형성방법
KR19980029055A (ko) 반도체 소자의 비아홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant