KR101347197B1 - 도전성 비아홀 및 도전성 비아홀 형성 방법 - Google Patents

도전성 비아홀 및 도전성 비아홀 형성 방법 Download PDF

Info

Publication number
KR101347197B1
KR101347197B1 KR1020100035906A KR20100035906A KR101347197B1 KR 101347197 B1 KR101347197 B1 KR 101347197B1 KR 1020100035906 A KR1020100035906 A KR 1020100035906A KR 20100035906 A KR20100035906 A KR 20100035906A KR 101347197 B1 KR101347197 B1 KR 101347197B1
Authority
KR
South Korea
Prior art keywords
silver
via hole
conductive via
forming
hole structure
Prior art date
Application number
KR1020100035906A
Other languages
English (en)
Other versions
KR20110070707A (ko
Inventor
강진영
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US12/969,469 priority Critical patent/US8927433B2/en
Publication of KR20110070707A publication Critical patent/KR20110070707A/ko
Application granted granted Critical
Publication of KR101347197B1 publication Critical patent/KR101347197B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

양질의 도체를 작은 사이즈의 비아홀에 채워 집적 회로의 기판의 3차원 적층 구조를 구현하기 위한 도전성 비아홀 형성에 관한 기술을 제공한다. 본 발명의 실시 예에 따른 도전성 비아홀 형성 방법은, 적층된 복수의 기판들을 도체로 연결하기 위해 기판의 상부 및 하부 중 적어도 하나에 형성된 비아홀 구조의 내부를 은의 환원 및 침전 반응을 이용하여 은으로 채우는 단계; 비아홀 구조의 내부 공간 중 채워진 은이 부족한 부분 은을 플로잉하여 채우는 단계; 및 은이 채워진 비아홀 구조의 내부의 상층에 플로잉 시 생성된 산화은 계열의 잔류물을 승화시키는 단계를 포함하는 것을 특징으로 한다.

Description

도전성 비아홀 및 도전성 비아홀 형성 방법{CONDUCTIVE VIA HOLE AND METHOD FOR FORMING CONDUCTIVE VIA HOLE}
본 발명은 적층 구조를 가지는 반도체 칩을 포함하는 집적회로의 구성에 있어서 반도체 칩에 형성되어 도체를 채우고, 이를 통해 상하의 반도체 칩을 전기적으로 연결하는 비아홀(Via Hole)을 도체로 채우는 기술에 관한 것이다. 더욱 자세하게는, 비아홀의 크기가 작아지고, 양질의 도체로 채우기 위하여 특정 방법을 이용하여 비아홀을 채워, 도전성이 좋고 미세한 비아홀에도 적용할 수 있는 기술에 관한 것이다.
집적회로의 기능이 다양해지고 있으며, 시스템 레벨로 집적회로의 구성이 진화하고 있다. 이에 따라서 다양한 소재와 기능을 갖는 칩들을 3차원으로 적층하는 것이 중요한 이슈로 대두되고 있다.
칩들을 3차원으로 적층하기 위해서는 적층과 함께 칩에 수직으로 비아홀을 뚫고 관통하여 도체로 연결하는 것이 필요하다. 관통 깊이는 일반적으로 수십 um(마이크로미터) 정도이며 홀의 직경도 수십 um에서 수 um 수준으로 작아지고 있다. 관통용 비아홀을 형성하는 과정에서는 좁고 깊은 비아홀을 양질의 도체로 채우는 것이 가장 필요하며 어려운 기술이다.
본 발명은 양질의 도체인 은을 좁고 깊은 비아홀에 효과적으로 채우는 데 그 목적이 있다. 더욱 자세하게는, 점점 작아지고 있는 비아홀에 은을 채울 수 있는 기술을 제공하며, 은을 채우는 데 있어서 비용의 감소를 실현할 수 있는 기술을 제공하는 데 그 목적이 있다. 또한, 비아홀에 채워지는 은의 순도를 높게 유지하여 양질의 도체를 채울 수 있는 기술을 제공하는 데 그 목적이 있다.
상기 언급한 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 도전성 비아홀 형성 방법은, 적층된 복수의 기판들을 도체로 연결하기 위해 기판의 상부 및 하부 중 적어도 하나에 형성된 비아홀 구조의 내부를 은의 환원 및 침전 반응을 이용하여 은으로 채우는 단계; 비아홀 구조의 내부 공간 중 채워진 은이 부족한 부분 은을 플로잉하여 채우는 단계; 및 은이 채워진 비아홀 구조의 내부의 상층에 플로잉 시 생성된 산화은 계열의 잔류물을 승화시키는 단계를 포함하는 것을 특징으로 한다.
은의 환원 및 침전 반응을 이용하여 비아홀 구조의 내부를 채우는 단계는, 질산은(AgNO3) 계열의 화합물의 환원 및 침전 반응을 이용하여 은을 형성시키는 단계를 의미한다. 바람직하게는, 질산은 계열의 화합물의 알칼리계열(예를 들어 암모니아 첨가) 수용액에 알데히드기(-CHO)를 포함하는 물질을 추가하여 은을 환원 및 침전시키는 단계를 의미한다. 이를 통해 비아홀 구조의 내부 공간에 은이 채워지게 된다.
한편, 은의 환원 및 침전 반응 후 은이 부족한 부분(예를 들어 깊은 골짜기 부분이나 공극층)에 은을 플로잉하여 완전히 채우는 단계는, 제1 온도 범위(예를 들어 섭씨 300도와 400도 사이) 상태, 제1 기압(예를 들어 0.001 토르(Torr)) 미만 상태, 및 공기 중 소정량(예를 들어 공기양의 3% 비율)의 산소가 포함된 상태에서 수행된다.
한편 산화은 계열의 잔류물을 승화시키는 단계는, 제2 온도 범위(예를 들어 섭씨 190도와 300도 사이), 제1 기압 미만 상태 및 공기 중 소정량의 수소가 포함된 상태에서 수행되는 단계이다.
한편, 은을 비아홀 구조에 채우기 전, 기판에 일정 깊이로 식각된 비아홀 구조의 내부에 절연막을 형성하는 단계가 더 수행될 수 있다. 절연막을 형성하는 단계는, 오존 TEOS(Tetraethly Orthosilicate) 및 고온 LPCVD HTO(Low Pressure Chemical Vapor Deposition High Temperature Oxide) 방법 중 하나 이상을 이용한다. 절연막은, 규소산화막(SiO2) 계열 및 규소질산화막(SiON) 계열 중 하나 이상의 성분을 포함할 수 있다.
절연막과 은 사이에는, 즉 절연막 표면에는 전도체 금속의 확산 및 계면반응에 대한 방지막을 증착하는 단계가 더 포함될 수 있다. 방지막은, TiN, WN, TiW, 및 Ti/Pd 중 하나 이상의 성분을 포함할 수 있다. 또한 금속 ALC(Atomic Layer Deposition)방법을 이용하여 방지막을 증착할 수 있다.
은이 채워지게 되면, 기판의 상부 및 하부 중 은이 채워진 비아홀 구조의 반대측, 즉 비아홀 구조를 형성하기 위하여 식각된 측의 반대측을 연마하여 비아홀 구조가 반대측에서 노출되어 완전한 비아홀을 형성하는 단계가 더 포함될 수 있다.
본 발명의 실시 예에 따른 도전성 비아홀은, 비아홀 구조 내벽에 형성된 절연막; 전도체 금속의 확산 및 계면반응을 방지하기 위해 절연막 표면에 형성된 방지막; 및 방지막 표면으로부터 비아홀 구조의 내부에 은의 환원 및 침전 반응을 통해 채워진 순도 95% 이상 100% 이하의 은을 포함하는 것을 특징으로 한다.
은은 질산은 계열의 알칼리계열 수용액에 알데히드기를 포함하는 물질을 추가하여 환원 및 침전된 은일 수 있다.
또한 절연막은 규소산화막 계열 및 규소질산화막 계열 중 하나 이상의 성분을 포함할 수 있으며, 방지막은 TiN, WN, TiW, 및 Ti/Pd 중 하나 이상의 성분을 포함할 수 있다.
본 발명에 의하면 양질의 도체인 은을 높은 순도로 비아홀 구조에 채울 수 있어, 도전성을 높일 수 있는(또는 전기저항이 작은) 효과가 있다. 또한, 침전반응으로 석출된 은 입자의 크기는 작기 때문에, 매우 작은 비아홀 구조를 채우는 것이 용이한 효과가 있다. 비교적 저렴한 은의 환원 및 침전 반응을 이용하여 비아홀 구조에 채우기 때문에, 비용적인 면에서의 절감 효과 역시 얻을 수 있다.
도 1 내지 8 는 본 발명의 도전성 비아홀 형성 방법에 의한 도전성 비아홀 형성 과정의 예이다.
도 9는 본 발명의 도전성 비아홀 형성 방법에 대한 플로우차트이다.
도 10은 본 발명에 의해 형성된 도전성 비아홀의 구성을 도시한 것이다.
이하, 도 1 내지 도 10을 참조하며 본 발명의 실시 예에 따른 도전성 비아홀 형성 방법 및 도전성 비아홀에 대하여 설명하기로 한다.
먼저 도 1 내지 8 는 본 발명의 도전성 비아홀 형성 방법에 의한 도전성 비아홀 형성 과정의 예이다.
도 1을 참조하면, 기판(100)은 집적회로에 있어서 금속 라인을 포함한 반도체 기능 수행에 필요한 소자들이 설치되는 판을 의미한다. 본 발명의 실시 예에서 기판(100)은 실리콘 웨이퍼가 사용되고 있지만, 어느 소재라도 기판의 역할을 수행할 수 있는 것이라면 가능할 것이다.
도 2는 기판(100) 상에 비아홀 구조(200)를 생성한 상태이다. 비아홀 구조(200)는 비아홀의 형성에 필요한 깊은 트렌치(Trench) 구조물을 의미한다. 비아홀 구조(200)를 생성하기 위해 기판(100)을 식각 시, 기판(100) 상부의 마스킹 층(110)을 LPCVD(Low Pressure Chemical Vapor Deposition) 기법으로 도포하게 된다. 마스킹 층(110)은 SiO2 및 Si3N4 성분 중 하나 이상으로 도포하게 된다.
비아홀 구조(200)를 생성하기 위해 기판(100)을 식각하는 데 있어서는 예를 들어 플라즈마 반응성 이온 식각 장치(Plasma/RIE, Reactive Ion Etching)를 이용하여 식각한다.
플라즈마 반응성 이온 식각 장치를 이용 시, 초기에는 SF6 성분의 가스만으로 플라즈마를 발생하여 등방석 식각을 하다가, 연이어서 C4F8 성분의 가스를 도입하여 비등방성으로 반응성 이온 식각 모드를 이용하여 수직 식각을 진행한다. 식각 시, 식각 깊이는 3차원 집적회로 구성을 위한 적층 시의 요구에 따라서 소정 깊이(예를 들어 30~80um)가 될 수 있다. 또한 식각 넓이(지름) 역시 소정 지름(예를 들어 3~40um)까지 요구할 수 있을 것이다. 상기 식각 깊이 및 넓이는 3차원 직접회로 구성을 위한 적층 시의 요구에 따라 달라질 수 있음은 당연할 것이다.
도 3은 기판(100)에 형성된 비아홀 구조(200)의 내부를 외부 기판(100)과 전기적으로 절연시키기 위하여 절연막(300)을 형성한 상태를 도시한 것이다.
절연막(300)은 본 발명의 실시 예에서 실리콘 산화막(SiO2) 또는 실리콘 질산화막(SiON) 중 하나 이상이 될 수 있다. 그러나 이 외에도 일반적으로 전지적 절연을 위해 사용되는 성분을 포함하는 막 이라면 어느 것이나 절연막(300)으로 사용할 수 있을 것이다.
절연막(300)을 형성하는 방법으로는 예를 들어 오존 TEOS(Tertaethly orthosilicate) 및 고온 LPCVD THO(Low Pressure Chemical Vapor Deposition High Temperature Oxide) 중 하나 이상이 될 수 있다. 절연막(300)의 형성에 의하여, 기판(100)과 비아홀 구조(200)에 채워질 도체 성분은 전기적으로 절연되게 된다.
도 4는 도체(예를 들어 은)가 비아홀 구조(200)의 측벽의 절연막(300)으로 확산되어 이동하는 것을 방지하기 위한 방지막(400)을 증착한 상태의 기판(100)을 도시한 것이다.
방지막(400)은 본 발명의 실시 예에서 질화티타늄(TiN), 질화텅스텐(WN), 티타늄과 텅스텐의 화합물(TiW), 및 티타늄 팔라듐 합금(Ti/Pd) 중 하나 이상의 성분을 포함할 수 있다. 방지막(400)은 예를 들어 100~500 옹스르통(
Figure 112010024833757-pat00001
Figure 112010024833757-pat00002
)의 두께를 가질 수 있다.
방지막(400)의 형성 방법으로는 금속 ALD(Atomic Layer Deposition) 방식이 사용될 수 있다.
도 5는 기판(100)에 비아홀 구조(200), 절연막(300), 및 방지막(400)이 형성된 뒤, 방지막(400)으로부터 비아홀 구조(200) 내부에 형성된 공간에 은(500)을 환원 및 침전 반응을 이용하여 채운 형태를 도시한 것이다.
은을 채우는 과정은, 본 발명의 실시 예에서 질산은(AgNO3) 계열의 화합물을 이용하여 은을 환원 및 침전하는 과정을 의미한다.
예를 들어, 질산은을 알칼리계열 수용액에 알데히드기(-CHO)를 포함하는 물질을 추가하여 은을 환원 및 침전시킬 수 있다.
더욱 상세하게는, 먼저 방지막(400)으로부터 비아홀 구조(200) 내부에 형성된 공간에 질산은 수용액을 채워주고, 질산은 수용액에 암모니아수를 첨가하게 된다. 암모니아수가 첨가되면 앙금이 생기게 되고, 계속적으로 암모니아수가 첨가되면 앙금이 녹기 시작한다. 앙금이 모두 녹게 되면, 암모니아수의 첨가를 중지한다. 이 결과 암모니아성 질산은 용액이 생성된다.
이후, 암모니아성 질산은 용액에 포르말린 용액을 넣고 온도를 높이게 되면(예를 들어 물중탕), 은이 석출된다. 은이 석출되는 과정에서의 화학식은 다음과 같다.
Figure 112010024833757-pat00003
상기의 과정을 반복하게 되면, 방지막(400)으로부터 비아홀 구조(200) 내부에 형성된 공간에 은(500)이 가득차게 된다. 그러나 은(500)은 환원 및 침전 반응에 의해 석출되어 채워지기 때문에, 빈 공간이 발생할 수 있다.
예를 들어 도시된 바와 같이 깊은 골짜기 공간(510)에 은이 부족할 수 있으며, 은(500) 내부에도 공극층이 형성될 수 있다. 따라서, 은이 부족한 부분에 은을 채울 수 있도록 하는 과정이 필요하다.
도 6은 상기 언급한 은이 부족한 부분에 은을 채우는 과정 후의 기판(100) 및 비아홀 구조(200)의 상태를 도시한 것이다.
은이 부족한 부분에는, 은 플로잉 공정을 적용하게 된다. 은 플로잉 공정은, 진공 상태에서 은이 빈 공간을 메우도록 하는 과정을 의미한다.
예를 들어, 제1 온도 범위(예를 들어 섭씨 300도와 450도 사이) 상태, 제1 기압(예를 들어 0.001 토르, Torr) 미만 상태, 및 공기중 소정량(예를 들어 공기중의 몰 비율이 3%)의 산소가 존재하는 상태 하에 기판(100)이 존재하게 한다. 제1 기압 미만 상태는 진공 상태로 간주할 수 있다. 진공도, 즉 기압이 내려갈수록 제1 온도 중에서 더욱 저온에서 플로잉이 진행될 수 있다.
제1 온도 범위 상태 및 제1 기압 상태에서 더욱 저온에서 플로잉이 진행될 수 있도록 하기 위해 산소가 첨가된다. 즉 산소는 저온에서의 플로잉을 진행시키기 위한 촉매 작용을 하게 된다.
상기 언급한 상태에서 은 플로잉 과정을 진행하면, 산소가 공기중에 존재하기 때문에, 산화은(Ag2O) 성분(520)이 생성되어 은(500)이 채워진 상부에 존재하게 될 수 있다. 산화은 성분(520)이 존재하게 된다면, 은(500)의 상부, 즉 다른 기판의 비아홀에 채워진 도체와의 전기적인 연결을 방해하게 되어 도전성이 나빠질 수 있다.
따라서, 은 플로잉 과정을 거친 후에는, 은(500) 상부에 존재하는 산화은 성분(520)을 제거해야 한다.
도 7은 본 발명의 실시 예에서 은 플로잉 과정을 거치는 도중의 기판(100)의 구조를 도시한 것이다.
본 발명의 실시 예에서 산화은 성분(520)을 제거하는 방법은 진공의 저온에서 산화은 성분(520)을 승화시키는 방법이다.
예를 들어 제2 온도 범위(예를 들어 섭씨 190도와 300도 사이) 상태, 상기 언급한 제1 기압 미만 상태, 및 공기 중 소정량(예를 들어 공기중의 몰 비율이 5%)의 수소가 존재하는 상태에 기판(100)이 존재하게 한다. 이렇게 되면, 산화은 성분(520)이 공기중으로 승화하여, 순도가 매우 높은(예를 들어 95% 이상 100% 이하) 은(500) 만이 방지막(400)으로부터 비아홀 구조(200) 내부에 형성된 공간에 존재하게 되어 양질의 도체가 비아홀에 채워질 수 있다.
도 8은 기판(100)의 비아홀 구조(200)에 절연막(300), 방지막(400), 및 은(500)이 채워진 상태에서 기판(100)을 적층하기 위한 과정을 거친 후의 기판(100)의 형태를 도시한 것이다.
도 8을 참조하면, 도 7과 비교했을 때 비아홀 구조(200)가 형성되지 않은, 즉 식각되지 않은 측이 연마되어 사라진 것을 볼 수 있다.
예를 들어 도 8에는 기판(100)의 상부에 비아홀 구조(200)가 형성되어 은(500)이 채워지게 된다. 그렇다면 기판(100)의 하부는 막힌 상태가 되기 때문에, 기판(100)을 복수층으로 적층하기 위해서는 기판(100)의 하부에 은(500)이 노출되게 할 필요가 있다.
따라서, 산화은 성분(520)이 승화된 후, 기판(100)에서 비아홀 구조(200)가 생성된 측과 반대측의 부분에서도 은(500)이 노출되어 비아홀이 완성될 수 있도록 하기 위해 반대측 부분을 연마하는 단계가 수행된다.
이후, 기판(100)의 적층을 위하여 은(500) 상부에 존재하는 홈(600)에 본딩체(700)를 고착시켜 복수개의 기판을 적층하게 되면, 3차원 기판 적층 구조의 집적회로가 완성된다. 각 기판은, 비아홀에 채워진 은을 통해 전기적으로 연결되어, 집적회로의 다양한 기능을 수행할 수 있을 것이다.
상기 언급한 바와 같이, 비아홀 구조(200)에 은(500)을 채우는 데 있어서 은의 환원 및 침전 반응을 이용하게 되면, 저가격의 공정을 통해 양질의 도체를 채울 수 있는 효과가 있다. 또한, 화학적 반응을 통해 은을 채우기 때문에 순도가 매우 높은 은 성분만이 비아홀에서의 도체로 작용하기 때문에 전기저항이 매우 작아 양질의 도전성을 가질 수 있는 효과가 있다. 또한, 환원 및 침전 반응으로 생성되는 은 입자는 그 크기가 매우 작아서 현재 요구되고 있는 작은 비아홀을 은으로 채우는 것이 가능한 효과가 있다.
도 9는 본 발명의 도전성 비아홀 형성 방법에 대한 플로우차트이다. 이하의 설명에서 도 1 내지 8에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.
먼저, 기판(100)을 식각하여 비아홀 구조(200)를 형성하는 단계(S1)가 수행된다. 이후, 비아홀 구조(200) 내부에 절연막(300)을 형성하는 단계(S2)가 수행된다. 절연막(300)은 실리콘 산화막 및 실리콘 질산화막 중 하나 이상으로 이루어질 수 있다. S2 단계에서 사용되는 방법으로는, 오존 TEOS 및 고온 LPCVD HTO 방법 중 하나 이상이 포함될 수 있다.
절연막(300)이 형성되면, 도체의 절연막(300)으로의 확산 및 계면 반응을 방지하기 위한 방지막(400)을 증착하는 단계(S3)가 수행된다. 방지막(400)은 TiN, WN, TiW, 및 Ti/Pd 중 하나 이상의 성분을 포함할 수 있다. S3 단계는, 금속 ALD 방법을 이용하는 단계일 수 있다.
이후, 질산은 계열의 화합물에서 은을 환원 및 침전 반응시키는 단계(S4)가 수행된다. 질산은 계열의 화합물의 환원 및 침전 반응은 예를 들어, 질산은 계열의 화합물의 알칼리계열(예를 들어 암모니아성) 수용액에 알데히드기를 포함하는 물질(예를 들어 포르말린, RCHO)을 추가하여 은을 환원 및 침전시키는 반응일 수 있다.
S4 단계를 통해, 비아홀 구조(200)에 은(500)이 환원 및 석출되어 채워지는 단계(S5)가 수행된다. S5 단계는 S4 단계 중 이루어지게 된다.
이후, 비아홀 구조(200)의 내부 공간 중 채워진 은(500)이 부족한 부분, 예를 들어 깊은 골짜기 공간(510), 또는 은의 공극층에 은을 채우기 위한 은 플로잉 과정을 수행하는 단계(S6)가 수행된다.
S6 단계는, 제1 온도 범위 상태, 제1 기압 미만 상태, 및 공기 중 소정량의 산소가 포함된 상태에서 수행되는 단계일 수 있다.
S6 단계가 완료되면, 은 플로잉 과정에서 생성된 산화은 계열의 잔류물을 승화시키는 단계(S7)가 수행된다. S7 단계는, 제2 온도 범위 상태, 제1 기압 미만 상태, 및 공기 중 소정량의 수소가 포함된 상태에서 수행되는 단계일 수 있다.
산화은 계열의 잔류물이 승화되어 비아홀 구조(200)에 은(500) 만이 높은 순도로 채워지면, 기판 하부, 즉 비아홀 구조(200) 형성을 위해 식각된 측의 반대측을 연마하여 반대측에서도 은(500)이 노출될 수 있도록 하는 단계(S8)가 수행된다. 이후, 기판 상부 홈에 본딩체(700)를 고착한 후 비아홀이 생성된 기판(100)을 수직으로 적층하는 단계(S9)가 수행된다.
도 10은 본 발명에 의해 형성된 도전성 비아홀의 구성을 도시한 것이다. 이하의 설명에서, 도 1 내지 9에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.
도 10을 참조하면, 본 발명의 실시 예에 따른 도전성 비아홀 형성 방법에 의해 형성된 도전성 비아홀은, 기판(100)에 식각을 통해 형성된 비아홀 구조(200)의 내벽에 형성된 절연막(300), 절연막 표면에 형성되어 전도체 금속의 확산 및 계면반응을 방지하기 위한 방지막(400), 및 방지막(400) 표면으로부터 비아홀 구조(200)의 내부에 환원 및 침전 반응을 통해 채워진 순도 95% 이상 100% 이하의 은(500)을 포함하는 것을 특징으로 한다. 은(500)의 상부, 즉 비아홀 구조(200)의 입구 부분에는 은(500)의 환원 및 침전 반응과 은 플로잉 과정을 통해 생성된 홈(600)이 존재할 수 있다.
상기 순도는 도 1 내지 9에서 언급한 은의 환원 및 침전 반응, 그리고 은의 플로잉 반응에 따른 산화은 계열의 잔류물이 승화된 정도에 따라서 달라질 수 있다.
은(500)은 질산은 계열의 화합물의 알칼리성(예를 들어 암모니아성) 수용액에 알데히드기를 포함하는 물질(예를 들어 포르말린)을 추가하여 환원 및 침전된 은을 의미할 수 있다.
또한 절연막(300)은, 실리콘 산화막(SiO2) 및 실리콘 질산화막(SiON) 중 하나 이상을 포함할 수 있다. 방지막(400)은, TiN, WN, TiW, 및 Ti/Pd 중 하나 이상의 성분을 포함할 수 있을 것이다.
상기 언급한 본 발명의 실시 예에 따른 도전성 비아홀 형성 방법 및 도전성 비아홀에 대한 설명은 특허청구범위를 제한하는 것이 아니다. 또한, 본 발명의 실시 예 이외에도, 본 발명과 동일한 기능을 수행하는 균등한 발명 역시 본 발명의 권리 범위에 포함될 수 있음은 당연할 것이다.
100: 기판 110: 마스킹 층
200: 비아홀 구조 510: 깊은 골짜기 공간
300: 절연막 520: 산화은 계열의 잔류물
400: 방지막 600: 홈
500: 은 700: 본딩체

Claims (19)

  1. 적층된 복수의 기판들을 도체로 연결하기 위해 상기 기판의 상부 및 하부 중 적어도 하나에 형성된 비아홀 구조의 내부를 은의 환원 및 침전 반응을 이용하여 상기 은으로 채우는 단계;
    상기 비아홀 구조의 내부 공간 중 채워진 상기 은이 부족한 부분에 상기 은을 플로잉하여 채우는 단계; 및
    상기 은이 채워진 상기 비아홀 구조의 내부의 상층에 상기 플로잉 시 생성된 산화은 계열의 잔류물을 승화시키는 단계를 포함하는 것을 특징으로 하는 도전성 비아홀 형성 방법.
  2. 청구항 1에 있어서,
    상기 은으로 채우는 단계는,
    질산은(AgNO3) 계열의 화합물의 환원 및 침전 반응을 이용하는 단계인 것을 특징으로 하는 도전성 비아홀 형성 방법.
  3. 청구항 2에 있어서,
    상기 은으로 채우는 단계는,
    상기 질산은 계열의 화합물의 알칼리계열 수용액에 알데히드기(-CHO)를 포함하는 물질을 추가하여 상기 은을 환원 및 침전시키는 단계인 것을 특징으로 하는 도전성 비아홀 형성 방법.
  4. 청구항 1에 있어서,
    상기 은을 플로잉하여 채우는 단계는,
    제1 온도 범위 상태, 제1 기압 미만 상태, 및 공기 중 소정량의 산소가 포함된 상태에서 수행되는 단계인 것을 특징으로 하는 도전성 비아홀 형성 방법.
  5. 청구항 4에 있어서,
    상기 제1 온도 범위는,
    섭씨 300도와 450도 사이의 범위인 것을 특징으로 하는 도전성 비아홀 형성 방법.
  6. 청구항 4에 있어서,
    상기 제1 기압 미만 상태는,
    0.001 토르(Torr) 미만의 진공 상태인 것을 특징으로 하는 도전성 비아홀 형성 방법.
  7. 청구항 1에 있어서,
    상기 플로잉 시 생성된 잔류물인 산화은을 승화시키는 단계는,
    제2 온도 범위 상태, 제1 기압 미만 상태, 및 공기 중 소정량의 수소가 포함된 상태에서 수행되는 단계인 것을 특징으로 하는 도전성 비아홀 형성 방법.
  8. 청구항 7에 있어서,
    상기 제2 온도 범위 상태는,
    섭씨 190도와 300도 사이의 범위인 것을 특징으로 하는 도전성 비아홀 형성 방법.
  9. 청구항 1에 있어서,
    상기 비아홀 구조의 내부에 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 도전성 비아홀 형성 방법.
  10. 청구항 9에 있어서,
    상기 절연막을 형성하는 단계는,
    오존 TEOS(Tetraethly orthosilicate) 및 고온 LPCVD HTO(Low Pressure Chemical Vapor Deposition High Temperature Oxide) 방법 중 하나 이상을 이용하는 단계인 것을 특징으로 하는 도전성 비아홀 형성 방법.
  11. 청구항 9에 있어서,
    상기 절연막은,
    실리콘 산화막(SiO2) 및 실리콘 질산화막(SiON) 중 하나 이상을 포함하는 것을 특징으로 하는 도전성 비아홀 형성 방법.
  12. 청구항 9에 있어서,
    형성된 상기 절연막 표면에 전도체 금속의 확산 및 계면반응에 대한 방지막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 도전성 비아홀 형성 방법.
  13. 청구항 12에 있어서,
    상기 방지막은,
    TiN, WN, TiW, 및 Ti/Pd 중 하나 이상의 성분을 포함하는 것을 특징으로 하는 도전성 비아홀 형성 방법.
  14. 청구항 12에 있어서,
    상기 방지막을 증착하는 단계는,
    금속 ALD(Atomic Layer Deposition) 방법을 이용한 단계인 것을 특징으로 하는 도전성 비아홀 형성 방법.
  15. 청구항 1에 있어서,
    상기 기판의 상부 및 하부 중 상기 은이 채워진 상기 비아홀 구조의 반대측을 연마하여 상기 비아홀 구조가 상기 반대측에서 노출되게 하는 단계를 더 포함하는 것을 특징으로 하는 도전성 비아홀 형성 방법.
  16. 비아홀 구조 내벽에 형성된 절연막;
    전도체 금속의 확산 및 계면반응을 방지하기 위해 상기 절연막 표면에 형성된 방지막; 및
    상기 방지막 표면으로부터 상기 비아홀 구조의 내부에 은의 환원 및 침전 반응을 통해 채워진 순도 95% 이상 100% 이하의 은을 포함하는 것을 특징으로 하는 도전성 비아홀.
  17. 청구항 16에 있어서,
    상기 은은,
    질산은 계열의 화합물의 알칼리성 수용액에 알데히드기를 포함하는 물질을 추가하여 환원 및 침전된 은인 것을 특징으로 하는 도전성 비아홀.
  18. 청구항 16에 있어서,
    상기 절연막은,
    실리콘 산화막(SiO2) 및 실리콘 질산화막(SiON) 중 하나 이상을 포함하는 것을 특징으로 하는 도전성 비아홀.
  19. 청구항 16에 있어서,
    상기 방지막은,
    TiN, WN, TiW, 및 Ti/Pd 중 하나 이상의 성분을 포함하는 것을 특징으로 하는 도전성 비아홀.
KR1020100035906A 2009-12-18 2010-04-19 도전성 비아홀 및 도전성 비아홀 형성 방법 KR101347197B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/969,469 US8927433B2 (en) 2009-12-18 2010-12-15 Conductive via hole and method for forming conductive via hole

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090126704 2009-12-18
KR20090126704 2009-12-18

Publications (2)

Publication Number Publication Date
KR20110070707A KR20110070707A (ko) 2011-06-24
KR101347197B1 true KR101347197B1 (ko) 2014-01-03

Family

ID=44402180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100035906A KR101347197B1 (ko) 2009-12-18 2010-04-19 도전성 비아홀 및 도전성 비아홀 형성 방법

Country Status (1)

Country Link
KR (1) KR101347197B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029258B2 (en) * 2013-02-05 2015-05-12 Lam Research Corporation Through silicon via metallization
KR101873834B1 (ko) * 2016-10-10 2018-07-11 (주)아인스 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
KR101868596B1 (ko) * 2016-10-10 2018-06-19 (주)아인스 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
JP3757211B2 (ja) 2003-03-14 2006-03-22 富士通株式会社 配線基板及びその製造方法
KR100702797B1 (ko) 2005-12-09 2007-04-03 동부일렉트로닉스 주식회사 반도체소자의 구리배선막 형성방법
KR100775159B1 (ko) 2000-05-15 2007-11-12 에이에스엠 인터내셔널 엔.붸. 집적회로의 생산 공정

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046141A (ko) * 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
KR100775159B1 (ko) 2000-05-15 2007-11-12 에이에스엠 인터내셔널 엔.붸. 집적회로의 생산 공정
JP3757211B2 (ja) 2003-03-14 2006-03-22 富士通株式会社 配線基板及びその製造方法
KR100702797B1 (ko) 2005-12-09 2007-04-03 동부일렉트로닉스 주식회사 반도체소자의 구리배선막 형성방법

Also Published As

Publication number Publication date
KR20110070707A (ko) 2011-06-24

Similar Documents

Publication Publication Date Title
US10347564B2 (en) Method of integrating a copper plating process in a through-substrate-via (TSV) on CMOS wafer
US8003517B2 (en) Method for forming interconnects for 3-D applications
US6905958B2 (en) Protecting metal conductors with sacrificial organic monolayers
JP5419167B2 (ja) 半導体装置の製造方法および半導体装置
KR100777913B1 (ko) 절연막 형성용 재료, 절연막 및 그의 형성 방법 및 반도체장치
TW201133710A (en) Method of forming a through-silicon
US20140264920A1 (en) Metal Cap Apparatus and Method
JP2009194195A (ja) 半導体装置及びその製造方法
TWI600659B (zh) 用於孔洞密封應用之經化學變化的碳矽烷
US9576852B2 (en) Integrated circuits with self aligned contacts and methods of manufacturing the same
US9324611B2 (en) Corrosion resistant via connections in semiconductor substrates and methods of making same
JP5141761B2 (ja) 半導体装置及びその製造方法
CN106328583B (zh) Cvd金属晶种层
KR101347197B1 (ko) 도전성 비아홀 및 도전성 비아홀 형성 방법
US9382627B2 (en) Methods and materials for anchoring gapfill metals
US8110497B2 (en) Method for manufacturing semiconductor device
US9269586B2 (en) Selective metal deposition over dielectric layers
US8927433B2 (en) Conductive via hole and method for forming conductive via hole
KR100488223B1 (ko) 무전해 도금 방법, 매입형 배선, 및 매입형 배선 형성 방법
CN110854065A (zh) 一种高深宽比tsv硅通孔的制备方法
KR20120054994A (ko) 반도체 소자의 제조방법
US20150255331A1 (en) Integrated circuits with a copper and manganese component and methods for producing such integrated circuits
JP2007027177A (ja) 半導体装置の製造方法
JP2005175435A (ja) エアーギャップを選択的に形成する方法及び当該方法により作製された装置
WO2017151139A1 (en) Multi-component reactive inks for 3d-printed electronics

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 6