KR100488223B1 - 무전해 도금 방법, 매입형 배선, 및 매입형 배선 형성 방법 - Google Patents

무전해 도금 방법, 매입형 배선, 및 매입형 배선 형성 방법 Download PDF

Info

Publication number
KR100488223B1
KR100488223B1 KR10-2002-0054922A KR20020054922A KR100488223B1 KR 100488223 B1 KR100488223 B1 KR 100488223B1 KR 20020054922 A KR20020054922 A KR 20020054922A KR 100488223 B1 KR100488223 B1 KR 100488223B1
Authority
KR
South Korea
Prior art keywords
layer
copper
nitride layer
substrate
metal
Prior art date
Application number
KR10-2002-0054922A
Other languages
English (en)
Other versions
KR20030029455A (ko
Inventor
신구바라쇼소
다까하기다까유끼
사까우에히로유끼
Original Assignee
가부시키가이샤 한도다이 리코가쿠 겐큐 센터
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도다이 리코가쿠 겐큐 센터 filed Critical 가부시키가이샤 한도다이 리코가쿠 겐큐 센터
Publication of KR20030029455A publication Critical patent/KR20030029455A/ko
Application granted granted Critical
Publication of KR100488223B1 publication Critical patent/KR100488223B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 촉매제를 이용하지 않고 보다 높은 밀도와 보다 미세한 피치를 갖는 매입형 배선을 형성하는 방법을 제공하는 것이다. 본 발명에 따른 무전해 구리 도금 방법은 기판을 형성하는 단계, 및 기판상에 고 용융 금속을 함유하는 금속 질화층을 형성하는 단계를 포함한다. 상기 금속 질화층은 자신의 최상위면 근처에서 안정화된 질화층을 구비한다. 안정화된 질화층은, 약 0.4 이상인, 산소 원자에 대한 질소 원자의 조성비를 갖는다. 또한, 이 방법은, 상기 금속 질화층내에 함유된 고 용융 금속을 구리로 치환하여 금속 질화층상에 무전해 구리 도금 층을 형성하도록, 구리를 함유하는 도금 용액속으로 기판을 침지시키는 단계를 포함한다.

Description

무전해 도금 방법, 매입형 배선, 및 매입형 배선 형성 방법 {ELECTROLESS PLATING PROCESS, AND EMBEDDED WIRE AND FORMING PROCESS THEREOF}
본 발명은 구리 매입형 배선을 형성하는 방법에 관한 것으로서, 특히, 무전해 도금 방법에 의해 매입형 배선을 형성하는 방법에 관한 것이다.
고밀도의 반도체 장치는 절연층내에 매입되는 패턴화된 구리 배선을 갖는 평면 회로를 형성하기 위한 다마신 공정을 필요로 한다. 다마신 공정에서, 우선, 홀 및/또는 트렌치가 절연층상에 형성된다. 이후, TaN 및 WN 과 같은 금속으로 된 배리어 금속층이 스퍼터링 또는 화학 기상 증착 (CVD) 에 의해 홀의 내부 측벽상에 적층된다. 배리어 금속은 높은 전기 저항을 갖기에, 약 10 nm 두께의 구리 시드층은 스퍼터링에 의해 배리어 금속층상에 적층된다. 마지막으로, 전기도금 공정을 이용하여 시드층 상에 구리층을 형성하고 홀 내부를 채워 구리 매입형 배선이 완성된다.
그러나, 반도체 장치의 패턴화된 배선의 고밀도 및 미세한 피치때문에, 홀 및/또는 트렌치의 종횡비가 증가함에 따라, 홀 및/또는 트렌치의 내부 측벽상에 스퍼터링에 의해 균등한 시드층을 형성하는 것이 더욱 어려워진다. 이 벽 상의 측면 커버리지는 실질적으로 감소된다. 따라서, 미세한 홀을 균등한 구리 도금층으로 채우기 위해 시드층 상에 도금층을 형성하는 전기도금 방법은 거의 이용할 수 없다.
시드층의 측변 커버리지를 개선하기 위해, 향상된 이온화 방향성 스퍼터 증착 시스템 및 장거리 스퍼터 증착 시스템과 같이 특정하고도 고가의 스퍼터링 시스템을 이용할 수도 있다. 그럼에도 불구하고, 이러한 시스템이, 반도체 장치의 혁신을 위해 종래의 전기도금 공정을 이용할 수는 있지만, 매입형 배선을 형성하기 위한 종래의 전기도금 방법은 결국 막다르게 될 것이다.
따라서, 본 발명은, 경제적으로 촉매제를 이용하지 않고 보다 높은 밀도와 보다 미세한 피치를 갖는 매입형 배선을 형성하는 방법을 제공하는 것이다.
발명의 개요
본 발명의 발명자는 무전해 도금에 의해 배리어 금속층을 형성하는 방법을 찾고자 하였다. 배리어 금속은 고 용융 금속, 또는 고 융용 질화 금속의 최상위면 근처에서 안정화된 질화층을 포함하는 고 용융 질화 금속으로 구성된다. 무전해 도금법에서는 매입형 배선을 형성하기 위해 촉매제를 사용할 필요가 없다.
본 발명의 제 1 태양에 따른 무전해 구리 도금 방법은, 기판을 형성하는 단계, 및 기판 상에 고 용융 금속을 함유하는 질화 금속층을 형성하는 단계를 포함한다. 질화 금속층은 질화 금속층의 최상위면 근처에 안정화된 질화층을 구비한다. 또한, 안정화된 질화층은 산소 원자에 대한 질소 원자의 조성비가 약 0.4 이상이다. 또한, 이 방법은, 금속 질화층내에 함유된 고 용융 금속을 구리로 치환하여 금속 질화층상에 무전해 구리 도금 층을 형성하도록, 구리를 함유하는 도금 용액내로 기판을 침지시키는 단계를 포함한다.
본 발명의 제 2 태양에 따른 무전해 구리 도금 방법은, 기판을 형성하는 단계, 및 티타늄, 코발트 및 이들의 합금으로 구성된 그룹으로부터 선택되는 고 용융 금속으로 구성되는 금속층을 기판 상에 형성하는 단계를 포함한다. 또한, 이 방법은, 고 용융 금속을 구리로 치환하여 금속 질화층상에 무전해 구리 도금 층을 형성하도록, 구리를 함유하는 도금 용액내로 기판을 침지시키는 단계를 포함한다.
본 발명의 제 3 태양에 따른 무전해 구리 도금 방법은, 기판을 형성하는 단계, 기판 상에 피트를 형성하는 단계, 및 기판 상에 고 용융 금속을 함유하는 배리어 금속층을 형성하는 단계를 포함한다. 배리어 금속층은 배리어 금속층의 최상위면 근처에 안정화된 질화층을 구비한다. 안정화된 질화층은 산소 원자에 대한 질소 원자의 조성비가 약 0.4 이상이다. 또한, 이 방법은, 상기 배리어 금속층내에 함유된 고 용융 금속을 구리로 치환하여 상기 금속 질화층 상에 무전해 구리 도금 층을 형성하도록, 구리를 함유하는 도금 용액내로 상기 기판을 침지시키는 단계를 더 포함한다.
본 발명의 제 4 태양에 따른 구리 매입형 배선은, 기판, 기판 상에 형성된 피트, 및 피트의 내부 측벽상에 형성된 고 용융 금속을 함유하는 질화 금속인 배리어 금속층을 포함한다. 구리 도금층은 배리어 금속층상에 형성되어, 배리어 금속층이 구리 금속으로 채워진다. 안정화된 질화층은 배리어 금속층과 구리 도금층간의 계면에서 형성된다. 안정화된 질화층은 이 안정화된 질화층내에 함유된 산소 원자 수에 대한 질소 원자 수의 조성비인 약 0.4 이상을 갖는다.
산소 원자 수에 대한 질소 원자 수의 상기한 조성비는 약 0.4 이상이지만, 약 1.5 이상일 수도 있다.
이후의 상세한 설명에서 알 수 있듯이 본 발명은 달리 응용될 수 있다. 그러나, 본 발명의 바람직한 실시예를 나타내는 특정 실시예의 상세한 설명은 단지 예시한 것일 뿐이며, 본 발명의 사상 및 범위내에서 다양하게 변경될 수 있음은 당업자에게 자명한 것이다.
도 1a 내지 1d 를 참조하여, 본 발명의 제 1 실시예에 따른 매입형 배선을 형성하는 방법을 이하 설명한다. 이 방법에는 도시된 도 1a 내지 1d 에 대응하는 단계 1 내지 4 들이 포함된다.
단계 1 :
층간 절연막인 절연층 (2) 이 적층된 실리콘 기판 (1) 을 형성한다. 종래의 포토리소그래피 및 에칭 기술을 이용하여 홀 및/또는 트렌치와 같은 피트 (3) 를 형성한다.
단계 2 :
고 용융 금속을 함유하는 TaN 와 같은 질화 금속인 배리어 금속층 (4) 을 스퍼터링이나 화학 기상 증착 (CVD) 에 의해 절연층 (2) 상에 증착한다. 절연층 (2) 상 뿐만 아니라 피트 (3) 의 내부 측벽상에서 거의 동일한 두께를 갖도록 배리어 금속층을 증착할 수 있다. 고 용융 금속에는 Ta, Mo, Zr, Hf, W 등을 포함한다.
다음으로, 배리어 금속층 (4) 상에 질소 플라즈마를 가하는 플라즈마 질화 (nitridation) 는 배리어 금속층 (4) 의 최상위면 근처에서 안정화된 질화층을 형성한다. 안정화된 질화층은 화학량론적으로 안정된 조성을 갖는다. 특히, 배리어 금속층 (4) 이 실리콘 기판 (1) 상에 형성된 실리콘 기판 (1) 을 N2 또는 NH3 플라즈마 분위기내에 배치하여 배리어 금속층 (4) 의 최상위면에 인접하는 안정화된 질화층을 형성한다. 안정화된 질화층은, 화학량론적 안정성을 갖는 조성비의 질소 및 고 융용 금속으로 구성된다. 또한, 안정화된 질화층의 두께는, 예를 들어 5 nm 일 수도 있다. 바람직하게는, 배리어 금속층 (4) 의 증착 및 금속층 (4) 상의 플라즈마 질화 (nitridation) 를 진공 챔버에서 연속적으로 처리할 수 있다.
이하 상세히 설명하겠지만, 안정화된 질화층은 질소 및 산소를 포함하며, 질소 원자 수는 산소 원자 수보다 약 0.4 배 이상이다.
단계 3 :
배리어 금속층 (4) 상에 안정화된 질화층이 있는 배리어 금속층 (4) 을 갖는 실리콘 기판 (1) 을 무전해 구리 용액 (도시하지 않음) 내에 침지시켜 무전해 도금처리한다. 실험용으로 사용되는 무전해 구리 도금 용액은 CuSO4·5H2O, 7.6g/liter; 에틸렌-디아민-테트라아세트산 (EDTA), 70.0 g/liter; 환원제로서 글리옥실산, 14.0 g/liter; 및 일부 다른 작용제로 구성된다. 도금 용액의 pH 는 테트라메틸암모늄 수산화물에 의해 약 12.3 으로 조절된다. 또한, 도금 용액의 온도는 60℃ 로 유지된다. 무전해 도금 처리에서, 배리어 금속층 (4) 내에 함유된 고 용융 금속은 이온화되어 전자를 제공하고, 도금 용액내의 구리 이온은 배리어 금속층 (4) 상에 증착된 구리 금속을 환원시키기 위해 이 전자를 받는다. 이것이 소위 고 용융 금속이 구리에 의해 치환되는 치환 도금이다. 결국, 구리 도금층 (무전자 도금층; 5) 이 배리어 금속층 (4) 상에 형성되고 피트 (3) 가 구리 금속으로 채워진다.
단계 4 :
화학 기계적 평탄화 (CMP) 기술을 이용하여 절연층 (2) 의 최상위면상에만 형성된 구리 도금층 (5), 및 배리어 금속층 (4) 을 제거하고, 피트 (3) 내에 형성되어 있는 구리 도금층 (5) 및 배리어 금속층 (4) 을 남겨둔다. 따라서, 매입형 배선 (10) 이 형성되며, 구리 배선으로서 구성된다. 바람직하게, 배리어 금속 (4) 과 구리 도금층 (5) 간의 결착력이 개선되도록, 매입형 배선 (10) 을 갖는 기판 (1) 을 환원 가스 분위기에서 약 30분동안 약 300 ℃ 에서 어닐링할 수 있다.
제 1 변형예
다음으로, 도 1a, 1b, 및 2a 내지 2c 와 관련하여, 본 발명의 제 1 변형예에 따른 매입형 배선을 형성하는 또다른 방법을 이하 설명한다. 이 방법은 도 1a, 1b 및 2a 내지 2c 에 대응하는 단계 (1 ~ 5) 를 포함한다.
단계 1 및 2 :
도 1a (제 1 실시예의 단계 1) 에 도시된 바와 같이, 피트 (3) 를 실리콘 기판 (1) 의 실리콘 이산화층 (2) 상에 형성한다. 도 1b (제 1 실시예의 단계 2) 에 도시된 바와 같이, 고 용융 금속을 함유하는 질화 금속인 배리어 금속층 (4) 을 피트 (3) 의 내부 측벽 및 절연층 (2) 상에 형성한다. 또한, 안정화된 질화층을 배리어 금속 (4) 상에 형성한다.
단계 3 :
제 1 실시예의 단계 3 과 유사하게, 구리 도금층 (5) 을 무전해 도금 (치환 도금) 에 의해 배리어 금속층 (4) 의 안정화된 질화층 상에 증착한다. 그러나, 도 2c 에 명백히 나타낸 바와 같이, 제 1 변형예의 구리 도금층 (5) 은 제 1 실시예의 구리 도금층보다 얇아서 피트 (3) 가 구리 도금층 (5) 으로 완전히 채워지지 않는다.
단계 4 :
무전해 도금에 의해 형성된 구리 도금층 (5) 을 시드층으로서 사용하여 전기도금에 의해 구리 전기도금층 (6) 을 형성하여 피트 (3) 가 도 2d 에 도시된 바와 같이 구리 전기도금층 (6) 으로 완전히 채워진다.
단계 5 :
이후, 무전해 도금 및 전기도금에 의해 구리층 (5, 6) 을 각각 연마하여 절연층 (2) 의 최상위면 상에만 형성되어 있는 구리층 (5, 6) 을 제거하고, 이에 따라 매입형 전선 (20) 이 제조된다.
상기한 바와 같이, 본 발명에 따라, 구리 매입형 배선을 Pd 와 같은 촉매제를 이용하지 않고 무전해 도금에 의해 형성할 수 있다. 또한, 본 발명에 의해 매우 미세한 피트를 구리로 완전히 채울 수 있기 때문에 고 밀도 및 미세 피치를 갖는 다중 스택형 배선 구조를 포함하는 반도체 장치를 효율적으로 제조할 수 있다.
또한, 본 발명에 따라, 종래의 공정에서 언급되는 특정하고도 고가의 스퍼터링 시스템을 이용할 필요가 없기 때문에, 반도체 장치의 제조 비용을 충분히 줄일 수 있다.
본 발명은 매입형 구리층을 형성하는 싱글 및 듀얼 다마신 공정에 모두 적용될 수 있다. 또한, 이하 설명되는 본 발명의 제 2 실시예 내지 제 4 실시예도 싱글 및 듀얼 다마신 공정에 적용될 수 있다.
제 2 실시예
본 발명의 제 2 실시예에 따른 매입형 배선을 형성하는 방법에 있어서, 우선, 제 1 실시예와 유사하게 도 1a 에 도시된 바와 같이, 실리콘 기판 (1) 의 절연층 (2) 상에 피트 (3) 를 형성한다.
또한, 고 용융 금속을 함유하는 질화 금속의 배리어 금속층 (4) 을, 도 1a 에 도시된 바와 같이 피트 (3) 의 내부 측벽 및 절연층 (2) 상에 CVD 에 의해 형성한다.
본 발명의 제 2 실시예에 따라, 제 1 실시예와는 다르게, 배리어 금속층 (4) 의 최상위면을 플라즈마 질화 (nitridation) 하지 않고 에칭한다. 특히, 배리어 금속층 (4) 의 최상위면을 에칭하는데, 예를 들어, 약 1% 플루오르화수소산 내에 약 30초동안 침지시킨다.
다음으로, 도 1c 와 관련하여 설명한 바와 유사한 단계인 무전해 도금에 의해 구리 도금층 (5) 을 형성한다. 바람직하게, 이러한 무전해 도금은 배리어 금속층 (4) 을 에칭한 후 즉시 수행한다.
도 1d 에 나타낸 바와 같이, 제 1 실시예와 유사하게, CMP 공정을 이용하여 절연층 (2) 의 최상위면 상에만 형성되어 있는 구리 도금층 (5), 및 배리어 금속층 (4) 을 제거하여, 구리 매입형 배선 (10) 을 형성한다.
도 3a 및 3b 는, 약 1% 플루오르화수소산으로 에칭 처리하기 10분 전 및 1 분 후인, TaN 으로 구성된 배리어 금속 (4) 용 x 레이 광전자 방출 분광학에 의한 x 레이 광전자 방출 스펙트럼을 나타낸다.
도 3a 및 3b 에 도시된 바와 같이, 산소는 에칭 처리 전후 모두 배리어 금속 (4) 에서 검출되었다. 또한, 산소 원자 수 (N(o)) 에 대한 질소 원자 수 (N(n)) 의 조성비 (R) (즉, R = N(n) / N(o)) 를 정의할 수 있으며, 에칭 처리 전에는 0.24 이며 에칭 처리후에는 0.76 이다.
배리어 금속층 (4) 을 갖는 2개의 샘플을 준비하였으며, 이들중 한 개는 상기한 바와 같이 에칭되었고 나머지 한 개는 에칭 처리하지 않았다. 이후, 이 샘플들은 무전해 도금 처리를 받았다. 그 결과, 양질의 구리 도금층 (5) 이 에칭된 배리어 금속층 (4) 상에 형성되었으며, 에칭처리 없이는 배리어 금속층 (5) 상에 어떠한 구리 도금층 (5) 도 형성되지 않았다.
따라서, 양질의 구리 도금층 (5) 을 얻기 위해서는, 바람직하게, 배리어 금속층 (4) 의 최상위면 근처에서의 조성은 산소를 갖는 않는 화학량론적 조성에 근접해야 한다. 그 이유는, 배리어 금속층 (4) 내에 함유된, 특히 배리어 금속층의 최상위면 근처에서의 산소 원자 수 (N(o)) 가 증가할수록, 배리어 금속층 (4) 이 구리 도금층 (5) 의 산화 환원 반응 포텐셜보다 높은 포텐셜을 갖기 때문이다.
도 3b 에서 알 수 있듯이, 산소 원자 수 (N(o)) 에 대한 질소 원자 수 (N(n)) 의 조성비 (R) (즉, R = N(n) / N(o)) 가 약 0.76 이라면 양질의 배리어 금속층 (5) 을 얻을 수 있다. 또한, 본 발명자는 조성비 (R) 가 약 0.4 이상이면 배리어 금속층 (5) 이 효율적으로 형성될 수 있음을 확인하였다.
제 3 실시예
본 발명의 제 3 실시예에 따른 매입형 배선을 형성하는 방법에 있어서, 우선, 제 1 실시예와 유사하게 도 1a 에 도시된 바와 같이, 실리콘 기판 (1) 의 절연층 (2) 상에 피트 (3) 를 형성한다.
다음으로, 본 발명의 제 3 실시예에 따라, 예를 들어, 피트 (3) 및 절연층 (2) 상에 고 용융 금속의 배리어 금속층 (4) 을 형성하도록 CVD 챔버내로 유입되는 Ar 및 N2 가스의 흐름율과 같은 CVD 조건을 최적화하는 CVD 공정을 이용할 수 있다. 최적화된 CVD 공정에 의해 고 용융 금속인 배리어 금속층 (4) 은 실질적으로 화학량론적 조성을 가질 수 있다.
실질적으로 화학량론적 조성을 갖는 고 용융 금속인 배리어 금속층 (4) 은 배리어 금속층 (4) 의 최상위면 근처에서 안정적이며, 분위기에서 처리되더라도 배리어 금속층 (4) 내의 산소를 거의 갖지 않는다. 이 경우, 다른 실시예와 유사하게, 산소 원자 수 (N(o)) 에 대한 질소 원자 수 (N(n)) 의 조성비 (R) 는 약 0.4 이상으로 제어된다.
다음으로, 도 1c 및 1d 에 도시된 바와 유사한 단계들을 수행하여 구리 매입형 배선을 형성한다. 또한, 바람직하게는, 배리어 금속 (4) 을 형성한 후 바로 무전해 도금을 수행한다.
제 4 실시예
도 4a 내지 4d 를 참조하여, 본 발명의 제 4 실시예에 따른 매입 배선을 형성하는 방법을 이하 설명한다. 이 방법은 도 4a 내지 4d 에 대응하는 단계 (1 내지 4) 를 포함한다. 도 4a 내지 4d 에서, 대응 구성요소는 도 1a 내지 1d 에 도시된 대응 부재 번호로서 표시된다.
단계 1 :
도 4a 에 도시되었으며 제 1 실시예와 유사하게, 실리콘 기판 (1) 의 절연층 (2) 상에 피트 (3) 를 형성한다.
단계 2 :
CVD 공정을 이용하여 주로 고 용융 금속인 배리어 금속층 (4) 을 절연층 (2) 과 피트 (3) 상에 형성하며, 예를 들어, 고 용융 금속에는 티타늄, 코발트, 및 이들의 합금이 포함된다. 이렇게 구성된 배리어 금속층 (4) 은 매우 안정적이어서 어떠한 플라즈마 질화 (nitridation) 도 필요하지 않다.
단계 3 :
안정된 배리어 금속층 (4) 을 갖는 실리콘 기판 (1) 을 무전해 도금하기 위해 구리 도금 용액 (도시하지 않음) 내에 침지시킨다. 따라서, 구리 도금층 (5) 을 형성하고 피트 (3) 는 구리 금속으로 채워진다.
단계 4 :
CVD 공정을 이용하여 절연층 (2) 의 최상위면 상에만 형성되어 있는 구리 도금층 (5), 및 배리어 금속층 (4) 을 제거하고, 피트 (3) 내에 형성된 구리 도금층 (5) 및 배리어 금속층 (4) 을 남겨둔다. 따라서, 매입 전선 (30) 이 제조되며, 이것은 구리로 구성된다.
또한, 제 1 변형예에서 설명한 바와 같이, 무전해 도금 단계 뿐만 아니라 전기도금 단계를 이용하도록 제 4 실시예를 수정할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 무전해 도금에서는 촉매층 (촉매제) 이 필요없으며 미세한 피트를 형성할 수 있기에 고 밀도 및 미세한 피치를 갖는 다중 스택형 배선 구조를 포함하는 반도체 장치를 구현할 수 있다.
도 1a 내지 1d 는 제 1 실시예에 따른 매입형 전선을 형성하는 방법의 각 단계를 나타내는 반도체 장치의 개략적인 단면도.
도 2a 내지 2c 는 제 1 변형예에 따른 매입형 전선을 형성하는 방법의 각 단계를 나타내는 반도체 장치의 개략적인 단면도.
도 3a 및 3b 각각은 x 레이 광전자 방출 분광학에 의한 x 레이 광전자 방출 스펙트럼을 나타내는 그래프.
도 4a 내지 4d 는 제 4 실시예에 따른 매입형 전선을 형성하는 방법의 각 단계를 나타내는 반도체 장치의 개략적인 단면도.
* 도면의 주요 부분에 대한 부호 설명 *
1 실리콘 기판 2 절연층
4 배리어 금속층 5 구리 도금층

Claims (11)

  1. 구리의 무전해 도금방법으로서,
    기판을 준비하는 단계;
    상기 기판상에 고융점 금속을 함유하는 금속질화물층을 형성하는 단계로서, 상기 금속질화물은 그의 상면 근방에 안정화된 질화물층을 가지며, 상기 안정화된 질화물층의 산소 원자에 대한 질소 원자의 조성비가 약 0.4 이상인, 상기 형성단계; 및
    상기 기판을 구리를 함유하는 도금액에 침지하여 상기 금속 질화층에 함유된 고융점 금속을 구리로 치환함으로써, 상기 금속질화물층상에 무전해 구리도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 도금방법.
  2. 제 1 항에 있어서,
    상기 안정화된 질화물층의 두께는 약 5 nm 인 것을 특징으로 하는 도금방법.
  3. 제 1 항에 있어서,
    상기 안정화된 질화물층은, 상기 기판 상에 형성된 상기 금속질화물층의 상면에 질소 플라즈마를 인가함으로써 형성되는 것을 특징으로 하는 도금방법.
  4. 제 1 항에 있어서,
    상기 안정화된 질화층물은, 상기 기판 상에 형성된 상기 금속 질화물층의 상면을 제거함으로써 형성되는 것을 특징으로 하는 도금방법.
  5. 제 1 항에 있어서,
    상기 안정화된 질화물층은, 실질적으로 화학량론적 조성을 갖는 상기 금속 질화물층을 적층함으로써 형성되는 것을 특징으로 하는 도금방법.
  6. 구리의 무전해 도금방법으로서,
    기판을 준비하는 단계;
    상기 기판 상에, 티타늄, 코발트 및 이들의 합금으로 이루어지는 군으로부터 선택되는 고융점 금속을 주성분으로 하는 금속층을 형성하는 단계; 및
    상기 기판을 구리를 함유하는 도금액에 침지하여 상기 고융점 금속을 구리로 치환함으로써, 상기 금속층상에 무전해 구리도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 도금방법.
  7. 구리의 무전해 도금방법으로서,
    기판을 준비하는 단계;
    상기 기판 상에 피트를 형성하는 단계;
    상기 기판상에, 고융점 금속을 함유하는 배리어 금속층을 형성하는 단계로서, 상기 배리어 금속층은 그의 상면 근방에 안정화된 질화물층을 가지며, 상기 안정화된 질화물층의 산소 원자에 대한 질소 원자의 조성비가 약 0.4 이상인, 상기 형성단계; 및
    상기 기판을 구리를 함유하는 도금액에 침지하여 상기 배리어 금속층에 함유된 고융점 금속을 구리로 치환함으로써, 상기 배리어 금속층상에 무전해 구리도금층을 형성하는 것을 특징으로 하는 도금방법.
  8. 제 7 항에 있어서,
    상기 안정화된 질화물층은, 상기 기판 상에 형성된 배리어 금속층의 상면에 질소 플라즈마를 인가함으로써 형성되는 것을 특징으로 하는 도금방법.
  9. 제 7 항에 있어서,
    상기 무전해 구리도금층을 시드층으로서 사용하여 상기 무전해 구리도금층상에 전기도금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 도금방법.
  10. 구리 매입 배선으로서,
    기판;
    상기 기판에 형성된 피트;
    상기 피트의 내부 측벽에 형성된 고융점 금속을 함유하는 금속 질화물의 배리어 금속층;
    상기 배리어 금속층상에 형성되며, 상기 피트를 구리 금속으로 충전하는 구리 도금층; 및
    상기 배리어 금속층과 상기 구리 도금층 사이의 계면에서의 안정화된 질화물층을 포함하며,
    상기 안정화된 질화물층내에 함유되는 산소 원자수에 대한 질소 원자수의 조성비가 약 0.4 이상인 것을 특징으로 하는 구리 매입 배선.
  11. 제 10 항에 있어서,
    상기 안정화된 질화물층의 두께는 약 5 nm 인 것을 특징으로 하는 구리 매입 배선.
KR10-2002-0054922A 2001-10-05 2002-09-11 무전해 도금 방법, 매입형 배선, 및 매입형 배선 형성 방법 KR100488223B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00309885 2001-10-05
JP2001309885 2001-10-05

Publications (2)

Publication Number Publication Date
KR20030029455A KR20030029455A (ko) 2003-04-14
KR100488223B1 true KR100488223B1 (ko) 2005-05-10

Family

ID=19128960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0054922A KR100488223B1 (ko) 2001-10-05 2002-09-11 무전해 도금 방법, 매입형 배선, 및 매입형 배선 형성 방법

Country Status (3)

Country Link
US (1) US6852624B2 (ko)
KR (1) KR100488223B1 (ko)
TW (1) TWI236092B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740392B1 (en) * 2003-04-15 2004-05-25 Micron Technology, Inc. Surface barriers for copper and silver interconnects produced by a damascene process
US7341946B2 (en) * 2003-11-10 2008-03-11 Novellus Systems, Inc. Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US20060252254A1 (en) * 2005-05-06 2006-11-09 Basol Bulent M Filling deep and wide openings with defect-free conductor
KR100741677B1 (ko) * 2006-03-06 2007-07-23 삼성전기주식회사 임프린팅에 의한 기판의 제조방법
US8252679B2 (en) * 2010-02-10 2012-08-28 United Microelectronics Corp. Semiconductor process
JP2012174843A (ja) * 2011-02-21 2012-09-10 Tokyo Electron Ltd 金属薄膜の成膜方法、半導体装置及びその製造方法
JP6054049B2 (ja) * 2012-03-27 2016-12-27 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
US11257712B2 (en) 2020-05-13 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain contact formation methods and devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088541A (ko) * 1998-05-25 1999-12-27 가나이 쓰토무 반도체장치및그제조방법
JP2001085358A (ja) * 1999-09-13 2001-03-30 Nec Toyama Ltd 基板上の銅配線形成方法及び銅配線の形成された基板
JP2001181851A (ja) * 1999-10-12 2001-07-03 Sony Corp めっき方法及びめっき構造
JP2001230220A (ja) * 2000-02-18 2001-08-24 Sony Corp 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06213660A (ja) * 1993-01-19 1994-08-05 Aisin Seiki Co Ltd 像の近似直線の検出方法
US5712193A (en) * 1994-12-30 1998-01-27 Lucent Technologies, Inc. Method of treating metal nitride films to reduce silicon migration therein
US5891513A (en) * 1996-01-16 1999-04-06 Cornell Research Foundation Electroless CU deposition on a barrier layer by CU contact displacement for ULSI applications
GB2319532B (en) * 1996-11-22 2001-01-31 Trikon Equip Ltd Method and apparatus for treating a semiconductor wafer
JP3878358B2 (ja) 1998-05-25 2007-02-07 株式会社ルネサステクノロジ 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088541A (ko) * 1998-05-25 1999-12-27 가나이 쓰토무 반도체장치및그제조방법
JP2001085358A (ja) * 1999-09-13 2001-03-30 Nec Toyama Ltd 基板上の銅配線形成方法及び銅配線の形成された基板
JP2001181851A (ja) * 1999-10-12 2001-07-03 Sony Corp めっき方法及びめっき構造
JP2001230220A (ja) * 2000-02-18 2001-08-24 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI236092B (en) 2005-07-11
KR20030029455A (ko) 2003-04-14
US20030068887A1 (en) 2003-04-10
US6852624B2 (en) 2005-02-08

Similar Documents

Publication Publication Date Title
US7070687B2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
KR100623556B1 (ko) 상호 접속 구조 및 그 제조 방법
KR100711526B1 (ko) 구리 연결선을 갖는 반도체 장치의 제조방법
US6589887B1 (en) Forming metal-derived layers by simultaneous deposition and evaporation of metal
US8766342B2 (en) Electroless Cu plating for enhanced self-forming barrier layers
US20040004288A1 (en) Semiconductor device and manufacturing method of the same
JP2008187072A (ja) 半導体装置の製造方法及び半導体装置
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
US10224275B2 (en) Copper interconnect structures
KR100488223B1 (ko) 무전해 도금 방법, 매입형 배선, 및 매입형 배선 형성 방법
KR100450738B1 (ko) 알루미늄 금속 배선 형성방법
KR20080106373A (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
JP3715975B2 (ja) 多層配線構造の製造方法
KR100407682B1 (ko) 반도체 소자의 금속배선 형성방법
US6900063B2 (en) Methods and apparatuses for producing a polymer memory device
KR100639458B1 (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
JP3944437B2 (ja) 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線
JPH09232313A (ja) 埋め込み導電層の形成方法
KR100454257B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100891524B1 (ko) 반도체 소자의 제조방법
TW202348825A (zh) 用於選擇性金屬沉積的選擇性抑制
WO2003009371A1 (en) Method of forming a conductive interconnect
CN113388827A (zh) 在有高纵横比的图案化特征的基板上沉积金属膜的方法
JP2006147895A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110303

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee