JP3715975B2 - 多層配線構造の製造方法 - Google Patents
多層配線構造の製造方法 Download PDFInfo
- Publication number
- JP3715975B2 JP3715975B2 JP2003120338A JP2003120338A JP3715975B2 JP 3715975 B2 JP3715975 B2 JP 3715975B2 JP 2003120338 A JP2003120338 A JP 2003120338A JP 2003120338 A JP2003120338 A JP 2003120338A JP 3715975 B2 JP3715975 B2 JP 3715975B2
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- film
- metal film
- manufacturing
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線構造の製造方法に関し、特に、埋め込み型の多層配線構造の製造方法に関する。
【０００２】
【従来の技術】
従来のダマシンプロセスを用いた、埋め込み型の多層配線構造の製造方法では、微細化が進み、配線を埋め込むビアホールのアスペクト比が大きくなるにつれて、ビアホール内におけるボイドの発生が問題となっていた。
これに対して、ビアホール内に形成したＴａＮのバリア層上に、Ｐｄ等の触媒を用いることなく銅のめっきを行なう置換めっき法が提案されている（例えば、非特許文献１参照。）。
【０００３】
置換めっき法は、めっき溶液中で、下地金属の酸化還元電位がめっき溶液中の銅の酸化還元電位より低い場合に、下地金属イオンがめっき溶液中に酸化溶解し、逆にめっき溶液中の銅イオンが還元析出するものである。
多層配線構造の下地金属（バリアメタル）にＴａＮを用いた場合は、下地金属を無電解銅めっき液に浸漬するのみで、銅の置換めっきが可能である。また、銅の析出後は自己触媒めっきが可能であるため、きわめて簡単な工程で、下地金属上に無電解銅めっき膜を堆積することができる。
【０００４】
図３は、置換めっき法を用いた、従来の多層配線構造の製造工程の断面図であり、かかる製造工程は、以下の工程１〜５を含んでいる。
【０００５】
工程１：図３（ａ）に示すように、下層配線２を含み、酸化シリコンからなる層間絶縁層１の上に、同じく酸化シリコンからなる層間絶縁層３を形成する。次に、層間絶縁層３をエッチングしてビアホール（孔部）４を形成し、更に、スパッタ法を用いて、ＴａＮからなるバリアメタル膜（下地金属）１５を全面に形成する。
【０００６】
工程２：図３（ｂ）に示すように、バリアメタル膜１５が大気中に晒されることにより、バリアメタル膜１５の表面が酸化され、ＴａＮの自然酸化膜１６が形成される。
【０００７】
工程３：図３（ｃ）に示すように、バリアメタル膜１５の表面に形成された自然酸化膜１６をエッチングで除去する。
【０００８】
工程４：図３（ｄ）に示すように、銅を含むめっき液に浸漬して、置換めっき法により無電解銅めっき膜１７を形成する。
【０００９】
工程５：図３（ｅ）に示すように、更に、電解めっき法を用いて電解銅めっき膜１８を形成する。以上の工程で、多層配線構造２００が完成する。
【００１０】
【非特許文献１】
Zenglin Wang, Hiroyuki Sakaue, Shoso Shingubara and Talayuki Takahagi “Electroless Plating of Cu Initiated by Displacement Reaction on Metal-Nitride Diffusion Barriers” Electrochem. Solid-State Lettters, 6 (3) (2003) C38-C41
【００１１】
【発明が解決しようとする課題】
しかしながら、置換めっき法を用いた場合でも、微細化が進み、例えば配線の線幅が１００ｎｍ以下のように細くなると、ビアホール内にボイドが発生するという問題が生じた。そこで、発明者らはボイドの発生原因について検討した結果、以下のような知見を得た。
即ち、微細化が進むにつれ、バリアメタル膜１５の膜厚も薄くなる。このため、工程２において、底面に比べて膜厚の薄い側壁のバリアメタル膜１５は、全て自然酸化膜１６となってしまい、工程３で自然酸化膜１６を除去した場合、側壁にはバリアメタル膜１５が残らなくなる。
この結果、工程４の無電解めっき工程で、ビアホール４の側壁にはめっき膜が形成されず、ボイド１９の発生原因となる。
【００１２】
例えば、ＩＴＲＳ半導体ロードマップによると、バリアメタル膜の膜厚は、６５ｎｍ線幅世代で８ｎｍ、４５ｎｍ線幅世代で５ｎｍとなる。このため、ＴａＮのバリアメタル膜１５の表面に形成される自然酸化膜（酸素リッチ層）１６の膜厚が５ｎｍを越えると、ボイドが発生してしまう。特に、スパッタ法を用いてバリアメタル膜１５を形成した場合、ビアホールの側壁のバリアメタル膜１５の膜厚が薄くなるため、ボイドの発生が著しい。
【００１３】
そこで、本発明は、微細配線を有するＬＳＩ用多層配線構造において、バリアメタル膜の表面に形成される自然酸化膜の膜厚を薄くし、ボイドの発生を防止した多層配線構造の製造方法の提供を目的とする。
【００１４】
【課題を解決するための手段】
本発明は、埋め込み型の多層配線構造の製造方法であって、絶縁層に孔部を形成する工程と、少なくとも該孔部の内壁を覆うように、タンタルと窒素を主成分とするバリアメタル膜を形成するバリアメタル膜形成工程と、該バリアメタル膜の表面に形成された酸化膜を除去して、該孔部の内壁全面を覆うように該バリアメタル膜を残す除去工程と、銅を含むめっき液に該バリアメタル膜を浸漬して、該バリアメタル膜上に無電解銅めっき膜を形成する無電解めっき工程とを含み、該バリアメタル膜に含まれる窒素とタンタルの元素組成比（Ｎ／Ｔａ）を、０．３以上で、かつ１．５以下としたことを特徴とする多層配線構造の製造方法である。
かかる元素組成比のバリアメタル膜を用いることにより、バリアメタル膜上に形成される自然酸化膜の膜厚を、例えば１ｎｍ以下のように薄くできる。また、配線層としても良好な抵抗値とすることができる。また、全面にバリアメタル膜を残すことにより、めっき工程におけるボイドの発生を防止できる。
【００１５】
上記元素組成比（Ｎ／Ｔａ）は、好適には、０．３以上で、かつ１．０以下である。
【００１６】
上記バリアメタル膜形成工程は、タンタルを主成分とする膜の表面に窒素プラズマを照射してタンタルを窒化するプラズマ窒化工程であっても良い。
【００１７】
上記除去工程は、フッ化水素酸と硝酸の混合液、又はフッ化水素酸の希釈液に上記バリアメタル膜を浸漬し、上記酸化膜を選択的に除去する工程であることが好ましい。
【００１８】
上記無電解めっき工程は、還元剤としてグリオキシル酸を用いためっき液に、上記バリアメタル膜を浸漬する工程であることが好ましい。
【００１９】
本発明は、更に、上記無電解銅めっき膜をシード層に用いた電解めっきで、該無電解銅めっき膜上に電解銅めっき膜を形成する工程を含むものであっても良い。
【００２０】
【発明の実施の形態】
実施の形態１．
図１は、本実施の形態１にかかる多層配線構造の製造工程の断面図である。図１中、図３と同一符号は、同一又は相当箇所を示す。かかる製造工程は、以下の工程１〜５を含む。
【００２１】
工程１：図１（ａ）に示すように、酸化シリコンからなり、下層配線２を含む層間絶縁層１の上に、同じく酸化シリコンからなる層間絶縁層３を形成する。次に、層間絶縁層３をエッチングしてビアホール（孔部）４を形成する。
【００２２】
続いて、スパッタ法を用いて、ＴａＮからなるバリアメタル膜（下地金属）５を全面に形成する。スパッタガスには、例えばＡｒとＮ２の混合ガスを用いる。窒素分圧等のスパッタ条件を調整して、バリアメタル膜５の元素組成比（Ｎ／Ｔａ）を、０．３以上で、かつ１．５以下となるように制御する。より好ましくは０．３以上で、かつ１．０以下となるように制御する。このようにスパッタ法でバリアメタル膜５を形成した場合、ビアホール４の底部での膜厚に比べて、側壁での膜厚は薄くなる。例えば、底部の膜厚が１０ｎｍ程度の場合、側壁の膜厚は２ｎｍ程度である。
【００２３】
図２は、ＴａＮからなるバリアメタル膜５の元素組成比（Ｎ／Ｔａ）を０から１．６５まで変化させた場合、バリアメタル膜５を大気中に放置した時間と、表面に形成される自然酸化膜（ＴａＯｘ）６の膜厚との関係である。
図２からわかるように、Ｎ／Ｔａが０．３０の場合、大気中に１５日放置しても、自然酸化膜６の膜厚は１ｎｍ程度である。実際の製造工程では、バリアメタル膜５が大気に晒される時間は数分程度と短いため、かかる元素組成比のバリアメタル膜５を用いることにより、自然酸化膜６の膜厚を１ｎｍ以下に制御できる。
【００２４】
なお、バリアメタル膜５の元素組成比（Ｎ／Ｔａ）を１．５より大きくすると、ＴａＮの電気抵抗率が著しく高くなる。このため、配線材料として使用するためには、ＴａＮの元素組成比（Ｎ／Ｔａ）は１．５以下が好ましく、更に好適には１．０以下である。
また、ここでは、ＴａＮからなるバリアメタル膜５をスパッタ法で形成したが、ＡＬＤ（Atomic Layer Deposition）法、ＣＶＤ法等を用いて形成しても構わない。
【００２５】
工程２：図１（ｂ）に示すように、バリアメタル膜５が大気に晒されることにより、バリアメタル膜５の表面が酸化され、ＴａＮの自然酸化膜６が形成される。ここでは、バリアメタル膜５の元素組成比（Ｎ／Ｔａ）は、０．３以上で、かつ１．５以下となるように制御されている。このため、バリアメタル膜５が酸化されて形成される自然酸化膜６の膜厚は約１ｎｍ以下となる。
上述のように、ビアホール４の側壁に形成されるバリアメタル膜５の膜厚は２ｎｍ程度であるため、膜厚が約１ｎｍの自然酸化膜６が形成されても、ビアホール４の側壁には酸化されていないバリアメタル膜５が、約１ｎｍの膜厚で残る。
【００２６】
工程３：図１（ｃ）に示すように、バリアメタル膜５の表面に形成された自然酸化膜６をエッチングで除去する。エッチングには、フッ化水素酸と硝酸の混合液、又はフッ化水素酸を純水で１０倍以上に希釈した溶液を用いる。これにより、バリアメタル膜５に損傷を与えることなく自然酸化膜６のみを選択的に除去できる。
具体的には、例えば、ＨＦ：ＨＮＯ３：Ｈ２Ｏ＝１：１：３０で混合した水溶液をエッチング溶液に用いる。エッチング溶液の温度は約２５℃、エッチング時間は約３分である。かかるエッチング工程により、図１（ｃ）に示すように、ビアホール４の底面および側壁、並びに層間絶縁層３の上面に、表面の自然酸化膜６が除去されたバリアメタル膜５が残される。
【００２７】
工程４：図１（ｄ）に示すように、銅を含むめっき液に浸漬して、無電解めっきを行う。めっき液の主成分は、硫酸銅、グリオキシル酸（還元剤）、エチレンジアミン四酢酸（錯化剤）、ビピルジン（安定剤）である。また、めっき条件は、例えば、溶液のｐＨが１２、溶液の温度が７０℃である。
かかる無電解めっきにより、直径１００ｎｍ、アスペクト比（深さ／直径）が８程度のビアホールであれば、図１（ｄ）に示すような、均一な無電解銅めっき膜７を形成できる。無電解銅めっき膜７の膜厚は、約１０ｎｍである。
なお、バリアメタル膜５と無電解銅めっき膜７との密着性は高く、化学機械研磨（ＣＭＰ）にも十分に耐えうる。
【００２８】
工程５：図１（ｅ）に示すように、更に、電解めっき法を用いて、電解銅めっき膜８を形成する。電解めっきには、硫酸銅を主成分とするめっき溶液が用いられる。
以上の工程で、図１（ｅ）に示すように、ビアホール４がボイド無しに、銅で埋め込まれた多層配線構造１００が得られる。
【００２９】
実施の形態２．
本実施の形態２にかかる多層配線構造の製造方法は、上述の実施の形態１の製造方法と、バリアメタル膜５の形成工程（工程１）が異なるが、他の工程は同様である。
【００３０】
即ち、本実施の形態２にかかる製造方法では、ＴａＮからなるバリアメタル５を形成するにあたり、真空チャンバ内で、まず、スパッタ法又はＣＶＤ法を用いてＴａ膜を形成する。
続いて、真空チャンバの真空状態を維持したままで、Ｔａ膜の表面に窒素プラズマを照射して窒化し、Ｔａ膜の表面近傍をＴａＮ膜とする。かかる窒化工程において、ＴａＮ膜中のＮとＴａの元素組成比（Ｎ／Ｔａ）が、０．３以上で、かつ１．５以下となるように、好適には、０．３以上で、かつ１．０以下となるように窒化条件を制御する。
【００３１】
具体的には、真空チャンバ内に、窒素を導入して１０ｍＴｏｒｒにした後、誘導結合プラズマを形成する。多層配線構造を形成するウエハを載せた基板には、−５０Ｖ程度の直流バイアスを印加する。かかる条件を用いてＴａ膜の表面近傍の窒化を行なう。
かかる条件を用いることにより、Ｔａ膜の表面から約２〜４ｎｍ程度の深さでＮとＴａの元素組成比（Ｎ／Ｔａ）が、０．３以上で、かつ１．５以下となるＴａＮ膜が形成される。
【００３２】
実施の形態１で述べたように、かかる元素組成比を有するＴａＮ膜は、２週間程度、大気中に放置しても、表面が酸化されて形成される自然酸化膜の膜厚は１ｎｍ以下となる（図１（ｂ）参照）。
【００３３】
以下、実施の形態１に示す工程３〜５（図１（ｃ）〜（ｅ）参照）を行なうことにより、多層配線構造１００を得ることが出来る。
【００３４】
なお、実施の形態１、２では、バリアメタル膜５の材料としてＴａＮを用いる場合について説明したが、Ｔａ及びＮを主成分とする他のＴａＮ系材料を用いても構わない。
【００３５】
【発明の効果】
以上の説明から明らかなように、本発明にかかる多層配線構造の製造方法では、バリアメタル膜の表面における自然酸化膜の形成を抑制できる。これにより、ボイドの発生を抑えた埋め込み配線の形成が可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる多層配線構造の製造工程の断面図である。
【図２】 バリアメタル膜の元素組成比（Ｎ／Ｔａ）を変えた場合の、バリアメタル膜を大気中に放置した時間と、表面に形成される自然酸化膜（ＴａＯｘ）の膜厚との関係である。
【図３】 従来の多層配線構造の製造工程の断面図である。
【符号の説明】
１ 層間絶縁層、２ 下層配線、３ 層間絶縁層、４ ビアホール、５ バリアメタル膜、６ 自然酸化膜、７ 無電解銅めっき膜、８ 電解銅めっき膜、１００ 多層配線構造。
【発明の属する技術分野】
本発明は、多層配線構造の製造方法に関し、特に、埋め込み型の多層配線構造の製造方法に関する。
【０００２】
【従来の技術】
従来のダマシンプロセスを用いた、埋め込み型の多層配線構造の製造方法では、微細化が進み、配線を埋め込むビアホールのアスペクト比が大きくなるにつれて、ビアホール内におけるボイドの発生が問題となっていた。
これに対して、ビアホール内に形成したＴａＮのバリア層上に、Ｐｄ等の触媒を用いることなく銅のめっきを行なう置換めっき法が提案されている（例えば、非特許文献１参照。）。
【０００３】
置換めっき法は、めっき溶液中で、下地金属の酸化還元電位がめっき溶液中の銅の酸化還元電位より低い場合に、下地金属イオンがめっき溶液中に酸化溶解し、逆にめっき溶液中の銅イオンが還元析出するものである。
多層配線構造の下地金属（バリアメタル）にＴａＮを用いた場合は、下地金属を無電解銅めっき液に浸漬するのみで、銅の置換めっきが可能である。また、銅の析出後は自己触媒めっきが可能であるため、きわめて簡単な工程で、下地金属上に無電解銅めっき膜を堆積することができる。
【０００４】
図３は、置換めっき法を用いた、従来の多層配線構造の製造工程の断面図であり、かかる製造工程は、以下の工程１〜５を含んでいる。
【０００５】
工程１：図３（ａ）に示すように、下層配線２を含み、酸化シリコンからなる層間絶縁層１の上に、同じく酸化シリコンからなる層間絶縁層３を形成する。次に、層間絶縁層３をエッチングしてビアホール（孔部）４を形成し、更に、スパッタ法を用いて、ＴａＮからなるバリアメタル膜（下地金属）１５を全面に形成する。
【０００６】
工程２：図３（ｂ）に示すように、バリアメタル膜１５が大気中に晒されることにより、バリアメタル膜１５の表面が酸化され、ＴａＮの自然酸化膜１６が形成される。
【０００７】
工程３：図３（ｃ）に示すように、バリアメタル膜１５の表面に形成された自然酸化膜１６をエッチングで除去する。
【０００８】
工程４：図３（ｄ）に示すように、銅を含むめっき液に浸漬して、置換めっき法により無電解銅めっき膜１７を形成する。
【０００９】
工程５：図３（ｅ）に示すように、更に、電解めっき法を用いて電解銅めっき膜１８を形成する。以上の工程で、多層配線構造２００が完成する。
【００１０】
【非特許文献１】
Zenglin Wang, Hiroyuki Sakaue, Shoso Shingubara and Talayuki Takahagi “Electroless Plating of Cu Initiated by Displacement Reaction on Metal-Nitride Diffusion Barriers” Electrochem. Solid-State Lettters, 6 (3) (2003) C38-C41
【００１１】
【発明が解決しようとする課題】
しかしながら、置換めっき法を用いた場合でも、微細化が進み、例えば配線の線幅が１００ｎｍ以下のように細くなると、ビアホール内にボイドが発生するという問題が生じた。そこで、発明者らはボイドの発生原因について検討した結果、以下のような知見を得た。
即ち、微細化が進むにつれ、バリアメタル膜１５の膜厚も薄くなる。このため、工程２において、底面に比べて膜厚の薄い側壁のバリアメタル膜１５は、全て自然酸化膜１６となってしまい、工程３で自然酸化膜１６を除去した場合、側壁にはバリアメタル膜１５が残らなくなる。
この結果、工程４の無電解めっき工程で、ビアホール４の側壁にはめっき膜が形成されず、ボイド１９の発生原因となる。
【００１２】
例えば、ＩＴＲＳ半導体ロードマップによると、バリアメタル膜の膜厚は、６５ｎｍ線幅世代で８ｎｍ、４５ｎｍ線幅世代で５ｎｍとなる。このため、ＴａＮのバリアメタル膜１５の表面に形成される自然酸化膜（酸素リッチ層）１６の膜厚が５ｎｍを越えると、ボイドが発生してしまう。特に、スパッタ法を用いてバリアメタル膜１５を形成した場合、ビアホールの側壁のバリアメタル膜１５の膜厚が薄くなるため、ボイドの発生が著しい。
【００１３】
そこで、本発明は、微細配線を有するＬＳＩ用多層配線構造において、バリアメタル膜の表面に形成される自然酸化膜の膜厚を薄くし、ボイドの発生を防止した多層配線構造の製造方法の提供を目的とする。
【００１４】
【課題を解決するための手段】
本発明は、埋め込み型の多層配線構造の製造方法であって、絶縁層に孔部を形成する工程と、少なくとも該孔部の内壁を覆うように、タンタルと窒素を主成分とするバリアメタル膜を形成するバリアメタル膜形成工程と、該バリアメタル膜の表面に形成された酸化膜を除去して、該孔部の内壁全面を覆うように該バリアメタル膜を残す除去工程と、銅を含むめっき液に該バリアメタル膜を浸漬して、該バリアメタル膜上に無電解銅めっき膜を形成する無電解めっき工程とを含み、該バリアメタル膜に含まれる窒素とタンタルの元素組成比（Ｎ／Ｔａ）を、０．３以上で、かつ１．５以下としたことを特徴とする多層配線構造の製造方法である。
かかる元素組成比のバリアメタル膜を用いることにより、バリアメタル膜上に形成される自然酸化膜の膜厚を、例えば１ｎｍ以下のように薄くできる。また、配線層としても良好な抵抗値とすることができる。また、全面にバリアメタル膜を残すことにより、めっき工程におけるボイドの発生を防止できる。
【００１５】
上記元素組成比（Ｎ／Ｔａ）は、好適には、０．３以上で、かつ１．０以下である。
【００１６】
上記バリアメタル膜形成工程は、タンタルを主成分とする膜の表面に窒素プラズマを照射してタンタルを窒化するプラズマ窒化工程であっても良い。
【００１７】
上記除去工程は、フッ化水素酸と硝酸の混合液、又はフッ化水素酸の希釈液に上記バリアメタル膜を浸漬し、上記酸化膜を選択的に除去する工程であることが好ましい。
【００１８】
上記無電解めっき工程は、還元剤としてグリオキシル酸を用いためっき液に、上記バリアメタル膜を浸漬する工程であることが好ましい。
【００１９】
本発明は、更に、上記無電解銅めっき膜をシード層に用いた電解めっきで、該無電解銅めっき膜上に電解銅めっき膜を形成する工程を含むものであっても良い。
【００２０】
【発明の実施の形態】
実施の形態１．
図１は、本実施の形態１にかかる多層配線構造の製造工程の断面図である。図１中、図３と同一符号は、同一又は相当箇所を示す。かかる製造工程は、以下の工程１〜５を含む。
【００２１】
工程１：図１（ａ）に示すように、酸化シリコンからなり、下層配線２を含む層間絶縁層１の上に、同じく酸化シリコンからなる層間絶縁層３を形成する。次に、層間絶縁層３をエッチングしてビアホール（孔部）４を形成する。
【００２２】
続いて、スパッタ法を用いて、ＴａＮからなるバリアメタル膜（下地金属）５を全面に形成する。スパッタガスには、例えばＡｒとＮ２の混合ガスを用いる。窒素分圧等のスパッタ条件を調整して、バリアメタル膜５の元素組成比（Ｎ／Ｔａ）を、０．３以上で、かつ１．５以下となるように制御する。より好ましくは０．３以上で、かつ１．０以下となるように制御する。このようにスパッタ法でバリアメタル膜５を形成した場合、ビアホール４の底部での膜厚に比べて、側壁での膜厚は薄くなる。例えば、底部の膜厚が１０ｎｍ程度の場合、側壁の膜厚は２ｎｍ程度である。
【００２３】
図２は、ＴａＮからなるバリアメタル膜５の元素組成比（Ｎ／Ｔａ）を０から１．６５まで変化させた場合、バリアメタル膜５を大気中に放置した時間と、表面に形成される自然酸化膜（ＴａＯｘ）６の膜厚との関係である。
図２からわかるように、Ｎ／Ｔａが０．３０の場合、大気中に１５日放置しても、自然酸化膜６の膜厚は１ｎｍ程度である。実際の製造工程では、バリアメタル膜５が大気に晒される時間は数分程度と短いため、かかる元素組成比のバリアメタル膜５を用いることにより、自然酸化膜６の膜厚を１ｎｍ以下に制御できる。
【００２４】
なお、バリアメタル膜５の元素組成比（Ｎ／Ｔａ）を１．５より大きくすると、ＴａＮの電気抵抗率が著しく高くなる。このため、配線材料として使用するためには、ＴａＮの元素組成比（Ｎ／Ｔａ）は１．５以下が好ましく、更に好適には１．０以下である。
また、ここでは、ＴａＮからなるバリアメタル膜５をスパッタ法で形成したが、ＡＬＤ（Atomic Layer Deposition）法、ＣＶＤ法等を用いて形成しても構わない。
【００２５】
工程２：図１（ｂ）に示すように、バリアメタル膜５が大気に晒されることにより、バリアメタル膜５の表面が酸化され、ＴａＮの自然酸化膜６が形成される。ここでは、バリアメタル膜５の元素組成比（Ｎ／Ｔａ）は、０．３以上で、かつ１．５以下となるように制御されている。このため、バリアメタル膜５が酸化されて形成される自然酸化膜６の膜厚は約１ｎｍ以下となる。
上述のように、ビアホール４の側壁に形成されるバリアメタル膜５の膜厚は２ｎｍ程度であるため、膜厚が約１ｎｍの自然酸化膜６が形成されても、ビアホール４の側壁には酸化されていないバリアメタル膜５が、約１ｎｍの膜厚で残る。
【００２６】
工程３：図１（ｃ）に示すように、バリアメタル膜５の表面に形成された自然酸化膜６をエッチングで除去する。エッチングには、フッ化水素酸と硝酸の混合液、又はフッ化水素酸を純水で１０倍以上に希釈した溶液を用いる。これにより、バリアメタル膜５に損傷を与えることなく自然酸化膜６のみを選択的に除去できる。
具体的には、例えば、ＨＦ：ＨＮＯ３：Ｈ２Ｏ＝１：１：３０で混合した水溶液をエッチング溶液に用いる。エッチング溶液の温度は約２５℃、エッチング時間は約３分である。かかるエッチング工程により、図１（ｃ）に示すように、ビアホール４の底面および側壁、並びに層間絶縁層３の上面に、表面の自然酸化膜６が除去されたバリアメタル膜５が残される。
【００２７】
工程４：図１（ｄ）に示すように、銅を含むめっき液に浸漬して、無電解めっきを行う。めっき液の主成分は、硫酸銅、グリオキシル酸（還元剤）、エチレンジアミン四酢酸（錯化剤）、ビピルジン（安定剤）である。また、めっき条件は、例えば、溶液のｐＨが１２、溶液の温度が７０℃である。
かかる無電解めっきにより、直径１００ｎｍ、アスペクト比（深さ／直径）が８程度のビアホールであれば、図１（ｄ）に示すような、均一な無電解銅めっき膜７を形成できる。無電解銅めっき膜７の膜厚は、約１０ｎｍである。
なお、バリアメタル膜５と無電解銅めっき膜７との密着性は高く、化学機械研磨（ＣＭＰ）にも十分に耐えうる。
【００２８】
工程５：図１（ｅ）に示すように、更に、電解めっき法を用いて、電解銅めっき膜８を形成する。電解めっきには、硫酸銅を主成分とするめっき溶液が用いられる。
以上の工程で、図１（ｅ）に示すように、ビアホール４がボイド無しに、銅で埋め込まれた多層配線構造１００が得られる。
【００２９】
実施の形態２．
本実施の形態２にかかる多層配線構造の製造方法は、上述の実施の形態１の製造方法と、バリアメタル膜５の形成工程（工程１）が異なるが、他の工程は同様である。
【００３０】
即ち、本実施の形態２にかかる製造方法では、ＴａＮからなるバリアメタル５を形成するにあたり、真空チャンバ内で、まず、スパッタ法又はＣＶＤ法を用いてＴａ膜を形成する。
続いて、真空チャンバの真空状態を維持したままで、Ｔａ膜の表面に窒素プラズマを照射して窒化し、Ｔａ膜の表面近傍をＴａＮ膜とする。かかる窒化工程において、ＴａＮ膜中のＮとＴａの元素組成比（Ｎ／Ｔａ）が、０．３以上で、かつ１．５以下となるように、好適には、０．３以上で、かつ１．０以下となるように窒化条件を制御する。
【００３１】
具体的には、真空チャンバ内に、窒素を導入して１０ｍＴｏｒｒにした後、誘導結合プラズマを形成する。多層配線構造を形成するウエハを載せた基板には、−５０Ｖ程度の直流バイアスを印加する。かかる条件を用いてＴａ膜の表面近傍の窒化を行なう。
かかる条件を用いることにより、Ｔａ膜の表面から約２〜４ｎｍ程度の深さでＮとＴａの元素組成比（Ｎ／Ｔａ）が、０．３以上で、かつ１．５以下となるＴａＮ膜が形成される。
【００３２】
実施の形態１で述べたように、かかる元素組成比を有するＴａＮ膜は、２週間程度、大気中に放置しても、表面が酸化されて形成される自然酸化膜の膜厚は１ｎｍ以下となる（図１（ｂ）参照）。
【００３３】
以下、実施の形態１に示す工程３〜５（図１（ｃ）〜（ｅ）参照）を行なうことにより、多層配線構造１００を得ることが出来る。
【００３４】
なお、実施の形態１、２では、バリアメタル膜５の材料としてＴａＮを用いる場合について説明したが、Ｔａ及びＮを主成分とする他のＴａＮ系材料を用いても構わない。
【００３５】
【発明の効果】
以上の説明から明らかなように、本発明にかかる多層配線構造の製造方法では、バリアメタル膜の表面における自然酸化膜の形成を抑制できる。これにより、ボイドの発生を抑えた埋め込み配線の形成が可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかる多層配線構造の製造工程の断面図である。
【図２】 バリアメタル膜の元素組成比（Ｎ／Ｔａ）を変えた場合の、バリアメタル膜を大気中に放置した時間と、表面に形成される自然酸化膜（ＴａＯｘ）の膜厚との関係である。
【図３】 従来の多層配線構造の製造工程の断面図である。
【符号の説明】
１ 層間絶縁層、２ 下層配線、３ 層間絶縁層、４ ビアホール、５ バリアメタル膜、６ 自然酸化膜、７ 無電解銅めっき膜、８ 電解銅めっき膜、１００ 多層配線構造。
Claims (6)
- 埋め込み型の多層配線構造の製造方法であって、
絶縁層に孔部を形成する工程と、
少なくとも該孔部の内壁を覆うように、タンタルと窒素を主成分とするバリアメタル膜を形成するバリアメタル膜形成工程と、
該バリアメタル膜の表面に形成された酸化膜を除去して、該孔部の内壁全面を覆うように該バリアメタル膜を残す除去工程と、
銅を含むめっき液に該バリアメタル膜を浸漬して、該バリアメタル膜上に無電解銅めっき膜を形成する無電解めっき工程とを含み、
該バリアメタル膜に含まれる窒素とタンタルの元素組成比（Ｎ／Ｔａ）を、０．３以上で、かつ１．５以下としたことを特徴とする多層配線構造の製造方法。 - 上記元素組成比（Ｎ／Ｔａ）を、０．３以上で、かつ１．０以下としたことを特徴とする請求項１に記載の製造方法。
- 上記バリアメタル膜形成工程が、タンタルを主成分とする膜の表面に窒素プラズマを照射してタンタルを窒化するプラズマ窒化工程であることを特徴とする請求項１又は２に記載の製造方法。
- 上記除去工程が、フッ化水素酸と硝酸の混合液、又はフッ化水素酸の希釈液に上記バリアメタル膜を浸漬し、上記酸化膜を選択的に除去する工程であることを特徴とする請求項１又は２に記載の製造方法。
- 上記無電解めっき工程が、還元剤としてグリオキシル酸を用いためっき液に、上記バリアメタル膜を浸漬する工程であることを特徴とする請求項１又は２に記載の製造方法。
- 更に、上記無電解銅めっき膜をシード層に用いた電解めっきで、該無電解銅めっき膜上に電解銅めっき膜を形成する工程を含むことを特徴とする請求項１〜５のいずれかに記載の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003120338A JP3715975B2 (ja) | 2003-04-24 | 2003-04-24 | 多層配線構造の製造方法 |
| US10/809,681 US20040213895A1 (en) | 2003-04-24 | 2004-03-26 | Method of manufacturing multilevel interconnection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003120338A JP3715975B2 (ja) | 2003-04-24 | 2003-04-24 | 多層配線構造の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004327715A JP2004327715A (ja) | 2004-11-18 |
| JP3715975B2 true JP3715975B2 (ja) | 2005-11-16 |
Family
ID=33296467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003120338A Expired - Fee Related JP3715975B2 (ja) | 2003-04-24 | 2003-04-24 | 多層配線構造の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040213895A1 (ja) |
| JP (1) | JP3715975B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4578254B2 (ja) * | 2005-01-26 | 2010-11-10 | 京セラ株式会社 | 多層配線基板 |
| JP5377831B2 (ja) * | 2007-03-14 | 2013-12-25 | Ｊｘ日鉱日石金属株式会社 | ダマシン銅配線用シード層形成方法、及びこの方法を用いてダマシン銅配線を形成した半導体ウェハー |
| JP5532743B2 (ja) * | 2009-08-20 | 2014-06-25 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| WO2011058913A1 (en) * | 2009-11-13 | 2011-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5679204B2 (ja) | 2011-09-02 | 2015-03-04 | 昭栄化学工業株式会社 | 金属粉末の製造方法、それにより製造された金属粉末、導体ペースト、セラミック積層電子部品 |
| US9704804B1 (en) * | 2015-12-18 | 2017-07-11 | Texas Instruments Incorporated | Oxidation resistant barrier metal process for semiconductor devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11217672A (ja) * | 1998-01-30 | 1999-08-10 | Sony Corp | 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法 |
| JP2000049116A (ja) * | 1998-07-30 | 2000-02-18 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2003
- 2003-04-24 JP JP2003120338A patent/JP3715975B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-26 US US10/809,681 patent/US20040213895A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20040213895A1 (en) | 2004-10-28 |
| JP2004327715A (ja) | 2004-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6464779B1 (en) | Copper atomic layer chemical vapor desposition | |
| US7405143B2 (en) | Method for fabricating a seed layer | |
| US8747960B2 (en) | Processes and systems for engineering a silicon-type surface for selective metal deposition to form a metal silicide | |
| US7341946B2 (en) | Methods for the electrochemical deposition of copper onto a barrier layer of a work piece | |
| US7070687B2 (en) | Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing | |
| US8241701B2 (en) | Processes and systems for engineering a barrier surface for copper deposition | |
| JP3501937B2 (ja) | 半導体装置の製造方法 | |
| US8771804B2 (en) | Processes and systems for engineering a copper surface for selective metal deposition | |
| JP5203602B2 (ja) | 銅でないメッキ可能層の上への銅の直接電気メッキのための方法 | |
| US7405157B1 (en) | Methods for the electrochemical deposition of copper onto a barrier layer of a work piece | |
| US7319071B2 (en) | Methods for forming a metallic damascene structure | |
| US7338908B1 (en) | Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage | |
| WO2009101805A1 (ja) | 半導体装置及びその製造方法 | |
| JPH11307481A (ja) | 電解めっき装置および電解めっき方法 | |
| US8652966B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP3715975B2 (ja) | 多層配線構造の製造方法 | |
| US7981793B2 (en) | Method of forming a metal directly on a conductive barrier layer by electrochemical deposition using an oxygen-depleted ambient | |
| JP3636186B2 (ja) | 半導体装置の製造方法 | |
| KR100488223B1 (ko) | 무전해 도금 방법, 매입형 배선, 및 매입형 배선 형성 방법 | |
| JP2006024668A (ja) | 半導体装置の製造方法 | |
| JP3944437B2 (ja) | 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線 | |
| US20230274932A1 (en) | Selective inhibition for selective metal deposition | |
| JP2006147895A (ja) | 半導体装置の製造方法 | |
| JP2002033322A (ja) | 半導体装置の製造方法 | |
| JP2003209113A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050826 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |