JPH11307481A - 電解めっき装置および電解めっき方法 - Google Patents

電解めっき装置および電解めっき方法

Info

Publication number
JPH11307481A
JPH11307481A JP10114494A JP11449498A JPH11307481A JP H11307481 A JPH11307481 A JP H11307481A JP 10114494 A JP10114494 A JP 10114494A JP 11449498 A JP11449498 A JP 11449498A JP H11307481 A JPH11307481 A JP H11307481A
Authority
JP
Japan
Prior art keywords
plating
gas
electrolytic plating
chamber
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10114494A
Other languages
English (en)
Inventor
Keiichi Maeda
圭一 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10114494A priority Critical patent/JPH11307481A/ja
Priority to US09/296,297 priority patent/US6241869B1/en
Publication of JPH11307481A publication Critical patent/JPH11307481A/ja
Priority to US09/867,626 priority patent/US20010035346A1/en
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/04Removal of gases or vapours ; Gas or pressure control
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/003Electroplating using gases, e.g. pressure influence
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【課題】 フェースダウン方式で大気中からめっき槽中
のめっき液にウエハを浸漬すると、ウエハ内に形成され
た微細な凹部に気泡が入り、その気泡中の酸素によりめ
っき層が酸化されて、抵抗上昇、信頼性の低下を来して
いた。 【解決手段】 電解めっき法により金属の成膜を行う電
解めっき装置1であって、そのめっき槽21を非酸化性
雰囲気内に設置したものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電解めっき装置お
よび電解めっき方法に関し、詳しくは半導体装置に形成
される銅を電解めっきにより成膜する電解めっき装置お
よび電解めっき方法に関する。
【0002】
【従来の技術】LSIの高集積化により、そのLSIを
構成する内部配線の微細化、多層化が進んでいる。それ
にともない、配線形成時の平坦化技術、微細配線の加工
技術の開発、および信頼性確保が重要な課題になってい
る。これらの問題点の解決手段のひとつとして、埋め込
み配線技術が検討されている。特に高速動作、低消費電
力化を目指した銅埋め込み配線技術が注目されている。
【0003】最近の銅の埋め込み方法としては、電解め
っき法による銅成膜が注目されている。溝または接続孔
にバリアメタル層を形成した後、硫酸銅溶液を用いた電
解めっき法で銅を成膜する。その際、バリアメタル層の
上にスパッタ法またはCVD法で銅膜を成膜し、密着層
として用いる場合が多い。この電解めっき法は、室温で
高アスペクト構造への埋め込みが可能になる。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来の技術には以下のような課題がある。以下に銅電解め
っきによる溝または接続孔への埋め込みプロセスを説明
する。まず、図5の(1)に示すように、通常のRIE
(Reactive Ion Etching)法により、層間絶縁膜111
に溝、接続孔等からなる凹部112を加工する。次いで
図5の(2)に示すように、例えばスパッタ法により、
上記凹部112の内壁および層間絶縁膜111上にバリ
アメタル層113を、例えばチタン膜、窒化チタン膜を
下層より順に積層して形成し、さらに密着層114を銅
膜で形成する。その際、凹部112の開口部分にバリア
メタル層113、密着層114がオーバーハング状態に
形成される。
【0005】そして図5の(3)に示すように、バリア
メタル層113、密着層114の凹部112へのカバリ
ッジが100%とならないために、バリアメタル層11
3、密着層114の抵抗がこれらの部分で上昇を来すこ
とになる。そのため、このような状態で銅電解めっき液
121中に浸漬して電解めっきを行うと、この開口部分
に電流が集中する(矢印で示す)。そして電流が集中す
る部分の成膜速度が速くなる。また、凹部112の内部
には気泡114が生じる。その結果、上記気泡114に
より、図5の(4)に示すように、凹部112の内部に
ボイド115が生じた状態で銅膜116が成膜される。
なお、上記図5の(3)は、他の図面とは逆に層間絶縁
膜111の表面を下側に向けて描いている。
【0006】図6に、電解めっきにより銅を成膜した際
に、実際に生じたボイドの断面模式図を示す。図6に示
すように、層間絶縁膜111に形成した凹部(溝)11
2の内部からその上部にかけてボイド115が発生した
状態で銅膜116が成長していることがわかった。
【0007】図7に示すように、現在使用されているウ
エハ用の電解めっき装置120では、ウエハ110の裏
面へのめっき液(銅イオンを含んでいる)121の接触
を避けるため、ウエハ110の表面をめっき液121側
に向ける(フェースダウン)構造が採用されている。な
お、めっき液121はめっき層122内に貯えられてお
り、めっき液122中にはアノード電極123が設置さ
れている。
【0008】上記方式では、図8の(1)に示すよう
に、めっき溶液121がウエハ110の表面に形成され
ている微細な部分にまで浸透できない場合がある。すな
わち、気泡117が微細な部分、例えば凹部(例えば
溝)112内に残る場合がある。この状態で電解めっき
を行うと、図8の(2)に示すように、凹部112の内
部に上記気泡117が残りボイド115を発生した状態
で銅膜116が成長することになる。
【0009】このようにして発生したボイドは、400
℃程度の熱処理を行うことによって、消滅することが、
第58回応用物理学会秋季学術講演会予稿集3p−E−
4(1997)原田裕介,他,p776により報告され
ている。しかしながら、高真空中でスパッタリングした
場合に発生したボイドと異なり、電解めっきで成膜した
場合に発生するボイドには、空気が残留している。空気
中には約20%程度の酸素が含まれているため、ボイド
周辺が酸化される可能性が十分にあるとともに、抵抗上
昇や信頼性の低下が起こり得る。
【0010】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた電解めっき装置および電解めっき
方法であり、電解めっき装置は、そのめっき槽を非酸化
性雰囲気、例えば希ガス雰囲気、窒素ガス雰囲気または
水素ガス雰囲気内に設置したものである。
【0011】上記電解めっき装置では、めっき槽が非酸
化性雰囲気中に設置されていることから、被めっき体を
めっき槽中のめっき液に浸漬する際に、被めっき体の微
細な部分、例えば溝、接続孔等の凹部に気泡が入り込ん
で、その気泡がボイドとなってめっき層が成膜されて
も、そのボイド中は非酸化性ガスとなり、酸素は含まれ
ない。そのため、めっき層を熱処理してボイドが消滅さ
せた際にボイド中のガスがめっき層中に取り込まれて
も、めっき層は酸化されない。よって、めっき層の抵抗
上昇や信頼性の低下は生じなくなる。
【0012】電解めっき方法は、被めっき体を非酸化性
雰囲気、例えば希ガス雰囲気、窒素ガス雰囲気または水
素ガス雰囲気より電解めっきのめっき液中に浸漬するこ
とを特徴としている。
【0013】上記電解めっき方法では、被めっき体を非
酸化性雰囲気めっき液中に浸漬することから、被めっき
体をめっき液に浸漬する際に被めっき体の微細な部分、
例えば溝、接続孔等の凹部に気泡が入り込んで、この気
泡がボイドとなってめっき層が成膜されても、そのボイ
ド中には酸素は含まれていない。そのため、めっき層を
熱処理してボイドを消滅させた際にボイド中のガスがめ
っき層中に取り込まれても、めっき層は酸化されない。
よって、めっき層の抵抗上昇や信頼性の低下は生じなく
なる。
【0014】
【発明の実施の形態】本発明の電解めっき装置に係わる
第1の実施の形態を、図1の概略構成図によって説明す
る。
【0015】図1に示すように、電解めっき装置1は、
内部を非酸化性雰囲気に保持されているめっき室11
と、そのめっき室11の内部に設置しためっき槽21お
よびフェースダウン方式のウエハ保持手段41とからな
る。
【0016】上記めっき槽21中にはめっき液31が貯
えられていている。さらにめっき液31中にはアノード
電極22が設置されている。なお、上記めっき槽21に
は図示はしないがめっき液31の供給部と排出部が備え
られている。なお、このめっき槽21はいわゆる循環濾
過方式になっていてもよい。
【0017】また上記ウエハ保持具41は、図示しない
駆動装置により、めっき液31上に搬送可能に設けられ
ていて、しかもめっき液31上で矢印ア方向に昇降自在
となっている。そしてこのウエハ保持具41にはカソー
ド電極42が備えられており、そのカソード電極42が
ウエハ51の被めっき面(図面では下側の面)に接続さ
れている。また上記アノード電極22と上記カソード電
極42とは図示はしない電源に接続されている。
【0018】上記めっき室11は、非酸化性のガスを供
給するガス供給部12とめっき室11内のガスを排気す
るガス排気部13とが備えられている。このめっき室1
1内は、例えばアルゴン(Ar)ガスが充填されてい
る。めっき室11内は、非酸化性のガスであればアルゴ
ンガスに限定されることはなく、例えばヘリウム、ネオ
ン、アルゴン、キセノン、クリプトン等から選択される
希ガス、窒素ガスまたは水素ガスであってもよい。この
めっき室11は、密閉構造となっていることが望ましい
が、少なくともめっき液31に浸漬されるまでのウエハ
51の経路が非酸化性雰囲気となるものであればよい。
さらにめっき室11には、ウエハ51を出し入れするゲ
ートバルブ14が備付けられている。
【0019】上記電解めっき装置1では、めっき槽21
が非酸化性雰囲気のめっき室11内に設置されているこ
とから、被めっき体であるウエハ51をめっき槽21中
のめっき液31に浸漬する際に、ウエハ51の微細な部
分、例えば溝、接続孔等の凹部(図示省略)に気泡が入
り込んで、その気泡がボイドとなってめっき層が成膜さ
れても、そのボイド中は非酸化性ガスとなり、酸素は含
まれない。そのため、めっき層を熱処理してボイドが消
滅させた際にボイド中のガスがめっき層中に取り込まれ
ても、めっき層は酸化されない。よって、めっき層の抵
抗上昇や信頼性の低下は生じなくなる。
【0020】次に、本発明の電解めっき装置に係わる第
2の実施の形態を、図2の概略構成図によって説明す
る。
【0021】この電解めっき装置2は、ウエハ51を搬
送する搬送ロボット62を設置した搬送室61を中心
に、処理前のウエハ51を収納するロード側ウエハ収納
部71、前処理室72、上記説明したのと同様なるめっ
き室11、後処理室73、処理後のウエハ51を収納す
るアンロード側ウエハ収納部74を、例えばゲートバル
ブ81〜85を介して接続されている、いわゆるマルチ
チャンバ方式の構成となっている。この構成では、少な
くとも、めっき室11、搬送室61、前処理室72の内
部が非酸化性雰囲気となるように、図示はしないが、そ
れぞれの室に非酸化性ガスの供給部と排気部とが設けら
れている。
【0022】上記非酸化性雰囲気は、前記第1の実施の
形態で説明したのと同様に、ヘリウム、ネオン、アルゴ
ン、キセノン、クリプトン等から選択される希ガス、窒
素ガスまたは水素ガスからなる。
【0023】上記電解めっき装置2では、めっき室1
1、搬送室61、前処理室72の内部が非酸化性雰囲気
となっていることから、前処理を終えたウエハは酸化さ
れることなく、めっき室11に搬送されて、電解めっき
によりめっき層の形成を行うこよが可能になる。そのた
め、酸化されるやすい銅または銅合金からなるめっき層
を形成する場合であっても、前処理から電解めっきまで
の間で酸化されることはないので、信頼性の高いめっき
層の形成が可能になる。
【0024】次に、本発明の電解めっき方法に係わる第
1の実施の形態を、図3および図4の製造工程図によっ
て説明する。この図3および図4では、一例として、銅
配線の形成方法を示す。
【0025】図3の(1)に示すように、通常のLSI
プロセスにより、シリコン基板(図示省略)上に素子形
成などを行った後、層間絶縁膜52を成膜する。その
後、通常のリソグラフィー技術およびエッチング〔例え
ばRIE(Reactive Ion Etching)〕技術により、溝5
3を形成する。ここでは一例として、溝53の幅を0.
4μm、その深さを0.5μmとした。
【0026】次いで図3の(2)に示すように、高真空
中におけるマグネトロンスパッタ法により、上記溝53
の内壁および層間絶縁膜52上に、下地のバリアメタル
層54を形成する。このバリアメタル層54は、例え
ば、チタン膜を例えば20nmの厚さに成膜し、さらに
窒化チタン膜50nmの厚さに成膜することにより形成
する。
【0027】上記チタン膜の成膜条件の一例としては、
プロセスガスにアルゴン(例えば供給流量を100sc
cmとする)を用い、マグネトロンスパッタ装置のDC
パワーを5kW、スパッタ雰囲気の圧力を0.4Pa、
基板温度を150℃に設定する。以下、sccmは標準
状態における体積流量(cm3 /分)を表す。
【0028】また上記窒化チタン膜の成膜条件の一例と
しては、プロセスガスにアルゴン(例えば供給流量を3
0sccmとする)と窒素(例えば供給流量を80sc
cmとする)とを用い、マグネトロンスパッタ装置のD
Cパワーを5kW、スパッタ雰囲気の圧力を0.4P
a、基板温度を150℃に設定する。
【0029】上記バリアメタル層54の成膜にひき続
き、高真空中におけるマグネトロンスパッタ法により、
密着層55となる銅を例えば20nmの厚さに堆積す
る。この密着層55の成膜条件の一例としては、プロセ
スガスにアルゴン(例えば供給流量を100sccmと
する)を用い、マグネトロンスパッタ装置のDCパワー
を5kW、スパッタ雰囲気の圧力を0.4Pa、基板温
度を20℃に設定する。
【0030】次いで前記図1によって説明した電解めっ
き装置1内に上記プロセス処理を行ったウエハ51を搬
送して、そのウエハ51に銅めっきを行う。なお、以下
の説明では前記図1で付与したのと同様の符号を付与し
て説明する。電解めっき装置1のめっき室11内には、
例えばアルゴンガスを10d3 /分の流量で供給してお
く。ここでは、非酸化性雰囲気を形成するのにアルゴン
ガスを用いたが、ヘリウム、ネオン等の希ガス、または
窒素ガス、または水素ガスであってもよい。このように
非酸化性雰囲気にさらされているめっき液31中でウエ
ハ51に銅めっきを行う。
【0031】上記銅の電解めっきの条件としては、めっ
き液31に硫酸銅(例えば供給流量が67g/dm3
と硫酸(例えば供給流量が170g/dm3 )と塩酸
(例えば供給流量が70ppm)とを用い、そのめっき
液に添加剤として界面活性剤を添加する。まためっき液
31の温度は20℃に設定し、電流を直流9A(8イン
チウエハの場合)に設定する。
【0032】電解めっきにおいては、微細部分(溝内部
や接続孔内部)にめっき液31が浸透するかどうかが溝
(接続孔)内部にボイドが残る重要なパラメータにな
る。本発明の電解めっき装置1を用いることにより、図
3の(3)に示すように、溝53にボイド56が残留し
た状態に銅膜57が形成されても、ボイド56が不活性
ガスで充填されている状態になる。
【0033】そのため、引き続き行う銅膜57の熱処理
工程で、図4の(1)に示すように、銅膜57を酸化す
ることなくボイドを消滅させ、溝53に銅膜57を埋め
込むことが可能になる。
【0034】次に通常の化学的機械研磨(以下CMPと
いう、CMPはChemical Mechanical Polishing の略)
法により、溝配線となる部分以外の銅膜57(密着層5
5を含む)、バリアメタル層54を研磨して、図4の
(2)に示すように、溝53の内部に配線58を形成す
る。このCMP条件の一例としては、不織布上にポリウ
レタン独立発泡体を積層した研磨パッド(例えば、IC
1000/SUBA−IV積層:商品名)を用い、研磨ス
ラリーにアルミナの研磨砥粒を含有し過酸化水素水を添
加したスラリーを用い、研磨圧力を100g/cm2
定盤の回転数を30rpm、研磨ヘッドの回転数を30
rpm、研磨スラリーの供給流量を100cm3 /分、
研磨温度を25℃〜30℃に設定した。
【0035】上記説明では、配線材料に銅を用いたが、
金、銀、アルミニウム、金合金、銀合金、銅合金または
アルミニウム合金を配線材料に用いることも可能であ
る。
【0036】上記電解めっきを前記図2によって説明し
たマルチチャンバ方式の電解めっき装置2を用いて行う
ことも可能である。すなわち、めっき室の雰囲気だけで
はなく、前処理室、搬送室、めっき室の雰囲気をすべて
非酸化性雰囲気とすることにより、前処理工程後のウエ
ハ表面の酸化を防止することができ、銅からなる密着層
と電解めっきで形成される銅膜との密着性を向上させる
ことが可能になる。
【0037】その場合、上記非酸化性ガスには例えばア
ルゴンガスを用い、その流量を10dm3 /分に設定し
た。この非酸化性ガスには、酸素を含まないガスとし
て、アルゴンの他の希ガス、窒素ガスまたは水素ガスを
用いることも可能である。
【0038】
【発明の効果】以上、説明したように本発明の電解めっ
き装置によれば、めっき槽が非酸化性雰囲気中に設置さ
れているので、被めっき体をめっき槽中のめっき液に浸
漬する際に、被めっき体の微細な部分、例えば溝、接続
孔等の凹部に気泡が入り込んで、その気泡がボイドとな
ってめっき層が成膜されても、気泡は非酸化性ガスから
なるため、そのボイド中を非酸化性ガスとすることがで
きる。よって、熱処理によりボイド中のガスがめっき層
中に取り込まれてもめっき層は酸化されないので、めっ
き層の抵抗上昇や信頼性の低下を防止することができ
る。
【0039】本発明の電解めっき装置によれば、被めっ
き体を非酸化性雰囲気からめっき液中に浸漬するので、
被めっき体をめっき液に浸漬する際に、被めっき体の微
細な部分、例えば溝、接続孔等の凹部に気泡が入り込ん
でも、その気泡は非酸化性ガスからなる。そのため、そ
の気泡がボイドとなってめっき層が成膜されても、その
ボイド中は非酸化性ガスとなる。よって、熱処理により
ボイド中のガスがめっき層中に取り込まれてもめっき層
は酸化されないので、めっき層の抵抗上昇や信頼性の低
下を防止することができる。
【図面の簡単な説明】
【図1】本発明の電解めっき装置に係わる第1の実施の
形態の概略構成図である。
【図2】本発明の電解めっき装置に係わる第2の実施の
形態の概略構成図である。
【図3】本発明の電解めっき方法に係わる実施の形態の
製造工程図である。
【図4】本発明の電解めっき方法に係わる実施の形態の
製造工程図(続き)である。
【図5】従来の銅電解めっきによる溝または接続孔への
埋め込みプロセスの工程図である。
【図6】電解めっきにより銅を成膜した際に生じたボイ
ドの断面模式図である。
【図7】現在使用されているウエハ用の電解めっき装置
の概略構成図である。
【図8】従来の電解めっき方法に係わる課題の説明図で
ある。
【符号の説明】
1…電解めっき装置、21…めっき槽

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 電解めっき法により金属の成膜を行う電
    解めっき装置において、 該電解めっき装置のめっき槽を非酸化性雰囲気内に設置
    したことを特徴とする電解めっき装置。
  2. 【請求項2】 請求項1記載の電解めっき装置におい
    て、 該電解めっき装置のめっき槽が設置される非酸化性雰囲
    気をめっき室に設けるとともに、 被めっき体の前処理を行うもので非酸化性雰囲気の前処
    理室と、 前記前処理室と前記めっき室とに接続するもので非酸化
    性雰囲気の搬送室とを備えたことを特徴とする電解めっ
    き装置。
  3. 【請求項3】 請求項1記載の電解めっき装置におい
    て、 前記非酸化性雰囲気は、希ガス雰囲気、窒素ガス雰囲気
    または水素ガス雰囲気であることを特徴とする電解めっ
    き装置。
  4. 【請求項4】 請求項2記載の電解めっき装置におい
    て、 前記非酸化性雰囲気は、希ガス雰囲気、窒素ガス雰囲気
    または水素ガス雰囲気であることを特徴とする電解めっ
    き装置。
  5. 【請求項5】 電解めっき法により金属の成膜を行う電
    解めっき方法において、 被めっき体を非酸化性雰囲気より電解めっきのめっき液
    中に浸漬することを特徴とする電解めっき方法。
  6. 【請求項6】 請求項5記載の電解めっき方法におい
    て、 前記非酸化性雰囲気は、希ガス雰囲気、窒素ガス雰囲気
    または水素ガス雰囲気であることを特徴とする電解めっ
    き方法。
JP10114494A 1998-04-24 1998-04-24 電解めっき装置および電解めっき方法 Pending JPH11307481A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10114494A JPH11307481A (ja) 1998-04-24 1998-04-24 電解めっき装置および電解めっき方法
US09/296,297 US6241869B1 (en) 1998-04-24 1999-04-22 Apparatus and method for electroplating
US09/867,626 US20010035346A1 (en) 1998-04-24 2001-05-31 Apparatus and method for electroplating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10114494A JPH11307481A (ja) 1998-04-24 1998-04-24 電解めっき装置および電解めっき方法

Publications (1)

Publication Number Publication Date
JPH11307481A true JPH11307481A (ja) 1999-11-05

Family

ID=14639173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10114494A Pending JPH11307481A (ja) 1998-04-24 1998-04-24 電解めっき装置および電解めっき方法

Country Status (2)

Country Link
US (2) US6241869B1 (ja)
JP (1) JPH11307481A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326227A (ja) * 2000-02-18 2001-11-22 Applied Materials Inc 銅の膜をアニールするための方法及び装置
US6716329B2 (en) 2000-05-02 2004-04-06 Tokyo Electron Limited Processing apparatus and processing system

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192494B2 (en) * 1999-03-05 2007-03-20 Applied Materials, Inc. Method and apparatus for annealing copper films
JP3285007B2 (ja) * 1999-05-07 2002-05-27 日本電気株式会社 めっき装置用検出器
US20060118425A1 (en) * 2000-04-19 2006-06-08 Basol Bulent M Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate
US6610600B2 (en) * 2002-01-29 2003-08-26 Tsung-Kuang Yeh Damascene copper electroplating process with low-pressure pre-processing
JP2003332274A (ja) * 2002-05-17 2003-11-21 Tokyo Seimitsu Co Ltd 化学的機械研磨方法及び化学的機械研磨装置
DE10228998B4 (de) * 2002-06-28 2004-05-13 Advanced Micro Devices, Inc., Sunnyvale Vorrichtung und Verfahren zum elektrochemischen Behandeln eines Substrats bei reduzierter Metallkorrosion
US8322299B2 (en) * 2006-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Cluster processing apparatus for metallization processing in semiconductor manufacturing
US9455139B2 (en) 2009-06-17 2016-09-27 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
US8962085B2 (en) 2009-06-17 2015-02-24 Novellus Systems, Inc. Wetting pretreatment for enhanced damascene metal filling
US9677188B2 (en) 2009-06-17 2017-06-13 Novellus Systems, Inc. Electrofill vacuum plating cell
US9138784B1 (en) 2009-12-18 2015-09-22 Novellus Systems, Inc. Deionized water conditioning system and methods
US9613833B2 (en) 2013-02-20 2017-04-04 Novellus Systems, Inc. Methods and apparatus for wetting pretreatment for through resist metal plating
US9435049B2 (en) 2013-11-20 2016-09-06 Lam Research Corporation Alkaline pretreatment for electroplating
US9481942B2 (en) 2015-02-03 2016-11-01 Lam Research Corporation Geometry and process optimization for ultra-high RPM plating
US9617648B2 (en) 2015-03-04 2017-04-11 Lam Research Corporation Pretreatment of nickel and cobalt liners for electrodeposition of copper into through silicon vias
CN110047735A (zh) * 2019-04-02 2019-07-23 深圳市华星光电技术有限公司 金属结构湿制程处理方法、tft制备方法、tft及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4520834A (en) * 1983-11-08 1985-06-04 Dicicco Paolo S Apparatus for processing articles in a series of process solution containers
JPH04131395A (ja) * 1990-09-21 1992-05-06 Toshiba Corp 半導体ウエハのメッキ方法及び装置
US5273642A (en) * 1992-04-21 1993-12-28 Itt Corporation Apparatus and method for electroplating wafers
US5404894A (en) * 1992-05-20 1995-04-11 Tokyo Electron Kabushiki Kaisha Conveyor apparatus
DE4400200C2 (de) * 1993-01-05 1997-09-04 Toshiba Kawasaki Kk Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
US6110011A (en) * 1997-11-10 2000-08-29 Applied Materials, Inc. Integrated electrodeposition and chemical-mechanical polishing tool

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326227A (ja) * 2000-02-18 2001-11-22 Applied Materials Inc 銅の膜をアニールするための方法及び装置
US6716329B2 (en) 2000-05-02 2004-04-06 Tokyo Electron Limited Processing apparatus and processing system

Also Published As

Publication number Publication date
US6241869B1 (en) 2001-06-05
US20010035346A1 (en) 2001-11-01

Similar Documents

Publication Publication Date Title
US7070687B2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
JPH11307481A (ja) 電解めっき装置および電解めっき方法
JP4644926B2 (ja) 半導体製造装置および半導体装置の製造方法
TW201636459A (zh) 形成鈷或鎳互連件的方法
JP3722813B2 (ja) 埋め込み配線構造の形成方法
JP2006525429A (ja) 湿式処理層の欠陥減少方法及びその装置
KR20010107786A (ko) 반도체 장치 제조 방법
US20050272258A1 (en) Method of manufacturing a semiconductor device and semiconductor device
US6689683B2 (en) Method of manufacturing a semiconductor device
JP3727277B2 (ja) 半導体装置の製造方法
JP2010171398A (ja) 半導体装置の製造方法
JP3636186B2 (ja) 半導体装置の製造方法
US7001641B2 (en) Seed layer treatment
JP4055334B2 (ja) 半導体装置の製造方法
JP3715975B2 (ja) 多層配線構造の製造方法
JPH11191556A (ja) 半導体装置の製造方法および銅または銅合金パターンの形成方法
JP2001284355A (ja) 半導体装置およびその製造方法
JP2000309896A (ja) 電解メッキ方法
JP2005072044A (ja) 配線形成装置
JP4757372B2 (ja) 埋込配線層の形成方法
JP3944437B2 (ja) 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線
CN112687610B (zh) 互连结构及其形成方法
JPH05206081A (ja) ドライエッチング方法
JPH11312655A (ja) Cu合金膜の形成方法および半導体装置の製造方法
JP2000306874A (ja) 研磨装置および研磨方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071225