JP4644926B2 - 半導体製造装置および半導体装置の製造方法 - Google Patents
半導体製造装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4644926B2 JP4644926B2 JP2000312834A JP2000312834A JP4644926B2 JP 4644926 B2 JP4644926 B2 JP 4644926B2 JP 2000312834 A JP2000312834 A JP 2000312834A JP 2000312834 A JP2000312834 A JP 2000312834A JP 4644926 B2 JP4644926 B2 JP 4644926B2
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- substrate
- holder
- electropolishing
- nozzle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 71
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 239000000758 substrate Substances 0.000 claims description 172
- 238000009713 electroplating Methods 0.000 claims description 118
- 239000007788 liquid Substances 0.000 claims description 72
- 238000007772 electroless plating Methods 0.000 claims description 48
- 238000000137 annealing Methods 0.000 claims description 43
- 238000004140 cleaning Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 17
- 238000005498 polishing Methods 0.000 description 41
- 238000000034 method Methods 0.000 description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 35
- 229910052802 copper Inorganic materials 0.000 description 35
- 239000010949 copper Substances 0.000 description 35
- 230000001590 oxidative effect Effects 0.000 description 34
- 230000004888 barrier function Effects 0.000 description 28
- 239000007789 gas Substances 0.000 description 16
- 239000011248 coating agent Substances 0.000 description 13
- 238000000576 coating method Methods 0.000 description 13
- FEBFYWHXKVOHDI-UHFFFAOYSA-N [Co].[P][W] Chemical compound [Co].[P][W] FEBFYWHXKVOHDI-UHFFFAOYSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 238000005406 washing Methods 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- -1 tungsten nitride Chemical class 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000007599 discharging Methods 0.000 description 6
- 239000007921 spray Substances 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- JPNWDVUTVSTKMV-UHFFFAOYSA-N cobalt tungsten Chemical compound [Co].[W] JPNWDVUTVSTKMV-UHFFFAOYSA-N 0.000 description 5
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 150000002940 palladium Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Sustainable Development (AREA)
- Life Sciences & Earth Sciences (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Electroplating Methods And Accessories (AREA)
- Weting (AREA)
- Chemically Coating (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体製造装置および半導体装置の製造方法に関し、詳しくは銅電解メッキ、電解研磨の２工程または銅電解メッキ、アニーリング、電解研磨、選択的ＣｏＷＰ無電解メッキの４工程を実施する半導体製造装置および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
銅配線は、アルミニウム配線より低抵抗，低容量、高信頼性を得ることができるので、配線の寄生抵抗、寄生容量による回路遅延が支配的になる微細素子において重要性を増してきている。銅配線を形成する最も一般的な方法として、ダマシン工程が広く受け入れられている。そのダマシン工程のなかでも製造コストの点からデュアルダマシンプロセスが受け入れられている。このデュアルダマシン工程の採用によって、銅配線プロセスは従来のアルミニウム配線工程より低コスト化されることが期待されていた。
【０００３】
銅配線を形成するデュアルダマシンプロセスでは、溝および接続孔にバリア層を形成した後、スパッタリングにより銅シード層を形成する工程、電解メッキにより溝および接続孔内に銅を埋め込む工程、アニーリングによる銅の結晶成長工程、化学的機械研磨（以下ＣＭＰという、ＣＭＰはChemical Mechanical Polishing ）により余剰な銅を除去する工程、ＣＭＰにより余剰なバリア層を除去する工程、化学的気相成長（以下ＣＶＤという、ＣＶＤは Chemical Vapor Deposition の略）装置により溝内に埋め込まれた銅表面に酸化防止層を形成する工程等を、それぞれ、単独の装置、例えば電解メッキ装置、ＣＭＰ装置、ＣＶＤ装置等を用いて行っていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、銅配線の形成プロセスでは、銅シード層の形成工程、銅メッキ工程、アニーリング工程、二つのＣＭＰ工程といった複数のステップを、個々の製造装置によって実施していた。そのため、ＴＡＴ（ターンアラウンドタイム）も長いという問題があった。
【０００５】
また、ＣＭＰにより銅とバリア層とを研磨するには、銅およびバリア層に対して別個のスラリーと別個のパッドとを用意する必要があり、そのため複雑な工程となっていた。そのため、従来のアルミニウム配線よりコスト高となっている点が問題の一つでもあった。とりわけ、ＣＭＰ工程は、研磨スラリー、研磨パッドなどの消耗材のコストが大きな問題となっていた。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体製造装置および半導体装置の製造方法である。
【０００７】
本発明の第１の半導体製造装置は、基板が電解メッキされる電解メッキ装置が構成される電解メッキチャンバと、基板が電解研磨される電解研磨装置が構成される電解研磨チャンバと、前記電解メッキチャンバに対する基板の搬入搬出および前記電解研磨チャンバに対する基板の搬入搬出を行う搬送装置を設置したもので、前記電解メッキチャンバと前記電解研磨チャンバのそれぞれにゲートバルブを介して接続された搬送チャンバとを備えたものであり、前記電解メッキチャンバと前記電解研磨チャンバとの間においての基板の搬送が、前記搬送チャンバを介して当該基板を大気に開放することなく行われる。
【０００８】
上記第１の半導体製造装置では、電解メッキ装置が構成される電解メッキチャンバと電解研磨装置が構成される電解研磨チャンバとを備え、上記各チャンバが搬送装置を備えた搬送チャンバに接続されていることから、一つの製造装置で連続して、電解メッキと電解研磨とが行われる。しかも、基板を大気に開放することなく、基板の搬送は搬送チャンバを介するだけで連続的に行うことができるので、ＴＡＴの大幅な短縮化が図れる。また、除去工程をＣＭＰではなく電解研磨で行うようになっているため、ＣＭＰのような消耗材に高いコストがかからない。
【０００９】
本発明の第２の半導体製造装置は、基板が電解メッキされる電解メッキ装置が構成される電解メッキチャンバと、基板が電解研磨される電解研磨装置が構成される電解研磨チャンバと、前記基板が無電解メッキされる無電解メッキチャンバと、前記基板がアニーリングされるアニーリング装置が構成されるアニーリングチャンバと、前記電解メッキチャンバに対する基板の搬入搬出、前記電解研磨チャンバに対する基板の搬入搬出、前記無電解メッキチャンバに対する基板の搬入搬出、および前記アニーリングチャンバに対する基板の搬入搬出を行う搬送装置を設置したもので、前記電解メッキチャンバと前記電解研磨チャンバと前記無電解メッキチャンバと前記アニーリングチャンバとのそれぞれにゲートバルブを介して接続された搬送チャンバとを備えたものであり、前記電解メッキチャンバ、前記電解研磨チャンバ、前記無電解メッキチャンバ、および前記アニーリングチャンバの間においての基板の搬送が、前記搬送チャンバを介して当該基板を大気に開放することなく行われる。
【００１０】
上記第２の半導体製造装置では、電解メッキ装置が構成される電解研磨装置が構成される電解メッキチャンバと電解研磨チャンバと無電解メッキチャンバとアニーリングチャンバとを備え、上記各チャンバが搬送装置を備えた搬送チャンバに接続されていることから、一つの製造装置で連続して、電解メッキと電解研磨と無電解メッキとアニーリングとが行われる。しかも、基板を大気に開放することなく、基板の搬送は搬送チャンバを介するだけで各チャンバに対して連続的に行うことができるので、ＴＡＴの大幅な短縮化が図れる。また、除去工程をＣＭＰではなく電解研磨で行うようになっているため、ＣＭＰのような消耗材に高いコストがかからない。
【００１１】
本発明の第１の半導体装置の製造方法は、電解メッキチャンバ内において電解メッキ法によって基板に電解メッキ膜を形成する工程と、前記基板を酸化性雰囲気にさらすことなく前記電解メッキチャンバから搬送チャンバを介して電解研磨チャンバ内に当該基板を搬送し、当該電解研磨チャンバ内において電解研磨法によって前記基板に形成した前記電解メッキ膜の少なくとも一部を電解研磨する工程とを行う。
【００１２】
上記第１の半導体装置の製造方法では、電解メッキと電解研磨とを連続的に行うことから、従来のように各処理を単独で行う装置間を巡って処理を行っていた製造方法と比較して、ＴＡＴの大幅な短縮化が図れる。
【００１３】
本発明の第２の半導体装置の製造方法は、上記第１の半導体装置の製造方法における前記電解メッキ膜を形成する工程を行った後、酸化性雰囲気にさらすことなく前記電解メッキチャンバから前記搬送チャンバを介してアニーリングチャンバ内に前記基板を搬送し、当該アニーリングチャンバ内において前記基板をアニーリングする工程を行い、次に酸化性雰囲気にさらすことなく前記アニーリングチャンバから前記搬送チャンバを介して前記電解研磨チャンバ内に前記基板を搬送し、前記電解研磨を行う。さらにこの電解研磨を行った後、酸化性雰囲気にさらすことなく前記電解研磨チャンバから前記搬送チャンバを介して無電解メッキチャンバ内に前記基板を搬送し、当該無電解メッキチャンバ内において無電解メッキ法によって前記基板に無電解メッキ膜を形成する工程を行う。
【００１４】
上記第２の半導体装置の製造方法では、基板を酸化性の雰囲気にさらすことなく、電解メッキ、電解研磨、無電解メッキを連続して行うことができ、またアニーリングも電解メッキ、電解研磨もしくは無電解メッキに連続して行うことが可能になるので、従来のように各処理を単独で行う装置間を巡って処理を行っていた製造方法と比較して、ＴＡＴの大幅な短縮化が図れる。
【００１５】
【発明の実施の形態】
本発明の第１の半導体製造装置に係る実施の形態を、図１〜図３の概略構成図によって説明する。
【００１６】
図１に示すように、第１の半導体製造装置１は、基板が電解メッキされる電解メッキ装置が構成される電解メッキチャンバ１１と、基板が電解研磨される電解研磨装置が構成される電解研磨チャンバ２１と、上記電解メッキチャンバ１１と上記電解研磨チャンバ２１とを接続した搬送チャンバ８１とからなる。
【００１７】
図２に示すように、上記電解メッキチャンバ１１は、その内部に基板９１を保持するとともに矢印方向Ａに昇降自在となっているホルダ１２が設置されている。上記電解メッキチャンバ内で上記ホルダ１２に対向する位置には、ホルダ１２が上昇した際に、ホルダ１２に保持された基板９１とともに閉空間を形成してその閉空間に電解メッキ液（図示せず）を充填することが可能なカップ１３が設けられている。この状態を２点鎖線で示す。このカップ１３には電解メッキ液を供給する電解メッキ液供給部（図示せず）が接続されている。
【００１８】
また、ホルダ１２に保持された基板９１表面に処理液を供給するノズル１４が設置されている。このノズル１４は、例えばスプレーノズルであってもよく、シャワーノズルであってもよく、またはその他の構成のノズルであってもよい。このノズル１４からは処理液として例えば洗浄液５１（破線で示す）が基板９１に供給されるようになっている。
【００１９】
上記電解メッキチャンバ１１の側部には基板９１を搬入搬出するための出入り口１６が設けられている。この出入り口１６は、例えばゲートバルブ（図示せず）が設置され搬送チャンバ８１に接続されている。さらに電解メッキチャンバ１１の底部には使用済みの電解メッキ液や洗浄液を排出するドレイン１７設けられている。また、電解メッキチャンバ１１には、チャンバ内を非酸化性雰囲気とする非酸化性ガス供給部１８が接続されていていて、さらに非酸化性ガスを排気する排気部１９が接続されている。なお、上記構成ではホルダ１２を昇降自在としたが、ホルダ１２を固定して、カップ１３を昇降自在としてもよい。
【００２０】
図３に示すように、上記電解研磨チャンバ２１は、その内部に基板９１を保持するとともに矢印方向Ａに昇降自在となっているホルダ２２が設置されている。上記電解研磨チャンバ２１内で上記ホルダ２２に対向する位置には、ホルダ２２が上昇した際に、ホルダ２２に保持された基板９１とともに閉空間を形成してその閉空間に電解研磨液（図示せず）を充填することが可能なカップ２３が設けられている。この状態を２点鎖線で示す。このカップ２３には電解研磨液を供給する電解研磨液供給部（図示せず）が接続されている。
【００２１】
また、ホルダ２２に保持された基板９１表面に処理液を供給する第１、第２のノズル２４、２５が設置されている。第１、第２のノズル２４、２５は、例えばスプレーノズルであってもよく、シャワーノズルであってもよく、またはその他の構成のノズルであってもよい。第１のノズル２４からは処理液として例えば洗浄液５１が基板９１に供給されるようになっている。また第２のノズル２５からは処理液として例えばエッチング液５２が基板９１に供給されるようになっている。
【００２２】
上記電解研磨チャンバ２１の側部には基板９１を搬入搬出するための出入り口２６が設けられている。この出入り口２６は、例えばゲートバルブ（図示せず）が設置され搬送チャンバ８１に接続されている。さらに電解研磨チャンバ２１の底部には使用済みの電解研磨液やエッチング液、洗浄液等を排出するドレイン２７設けられている。また、電解研磨チャンバ２１には、チャンバ内を非酸化性雰囲気とする非酸化性ガス供給部２８が接続されていていて、さらに非酸化性ガスを排気する排気部２９が接続されている。なお、上記構成ではホルダ２２を昇降自在としたが、ホルダ２２を固定して、カップ２３を昇降自在としてもよい。
【００２３】
前記図１に示すように、上記搬送チャンバ８１は、上記電解メッキチャンバ１１に対する基板の搬入搬出および上記電解研磨チャンバ２１に対する基板の搬入搬出を行う搬送装置８３が設置されたもので、電解メッキチャンバ１１と電解研磨チャンバ２１とのそれぞれに、例えば基板９１を搬入搬出する出入り口にゲートバルブを介して接続されている。
【００２４】
上記第１の半導体製造装置１では、電解メッキ装置が構成される電解メッキチャンバ１１と電解研磨装置が構成される電解研磨チャンバ２１とを備え、上記各チャンバが搬送装置８３を備えた搬送チャンバ８１に接続されていることから、複数の機能を持つ一つの製造装置で電解メッキと電解研磨とが連続して行われる。しかも、基板を大気に開放することなく、基板の搬送は搬送チャンバ８１を介するだけで連続的に行うことができるので、ＴＡＴの大幅な短縮化が図れる。また、除去工程をＣＭＰではなく電解研磨で行うようになっているため、ＣＭＰのような消耗材に高いコストがかからない。
【００２５】
本発明の第２の半導体製造装置に係る実施の形態を、図４の概略構成図、前記図２、図３、および図５、図６の概略構成図によって説明する。なお、前記図１〜図３によって説明したのと同様の構成部品には同一符号を付与する。
【００２６】
図４に示すように、第２の半導体製造装置２は、基板が電解メッキされる電解メッキ装置が構成される電解メッキチャンバ１１、基板が電解研磨される電解研磨装置が構成される電解研磨チャンバ２１、基板が無電解メッキされる無電解メッキ装置が構成される無電解メッキチャンバ３１、基板がアニーリングされるアニーリング装置が構成されるアニーリングチャンバ４１および上記電解メッキチャンバ１１と上記電解研磨チャンバ２１と無電解メッキチャンバ３１とアニーリングチャンバ４１とを接続した搬送チャンバ８１とからなる。さらに上記搬送チャンバ８１には、メッキシード層を補強・形成するための電解メッキチャンバ６１、基板に処理液を供給する液処理チャンバ７１が接続されている。
【００２７】
上記電解メッキチャンバ１１は、前記図２によって説明したのと同様の構成を有している。すなわち、前記図２に示すように、上記電解メッキチャンバ１１は、その内部に基板９１を保持するとともに矢印方向Ａに昇降自在となっているホルダ１２が設置されている。上記電解メッキチャンバ内で上記ホルダ１２に対向する位置には、ホルダ１２が上昇した際に、ホルダ１２に保持された基板９１とともに閉空間を形成してその閉空間に電解メッキ液（図示せず）を充填することが可能なカップ１３が設けられている。この状態を２点鎖線で示す。このカップ１３には電解メッキ液を供給する電解メッキ液供給部（図示せず）が接続されている。さらに図示はしないが、カップ１３には電解メッキに必要な電力を供給する電源が接続されている。
【００２８】
また、ホルダ１２に保持された基板９１表面に処理液を供給するノズル１４が設置されている。このノズル１４は、例えばスプレーノズルであってもよく、シャワーノズルであってもよく、またはその他の構成のノズルであってもよい。このノズル１４からは処理液として例えば洗浄液５１が基板９１に供給されるようになっている。
【００２９】
上記電解メッキチャンバ１１の側部には基板９１を搬入搬出するための出入り口１６が設けられている。この出入り口１６は、例えばゲートバルブ（図示せず）が設置され搬送チャンバ８１に接続されている。さらに電解メッキチャンバ１１の底部には使用済みの電解メッキ液や洗浄液を排出するドレイン１７設けられている。また、電解メッキチャンバ１１には、チャンバ内を非酸化性雰囲気とする非酸化性ガス供給部１８が接続されていていて、さらに非酸化性ガスを排気する排気部１９が接続されている。なお、上記構成ではホルダ１２を昇降自在としたが、ホルダ１２を固定して、カップ１３を昇降自在としてもよい。
【００３０】
上記電解研磨チャンバ２１は、前記図３によって説明したのと同様の構成を有している。すなわち、前記図３に示すように、上記電解研磨チャンバ２１は、その内部に基板９１を保持するとともに矢印方向Ａに昇降自在となっているホルダ２２が設置されている。上記電解研磨チャンバ２１内で上記ホルダ２２に対向する位置には、ホルダ２２が上昇した際に、ホルダ２２に保持された基板９１とともに閉空間を形成してその閉空間に電解研磨液（図示せず）を充填することが可能なカップ２３が設けられている。この状態を２点鎖線で示す。このカップ２３には電解研磨液を供給する電解研磨液供給部（図示せず）が接続されている。さらに図示はしないが、カップ２３には電解研磨に必要な電力を供給する電源が接続されている。
【００３１】
また、ホルダ２２に保持された基板９１表面に処理液を供給する第１、第２のノズル２４、２５が設置されている。第１、第２のノズル２４、２５は、例えばスプレーノズルであってもよく、シャワーノズルであってもよく、またはその他の構成のノズルであってもよい。第１のノズル２４からは処理液として例えば洗浄液５１が基板９１に供給されるようになっている。また第２のノズル２５からは処理液として例えばエッチング液５２が基板９１に供給されるようになっている。
【００３２】
さらに電解研磨チャンバ２１の側部には基板９１を搬入搬出するための出入り口２６が設けられている。この出入り口２６は、例えばゲートバルブ（図示せず）が設置され搬送チャンバ８１に接続されている。さらに電解研磨チャンバ２１の底部には使用済みの電解研磨液やエッチング液、洗浄液等を排出するドレイン２７設けられている。また、電解研磨チャンバ２１には、チャンバ内を非酸化性雰囲気とする非酸化性ガス供給部２８が接続されていていて、さらに非酸化性ガスを排気する排気部２９が接続されている。なお、上記構成ではホルダ２２を昇降自在としたが、ホルダ２２を固定して、カップ２３を昇降自在としてもよい。
【００３３】
図５に示すように、上記無電解メッキチャンバ３１は、その内部に基板９１を保持するとともに矢印方向に昇降自在となっているホルダ３２が設置されている。上記無電解メッキチャンバ３１内で上記ホルダ３２に対向する位置には、ホルダ３２が上昇した際に、ホルダ３２に保持された基板９１とともに閉空間を形成してその閉空間に電解研磨液（図示せず）を充填することが可能なカップ３３が設けられている。この状態を２点鎖線で示す。このカップ３３には無電解メッキ液を供給する無電解メッキ供給部（図示せず）が接続されている。
【００３４】
また、ホルダ３２に保持された基板９１表面に処理液を供給するノズル３４が設置されている。ノズル３４は、例えばスプレーノズルであってもよく、シャワーノズルであってもよく、またはその他の構成のノズルであってもよい。ノズル３４からは処理液として例えば洗浄液５１が基板９１に供給されるようになっている。
【００３５】
さらに無電解メッキチャンバ３１の側部には基板９１を搬入搬出するための出入り口３６が設けられている。この出入り口３６は、例えばゲートバルブ（図示せず）が設置され搬送チャンバ８１に接続されている。さらに無電解メッキチャンバ３１の底部には使用済みの無電解メッキ液、洗浄液等を排出するドレイン３７設けられている。また、無電解メッキチャンバ３１には、チャンバ内を非酸化性雰囲気とする非酸化性ガス供給部３８が接続されていていて、さらに非酸化性ガスを排気する排気部３９が接続されている。なお、上記構成ではホルダ３２を昇降自在としたが、ホルダ３２を固定して、カップ３３を昇降自在としてもよい。
【００３６】
図６に示すように、アニーリング装置が構成されるアニーリングチャンバ４１は、その内部に基板９１を保持するホルダ４２が設置されている。例えば、上記アニーリングチャンバ４１内で上記ホルダ４２に対向する位置には、基板９１を加熱する加熱源４３が設けられている。なお上記加熱源４３の他に上記ホルダ４２内にも加熱源を設けてもよい。このアニーリング装置をファーネス装置とする場合には、例えば加熱源４３を電熱線で構成する。また、アニーリング装置をＲＴＡ（Rapid Thermal Annealing ）装置とする場合には、例えば加熱源４３を加熱ランプで構成する。また、アニーリングチャンバ４１には、アニーリング雰囲気を形成するためのガス供給部４８とガス排気部４９が接続されている。さらにアニーリングチャンバ４１の側部には基板９１を搬入搬出するための出入り口４６が設けられている。この出入り口４６は、例えばゲートバルブ（図示せず）が設置され搬送チャンバ８１に接続されている。
【００３７】
上記メッキシード層を補強・形成するための電解メッキチャンバ６１の構成は上記図２で説明したものと同様の構成とする。
【００３８】
また、基板に処理液を供給する液処理チャンバ７１は、内部に基板を保持するホルダと、そのホルダ上に保持される基板に処理液を供給する複数もしくは単数のノズルが設置されている。上記ノズル形状は、管状のノズル、スプレーノズル、シャワーノズルのいずれであってもよい。ノズルの配置位置は、基板全面に処理液が供給できる位置に配置されているならば、ホルダに保持された基板中央上方であっても、または斜め上方であってもよい。また液処理チャンバ７１の底部には処理液を排出するドレイン（図示せず）が接続されている。上記処理液としては、基板を洗浄するための洗浄液、例えば純水を用いる。また、エッチング液を供給するようにしておいてもよい。さらに液処理チャンバ７１の側部には基板９１を搬入搬出するための出入り口が設けられている。この出入り口は、例えばゲートバルブ（図示せず）が設置され搬送チャンバ８１に接続されている。
【００３９】
前記図４に示すように、上記搬送チャンバ８１は、上記電解メッキチャンバ１１に対する基板の搬入搬出、上記電解研磨チャンバ２１に対する基板の搬入搬出、上記無電解メッキチャンバ３１に対する基板の搬入搬出、上記アニーリングチャンバ４１に対する基板の搬入搬出、上記電解メッキチャンバ６１に対する基板の搬入搬出、および上記液処理チャンバ７１に対する基板の搬入搬出を行う搬送装置８３が設置されたもので、電解メッキチャンバ１１と電解研磨チャンバ２１と無電解メッキチャンバ３１とアニーリングチャンバ４１と電解メッキチャンバ６１と上記液処理チャンバ７１とのそれぞれに、例えば基板９１を搬入搬出する出入り口にゲートバルブを介して接続されている。
【００４０】
上記第２の半導体製造装置２では、電解メッキ装置が構成される電解メッキチャンバ１１と電解研磨装置が構成される電解研磨チャンバ２１と無電解メッキ装置が構成される無電解メッキチャンバ３１とアニーリング装置が構成されるアニーリングチャンバ４１とを備え、上記各チャンバが搬送装置８３を備えた搬送チャンバ８１に接続されていることから、複数の機能を持つ一つの製造装置で、電解メッキと電解研磨と無電解メッキとアニーリングとが連続して行われる。しかも、基板を大気に開放することなく、基板の搬送は搬送チャンバを介するだけで各チャンバに対して連続的に行うことができるので、ＴＡＴの大幅な短縮化が図れる。また、除去工程をＣＭＰではなく電解研磨で行うようになっているため、ＣＭＰのような消耗材に高いコストがかからない。
【００４１】
上記各半導体製造装置の搬送チャンバ８１には、処理前の基板と処理後の基板とをそれぞれに収納する基板収納室（図示せず）が例えばゲートバルブを介して接続されていてもよい。
【００４２】
また、上記電解メッキチャンバ１１，６１、電解研磨チャンバ２１、無電解メッキチャンバ３１、液処理チャンバ７１等に設置されている各ホルダは基板９１をスピン乾燥させるように、高速回転可能な構成としてもよい。すなわち、上記ホルダは、通常に知られている枚葉式のスピン乾燥装置と同様のホルダ構成としてもよい。
【００４３】
次に、本発明の第１の半導体装置の製造方法に係る実施の形態の一例として、前記図１〜図３によって説明した第１の半導体製造装置を用いた場合を以下に説明する。
【００４４】
まず、搬送装置８３を用いて基板９１を搬送チャンバ８１内から電解メッキチャンバ１１のホルダ１２上に搬送し載置する。その際、チャンバ内を非酸化性雰囲気とすることが望ましい。
【００４５】
その後、電解メッキチャンバ１１のホルダ１２を上昇させ、ホルダ１２に保持された基板９１とカップ１３とによってカップ１３内に閉空間を形成し、その閉空間に電解メッキ液（図示せず）を充填することによって基板に電解メッキを施す。電解メッキが終了した後、カップ１３内の電解メッキ液を排出し、ホルダ１２を降下させ、元の位置に戻す。そして、ノズル１４より洗浄液を基板９１に供給して、基板洗浄を行う。ホルダ１２が回転可能な構成のものであれば、その後、ホルダ１２を回転させてスピン乾燥させてもよい。
【００４６】
次いで、搬送装置８３によって、ホルダ１２上の基板９１を搬送チャンバ８１に搬送し、さらに電解研磨チャンバ２１のホルダ２２上にその基板９１を搬送して載置させる。このように、基板９１は、閉空間となっている電解メッキチャンバ１１から搬送チャンバ８１を通って電解研磨チャンバ２１に搬送されるので、酸化性雰囲気にさらすことなく電解研磨チャンバ２１内に搬送される。その際、チャンバ内を非酸化性雰囲気とすることが望ましい。
【００４７】
その後、電解研磨チャンバ２１のホルダ２２を上昇させ、ホルダ２２に保持された基板９１とカップ２３とによってカップ２３内に閉空間を形成し、その閉空間に電解研磨液（図示せず）を充填することによって基板を電解研磨する。この電解研磨量は目的に応じて適宜選択される。電解研磨が終了した後、カップ２３内の電解メッキ液を排出し、ホルダ２２を降下させ、元の位置に戻す。そして、第１のノズル２４より洗浄液を基板９１に供給して基板洗浄を行う。なお、エッチングが必要な場合には、第２のノズル２５よりエッチング液を基板９１に供給して基板エッチングを行う。その後再び第１のノズル２４より洗浄液を基板９１に供給して基板洗浄を行う。ホルダ２２が回転可能な構成のものであれば、その後、ホルダ２２を回転させてスピン乾燥させてもよい。
【００４８】
上記第１の半導体装置の製造方法では、電解メッキと電解研磨とを連続的に行うことから、従来のように各処理を単独で行う装置間を巡って処理を行っていた製造方法と比較して、ＴＡＴの大幅な短縮化が図れる。
【００４９】
次に、本発明の第２の半導体装置の製造方法に係る実施の形態の一例として、前記図４によって説明した第２の半導体製造装置を用いた場合を、図７の製造工程図によって、以下に説明する。図７ではプロセスを示し、そのプロセスを行う装置は、図２〜図６を参照されたい。
【００５０】
この製造方法では、前記図４によって説明した第２の半導体製造装置のようないわゆるクラスタツールにより、プロセスを連続的に処理する。
【００５１】
図７の（１）に示すように、基板（例えば半導体基板）９１（図示せず）上に形成された第１の絶縁膜１１１に例えば溝配線構造の第１の配線１１２がバリア層１１２ｂを介して形成されている。上記第１の絶縁膜１１１上には第１の配線１１２を被覆する拡散防止層１１３が形成され、その上に第２の絶縁膜１１４が形成されている。上記拡散防止層１１３は接続孔形成時のエッチングストッパとしての機能を有していてもよい。さらに第２の絶縁膜１１４上には第３の絶縁膜１１５が形成されている。第３の絶縁膜１１５には凹部１１６（以下溝１１６として説明する）が形成され、その溝１１６の底部より第２の絶縁膜１１４を貫通して第１の配線１１２に達する接続孔１１７が形成されている。
【００５２】
上記構成の配線溝１１６および接続孔１１７の内面にはバリア層１２１が形成されている。このバリア層１２１は、例えば窒化タングステンで形成されている。さらにバリア層１２１表面には例えばスパッタリング等の成膜技術を用いて銅シード層１２２が形成されている。次いで電解メッキチャンバ６１により、高アスペクト比の溝側壁、接続孔側壁での銅シード層の膜厚不足を補填するためにシード層補強電解メッキを行う。その際、チャンバ内を非酸化性雰囲気とすることが望ましい。図面ではシード層補強電界メッキを行った銅シード層１２２を示した。その後、電解メッキチャンバ６１内で基板を洗浄する。この洗浄は、例えば水洗によって行う。もしくは、搬送装置(例えば搬送ロボット)８３を用いて、基板９１を液処理チャンバ７１に搬送して、この液処理チャンバ７１で水洗を行う。以降、基板９１の搬送は上記搬送装置８３により行う。
【００５３】
次に、図７の（２）に示すように、搬送装置８３によって電解メッキチャンバ１１のホルダ１２上に基板９１（図示せず）を搬送する。その際、チャンバ内を非酸化性雰囲気とすることが望ましい。この電解メッキチャンバ１１で銅電解メッキを行うことにより、溝１１６および接続孔１１７を銅からなる導電層１２３で埋め込む。その際、第３の絶縁膜１１５上のバリア層１２１上にも銅からなる導電層１２３が堆積される。なお、図面では銅シード層１２２も導電層１２３に含めて描いている。この電解メッキ工程のシーケンスでは、メッキ後の導電層１２３表面が平坦化されるようにメッキ条件を選択して、表面が平坦な銅メッキ層を形成する。その後、電解メッキチャンバ１１内で基板９１を洗浄する。この洗浄は、例えば水洗によって行う。
【００５４】
次に、図７の（３）に示すように、搬送装置８３によってアニーリングチャンバ４１のホルダ４２上に基板９１を搬送する。その際、チャンバ内を非酸化性雰囲気とすることが望ましい。このアニーリングチャンバ４１で上記処理を行った基板９１をアニーリングする。このアニーリングによって、電解メッキ後の微細な結晶粒を有する導電層１２３の銅結晶粒の成長を促す。
【００５５】
次に、図７の（４）に示すように、搬送装置８３によって電解研磨チャンバ２１のホルダ２２上に基板９１を搬送する。その際、チャンバ内を非酸化性雰囲気とすることが望ましい。この電解研磨チャンバ２１で電解研磨を実施して絶縁膜（第３の絶縁膜１１５）表面の導電層１２３を除去し、溝１１６および接続孔１１７の内部のみに導電層１２３を残す。
【００５６】
続いて、電解研磨チャンバ２１内で、図７の（５）に示すように、窒化タングステンからなるバリア層１２１を過酸化水素水によるウエットエッチングにより除去する。すなわち、基板表面に過酸化水素水溶液をスプレーし、平坦面上の不用な窒化タングステンからなるバリア層１２１を溶解して除去する。窒化タングステンのエッチングは等方的に進行するので、第３の絶縁膜１１５表面の窒化タングステンを完全に除去するには、ある程度のオーバエッチングが必要になる。その結果、溝１１６の側壁にサイドエッチングが生じ、バリア層１２１の上端１２１ｔが導電層１２３の表面１２３ｓよりも低く形成される。その後、電解研磨チャンバ２１内で基板９１を洗浄する。この洗浄は、例えば水洗によって行う。
【００５７】
次に、図７の（６）に示すように、搬送装置８３によって無電解メッキチャンバ３１のホルダ３２上に基板９１を搬送する。その際、チャンバ内を非酸化性雰囲気とすることが望ましい。この無電解メッキチャンバ３１で上記処理を行った基板９１を無電解メッキによって、露出している導電層１２３表面にコバルトタングステンリン（ＣｏＷＰ）被膜１２４を選択的に形成する。この成膜の選択性は、ＣｏＷＰ無電解メッキを実施する前に、銅との置換無電解メッキによって、導電層１２３表面をパラジウムにより被覆しておく。このパラジウム被覆によって、ＣｏＷＰの成膜はパラジウムを触媒としてパラジウム上のみに発生することに起因している。一旦、パラジウムの表面がＣｏＷＰにより被覆された後は、ＣｏＷＰ自体を触媒とした自己触媒メッキにより、選択性を保ったままＣｏＷＰのメッキ成長が進行する。上記窒化タングステンからなるバリア層１２１のエッチングで発生したサイドエッチングによる導電層１２３表面の露出は、このコバルトタングステンリン被膜１２４によって被覆される。その後、無電解メッキチャンバ３１内で基板９１を洗浄する。この洗浄は、例えば水洗によって行う。
【００５８】
上記実施の形態で説明した非酸化性雰囲気は、各酸化性ガス供給部よりアルゴン等の希ガスもしくは窒素をチャンバ内に導入するとともに排気部より一部の非酸化性ガスを排気して、チャンバ内を所定圧力の非酸化性ガス雰囲気にすることにより形成される。
【００５９】
上記実施の形態で説明した材料のうち、バリア層１２１は窒化タングステンに限られるものではなく、同様の機能を有する材料、例えば、窒化タンタル等と置き換えることも可能である。また上記説明では、溝１１６に埋め込まれた銅からなる導電層１２３にコバルトタングステンリン被膜１２４を形成する技術を説明したが、例えば接続孔内に銅もしくは銅合金からなるプラグを形成し、そのプラグの上面側をコバルトタングステンリン被膜で被覆するような技術にも適用することができる。
【００６０】
上記製造方法において、基板洗浄後はホルダを高速回転させることにより、基板をスピン乾燥させてもよい。
【００６１】
上記第２の半導体装置の製造方法では、基板９１を酸化性の雰囲気にさらすことなく、電解メッキ、電解研磨、無電解メッキを連続して行うことができ、またアニーリングも電解メッキ、電解研磨もしくは無電解メッキに連続して行うことが可能になるので、従来のように各処理を単独で行う装置間を巡って処理を行っていた製造方法と比較して、ＴＡＴの大幅な短縮化が図れる。
【００６２】
また、上記半導体装置の製造方法では、凹部（溝）１１６内に残すバリア層１２１上端部が導電層１２３側面と溝１１６側壁との間になるように第３の絶縁膜１１５表面のバリア層１２１を除去し、その後導電層１２３側部でバリア層１２１に接続するとともに溝１１６の開口側における導電層１２３を選択的に被覆するコバルトタングステンリン被膜１２４を形成することから、コバルトタングステンリン被膜１２４は導電層１２３側部でバリア層１２１に接続するとともに溝１１６の開口側における導電層１２３を選択的に被覆するように形成される。また、コバルトタングステンリン被膜１２４は、銅との界面で銅の優先的拡散経路となりにくいため、導電層１２３で構成される配線は高いエレクトロマイグレーション耐性（信頼性）が得られる。
【００６３】
また、過酸化水素水を用いたウエットエッチングによって、第３の絶縁膜１１５上のバリア層１２１を除去している。その際、第３の絶縁膜１１５表面のバリア層１２１を完全に除去するため、オーバエッチングを行うのが通例である。その結果、溝１１６内に残すバリア層１２１上端部は、導電層１２３側面と溝１１６側壁との間になる。そして溝１１６側壁に形成されているバリア層１２１は、その上端が導電層１２３表面よりも溝１１６の底部側になるように除去される。それによって、コバルトタングステンリン被膜１２４を形成した場合に、導電層１２３側部でバリア層１２１に接続するように形成される。
【００６４】
このように、コバルトタングステンリン被膜１２４が導電層１２３側部でバリア層１２１と接続することから、導電層１２３はバリア層１２１とコバルトタングステンリン被膜１２４とによって包含された状態になる。しかも、その接続部分が導電層１２３の側部に位置することより、コバルトタングステンリン被膜１２４は導電層１２３上面および側面の上部側で導電層１２３に密着することになり、コバルトタングステンリン被膜１２４は剥がれにくくなる。その結果、コバルトタングステンリン被膜１２４とバリア層１２１との接続力も強固になるので、コバルトタングステンリン被膜１２４とバリア層１２１とによって、導電層１２３の銅の拡散が防止される。また、導電層１２３への酸素の拡散も防止されるので導電層の酸化が防止される。
【００６５】
また、コバルトタングステンリン被膜１２４を用いたことにより、表面が化学的に不安定な銅であっても、銅とコバルトタングステンリンとの界面が、銅の拡散経路にならないため、高いエレクトロマイグレーション耐性（信頼性）が得られる。
【００６６】
また酸化し易い銅表面をコバルトタングステンリン被膜１２４で被覆するため、配線システム全体の寄生容量を増大させることがない。
【００６７】
また、コバルトタングステンリン被膜１２４が酸化防止膜として機能するため、窒化シリコン膜を成膜する必要が無く、直接低誘電率絶縁膜を成膜することができるため、配線システム全体の配線寄生抵抗を大幅に低減できる。
【００６８】
【発明の効果】
以上、説明したように本発明の第１の半導体製造装置によれば、電解メッキチャンバと電解研磨チャンバとを備え、上記各チャンバが搬送装置を備えた搬送チャンバに接続されているので、一つの製造装置で連続して、電解メッキと電解研磨とを行うことができる。しかも、基板を大気に開放することなく、基板の搬送は搬送チャンバを介するだけで連続的に行うことができるので、ＴＡＴの大幅な短縮化が図れる。また、除去工程をＣＭＰではなく電解研磨で行うようになっているため、ＣＭＰのような消耗材に高いコストがかからない。
【００６９】
本発明の第２の半導体製造装置によれば、電解メッキチャンバと電解研磨チャンバと無電解メッキチャンバとアニーリングチャンバとを備え、上記各チャンバが搬送装置を備えた搬送チャンバに接続されているので、一つの製造装置で連続して、電解メッキと電解研磨と無電解メッキとアニーリングとを行うことができる。しかも、基板を大気に開放することなく、基板の搬送は搬送チャンバを介するだけで各チャンバに対して連続的に行うことができるので、ＴＡＴの大幅な短縮化が図れる。また、除去工程をＣＭＰではなく電解研磨で行うようになっているため、ＣＭＰのような消耗材に高いコストがかからない。
【００７０】
本発明の第１の半導体装置の製造方法によれば、電解メッキと電解研磨とを連続的に行うことから、従来のように各処理を単独で行う装置間を巡って処理を行っていた製造方法と比較して、ＴＡＴの大幅な短縮化が図れる。
【００７１】
本発明の第２の半導体装置の製造方法によれば、基板を酸化性の雰囲気にさらすことなく、電解メッキ、電解研磨、無電解メッキを連続して行うことができ、またアニーリングも電解メッキ、電解研磨もしくは無電解メッキに連続して行うことが可能になるので、従来のように各処理を単独で行う装置間を巡って処理を行っていた製造方法と比較して、ＴＡＴの大幅な短縮化が図れる。
【図面の簡単な説明】
【図１】本発明の第１の半導体製造装置に係る実施の形態を示す概略構成図である。
【図２】電解メッキチャンバを示す概略構成図である。
【図３】電解研磨チャンバを示す概略構成図である。
【図４】本発明の第２の半導体製造装置に係る実施の形態を示す概略構成図である。
【図５】無電解メッキチャンバを示す概略構成図である。
【図６】アニーリングチャンバを示す概略構成図である。
【図７】本発明の第２の半導体装置の製造方法に係る実施の形態を示す製造工程断面図である。
【符号の説明】
１…第１の半導体製造装置、１１…電解メッキチャンバ、２１…電解研磨チャンバ、８１…搬送チャンバ、８３…搬送装置、９１…基板
【発明の属する技術分野】
本発明は、半導体製造装置および半導体装置の製造方法に関し、詳しくは銅電解メッキ、電解研磨の２工程または銅電解メッキ、アニーリング、電解研磨、選択的ＣｏＷＰ無電解メッキの４工程を実施する半導体製造装置および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
銅配線は、アルミニウム配線より低抵抗，低容量、高信頼性を得ることができるので、配線の寄生抵抗、寄生容量による回路遅延が支配的になる微細素子において重要性を増してきている。銅配線を形成する最も一般的な方法として、ダマシン工程が広く受け入れられている。そのダマシン工程のなかでも製造コストの点からデュアルダマシンプロセスが受け入れられている。このデュアルダマシン工程の採用によって、銅配線プロセスは従来のアルミニウム配線工程より低コスト化されることが期待されていた。
【０００３】
銅配線を形成するデュアルダマシンプロセスでは、溝および接続孔にバリア層を形成した後、スパッタリングにより銅シード層を形成する工程、電解メッキにより溝および接続孔内に銅を埋め込む工程、アニーリングによる銅の結晶成長工程、化学的機械研磨（以下ＣＭＰという、ＣＭＰはChemical Mechanical Polishing ）により余剰な銅を除去する工程、ＣＭＰにより余剰なバリア層を除去する工程、化学的気相成長（以下ＣＶＤという、ＣＶＤは Chemical Vapor Deposition の略）装置により溝内に埋め込まれた銅表面に酸化防止層を形成する工程等を、それぞれ、単独の装置、例えば電解メッキ装置、ＣＭＰ装置、ＣＶＤ装置等を用いて行っていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、銅配線の形成プロセスでは、銅シード層の形成工程、銅メッキ工程、アニーリング工程、二つのＣＭＰ工程といった複数のステップを、個々の製造装置によって実施していた。そのため、ＴＡＴ（ターンアラウンドタイム）も長いという問題があった。
【０００５】
また、ＣＭＰにより銅とバリア層とを研磨するには、銅およびバリア層に対して別個のスラリーと別個のパッドとを用意する必要があり、そのため複雑な工程となっていた。そのため、従来のアルミニウム配線よりコスト高となっている点が問題の一つでもあった。とりわけ、ＣＭＰ工程は、研磨スラリー、研磨パッドなどの消耗材のコストが大きな問題となっていた。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体製造装置および半導体装置の製造方法である。
【０００７】
本発明の第１の半導体製造装置は、基板が電解メッキされる電解メッキ装置が構成される電解メッキチャンバと、基板が電解研磨される電解研磨装置が構成される電解研磨チャンバと、前記電解メッキチャンバに対する基板の搬入搬出および前記電解研磨チャンバに対する基板の搬入搬出を行う搬送装置を設置したもので、前記電解メッキチャンバと前記電解研磨チャンバのそれぞれにゲートバルブを介して接続された搬送チャンバとを備えたものであり、前記電解メッキチャンバと前記電解研磨チャンバとの間においての基板の搬送が、前記搬送チャンバを介して当該基板を大気に開放することなく行われる。
【０００８】
上記第１の半導体製造装置では、電解メッキ装置が構成される電解メッキチャンバと電解研磨装置が構成される電解研磨チャンバとを備え、上記各チャンバが搬送装置を備えた搬送チャンバに接続されていることから、一つの製造装置で連続して、電解メッキと電解研磨とが行われる。しかも、基板を大気に開放することなく、基板の搬送は搬送チャンバを介するだけで連続的に行うことができるので、ＴＡＴの大幅な短縮化が図れる。また、除去工程をＣＭＰではなく電解研磨で行うようになっているため、ＣＭＰのような消耗材に高いコストがかからない。
【０００９】
本発明の第２の半導体製造装置は、基板が電解メッキされる電解メッキ装置が構成される電解メッキチャンバと、基板が電解研磨される電解研磨装置が構成される電解研磨チャンバと、前記基板が無電解メッキされる無電解メッキチャンバと、前記基板がアニーリングされるアニーリング装置が構成されるアニーリングチャンバと、前記電解メッキチャンバに対する基板の搬入搬出、前記電解研磨チャンバに対する基板の搬入搬出、前記無電解メッキチャンバに対する基板の搬入搬出、および前記アニーリングチャンバに対する基板の搬入搬出を行う搬送装置を設置したもので、前記電解メッキチャンバと前記電解研磨チャンバと前記無電解メッキチャンバと前記アニーリングチャンバとのそれぞれにゲートバルブを介して接続された搬送チャンバとを備えたものであり、前記電解メッキチャンバ、前記電解研磨チャンバ、前記無電解メッキチャンバ、および前記アニーリングチャンバの間においての基板の搬送が、前記搬送チャンバを介して当該基板を大気に開放することなく行われる。
【００１０】
上記第２の半導体製造装置では、電解メッキ装置が構成される電解研磨装置が構成される電解メッキチャンバと電解研磨チャンバと無電解メッキチャンバとアニーリングチャンバとを備え、上記各チャンバが搬送装置を備えた搬送チャンバに接続されていることから、一つの製造装置で連続して、電解メッキと電解研磨と無電解メッキとアニーリングとが行われる。しかも、基板を大気に開放することなく、基板の搬送は搬送チャンバを介するだけで各チャンバに対して連続的に行うことができるので、ＴＡＴの大幅な短縮化が図れる。また、除去工程をＣＭＰではなく電解研磨で行うようになっているため、ＣＭＰのような消耗材に高いコストがかからない。
【００１１】
本発明の第１の半導体装置の製造方法は、電解メッキチャンバ内において電解メッキ法によって基板に電解メッキ膜を形成する工程と、前記基板を酸化性雰囲気にさらすことなく前記電解メッキチャンバから搬送チャンバを介して電解研磨チャンバ内に当該基板を搬送し、当該電解研磨チャンバ内において電解研磨法によって前記基板に形成した前記電解メッキ膜の少なくとも一部を電解研磨する工程とを行う。
【００１２】
上記第１の半導体装置の製造方法では、電解メッキと電解研磨とを連続的に行うことから、従来のように各処理を単独で行う装置間を巡って処理を行っていた製造方法と比較して、ＴＡＴの大幅な短縮化が図れる。
【００１３】
本発明の第２の半導体装置の製造方法は、上記第１の半導体装置の製造方法における前記電解メッキ膜を形成する工程を行った後、酸化性雰囲気にさらすことなく前記電解メッキチャンバから前記搬送チャンバを介してアニーリングチャンバ内に前記基板を搬送し、当該アニーリングチャンバ内において前記基板をアニーリングする工程を行い、次に酸化性雰囲気にさらすことなく前記アニーリングチャンバから前記搬送チャンバを介して前記電解研磨チャンバ内に前記基板を搬送し、前記電解研磨を行う。さらにこの電解研磨を行った後、酸化性雰囲気にさらすことなく前記電解研磨チャンバから前記搬送チャンバを介して無電解メッキチャンバ内に前記基板を搬送し、当該無電解メッキチャンバ内において無電解メッキ法によって前記基板に無電解メッキ膜を形成する工程を行う。
【００１４】
上記第２の半導体装置の製造方法では、基板を酸化性の雰囲気にさらすことなく、電解メッキ、電解研磨、無電解メッキを連続して行うことができ、またアニーリングも電解メッキ、電解研磨もしくは無電解メッキに連続して行うことが可能になるので、従来のように各処理を単独で行う装置間を巡って処理を行っていた製造方法と比較して、ＴＡＴの大幅な短縮化が図れる。
【００１５】
【発明の実施の形態】
本発明の第１の半導体製造装置に係る実施の形態を、図１〜図３の概略構成図によって説明する。
【００１６】
図１に示すように、第１の半導体製造装置１は、基板が電解メッキされる電解メッキ装置が構成される電解メッキチャンバ１１と、基板が電解研磨される電解研磨装置が構成される電解研磨チャンバ２１と、上記電解メッキチャンバ１１と上記電解研磨チャンバ２１とを接続した搬送チャンバ８１とからなる。
【００１７】
図２に示すように、上記電解メッキチャンバ１１は、その内部に基板９１を保持するとともに矢印方向Ａに昇降自在となっているホルダ１２が設置されている。上記電解メッキチャンバ内で上記ホルダ１２に対向する位置には、ホルダ１２が上昇した際に、ホルダ１２に保持された基板９１とともに閉空間を形成してその閉空間に電解メッキ液（図示せず）を充填することが可能なカップ１３が設けられている。この状態を２点鎖線で示す。このカップ１３には電解メッキ液を供給する電解メッキ液供給部（図示せず）が接続されている。
【００１８】
また、ホルダ１２に保持された基板９１表面に処理液を供給するノズル１４が設置されている。このノズル１４は、例えばスプレーノズルであってもよく、シャワーノズルであってもよく、またはその他の構成のノズルであってもよい。このノズル１４からは処理液として例えば洗浄液５１（破線で示す）が基板９１に供給されるようになっている。
【００１９】
上記電解メッキチャンバ１１の側部には基板９１を搬入搬出するための出入り口１６が設けられている。この出入り口１６は、例えばゲートバルブ（図示せず）が設置され搬送チャンバ８１に接続されている。さらに電解メッキチャンバ１１の底部には使用済みの電解メッキ液や洗浄液を排出するドレイン１７設けられている。また、電解メッキチャンバ１１には、チャンバ内を非酸化性雰囲気とする非酸化性ガス供給部１８が接続されていていて、さらに非酸化性ガスを排気する排気部１９が接続されている。なお、上記構成ではホルダ１２を昇降自在としたが、ホルダ１２を固定して、カップ１３を昇降自在としてもよい。
【００２０】
図３に示すように、上記電解研磨チャンバ２１は、その内部に基板９１を保持するとともに矢印方向Ａに昇降自在となっているホルダ２２が設置されている。上記電解研磨チャンバ２１内で上記ホルダ２２に対向する位置には、ホルダ２２が上昇した際に、ホルダ２２に保持された基板９１とともに閉空間を形成してその閉空間に電解研磨液（図示せず）を充填することが可能なカップ２３が設けられている。この状態を２点鎖線で示す。このカップ２３には電解研磨液を供給する電解研磨液供給部（図示せず）が接続されている。
【００２１】
また、ホルダ２２に保持された基板９１表面に処理液を供給する第１、第２のノズル２４、２５が設置されている。第１、第２のノズル２４、２５は、例えばスプレーノズルであってもよく、シャワーノズルであってもよく、またはその他の構成のノズルであってもよい。第１のノズル２４からは処理液として例えば洗浄液５１が基板９１に供給されるようになっている。また第２のノズル２５からは処理液として例えばエッチング液５２が基板９１に供給されるようになっている。
【００２２】
上記電解研磨チャンバ２１の側部には基板９１を搬入搬出するための出入り口２６が設けられている。この出入り口２６は、例えばゲートバルブ（図示せず）が設置され搬送チャンバ８１に接続されている。さらに電解研磨チャンバ２１の底部には使用済みの電解研磨液やエッチング液、洗浄液等を排出するドレイン２７設けられている。また、電解研磨チャンバ２１には、チャンバ内を非酸化性雰囲気とする非酸化性ガス供給部２８が接続されていていて、さらに非酸化性ガスを排気する排気部２９が接続されている。なお、上記構成ではホルダ２２を昇降自在としたが、ホルダ２２を固定して、カップ２３を昇降自在としてもよい。
【００２３】
前記図１に示すように、上記搬送チャンバ８１は、上記電解メッキチャンバ１１に対する基板の搬入搬出および上記電解研磨チャンバ２１に対する基板の搬入搬出を行う搬送装置８３が設置されたもので、電解メッキチャンバ１１と電解研磨チャンバ２１とのそれぞれに、例えば基板９１を搬入搬出する出入り口にゲートバルブを介して接続されている。
【００２４】
上記第１の半導体製造装置１では、電解メッキ装置が構成される電解メッキチャンバ１１と電解研磨装置が構成される電解研磨チャンバ２１とを備え、上記各チャンバが搬送装置８３を備えた搬送チャンバ８１に接続されていることから、複数の機能を持つ一つの製造装置で電解メッキと電解研磨とが連続して行われる。しかも、基板を大気に開放することなく、基板の搬送は搬送チャンバ８１を介するだけで連続的に行うことができるので、ＴＡＴの大幅な短縮化が図れる。また、除去工程をＣＭＰではなく電解研磨で行うようになっているため、ＣＭＰのような消耗材に高いコストがかからない。
【００２５】
本発明の第２の半導体製造装置に係る実施の形態を、図４の概略構成図、前記図２、図３、および図５、図６の概略構成図によって説明する。なお、前記図１〜図３によって説明したのと同様の構成部品には同一符号を付与する。
【００２６】
図４に示すように、第２の半導体製造装置２は、基板が電解メッキされる電解メッキ装置が構成される電解メッキチャンバ１１、基板が電解研磨される電解研磨装置が構成される電解研磨チャンバ２１、基板が無電解メッキされる無電解メッキ装置が構成される無電解メッキチャンバ３１、基板がアニーリングされるアニーリング装置が構成されるアニーリングチャンバ４１および上記電解メッキチャンバ１１と上記電解研磨チャンバ２１と無電解メッキチャンバ３１とアニーリングチャンバ４１とを接続した搬送チャンバ８１とからなる。さらに上記搬送チャンバ８１には、メッキシード層を補強・形成するための電解メッキチャンバ６１、基板に処理液を供給する液処理チャンバ７１が接続されている。
【００２７】
上記電解メッキチャンバ１１は、前記図２によって説明したのと同様の構成を有している。すなわち、前記図２に示すように、上記電解メッキチャンバ１１は、その内部に基板９１を保持するとともに矢印方向Ａに昇降自在となっているホルダ１２が設置されている。上記電解メッキチャンバ内で上記ホルダ１２に対向する位置には、ホルダ１２が上昇した際に、ホルダ１２に保持された基板９１とともに閉空間を形成してその閉空間に電解メッキ液（図示せず）を充填することが可能なカップ１３が設けられている。この状態を２点鎖線で示す。このカップ１３には電解メッキ液を供給する電解メッキ液供給部（図示せず）が接続されている。さらに図示はしないが、カップ１３には電解メッキに必要な電力を供給する電源が接続されている。
【００２８】
また、ホルダ１２に保持された基板９１表面に処理液を供給するノズル１４が設置されている。このノズル１４は、例えばスプレーノズルであってもよく、シャワーノズルであってもよく、またはその他の構成のノズルであってもよい。このノズル１４からは処理液として例えば洗浄液５１が基板９１に供給されるようになっている。
【００２９】
上記電解メッキチャンバ１１の側部には基板９１を搬入搬出するための出入り口１６が設けられている。この出入り口１６は、例えばゲートバルブ（図示せず）が設置され搬送チャンバ８１に接続されている。さらに電解メッキチャンバ１１の底部には使用済みの電解メッキ液や洗浄液を排出するドレイン１７設けられている。また、電解メッキチャンバ１１には、チャンバ内を非酸化性雰囲気とする非酸化性ガス供給部１８が接続されていていて、さらに非酸化性ガスを排気する排気部１９が接続されている。なお、上記構成ではホルダ１２を昇降自在としたが、ホルダ１２を固定して、カップ１３を昇降自在としてもよい。
【００３０】
上記電解研磨チャンバ２１は、前記図３によって説明したのと同様の構成を有している。すなわち、前記図３に示すように、上記電解研磨チャンバ２１は、その内部に基板９１を保持するとともに矢印方向Ａに昇降自在となっているホルダ２２が設置されている。上記電解研磨チャンバ２１内で上記ホルダ２２に対向する位置には、ホルダ２２が上昇した際に、ホルダ２２に保持された基板９１とともに閉空間を形成してその閉空間に電解研磨液（図示せず）を充填することが可能なカップ２３が設けられている。この状態を２点鎖線で示す。このカップ２３には電解研磨液を供給する電解研磨液供給部（図示せず）が接続されている。さらに図示はしないが、カップ２３には電解研磨に必要な電力を供給する電源が接続されている。
【００３１】
また、ホルダ２２に保持された基板９１表面に処理液を供給する第１、第２のノズル２４、２５が設置されている。第１、第２のノズル２４、２５は、例えばスプレーノズルであってもよく、シャワーノズルであってもよく、またはその他の構成のノズルであってもよい。第１のノズル２４からは処理液として例えば洗浄液５１が基板９１に供給されるようになっている。また第２のノズル２５からは処理液として例えばエッチング液５２が基板９１に供給されるようになっている。
【００３２】
さらに電解研磨チャンバ２１の側部には基板９１を搬入搬出するための出入り口２６が設けられている。この出入り口２６は、例えばゲートバルブ（図示せず）が設置され搬送チャンバ８１に接続されている。さらに電解研磨チャンバ２１の底部には使用済みの電解研磨液やエッチング液、洗浄液等を排出するドレイン２７設けられている。また、電解研磨チャンバ２１には、チャンバ内を非酸化性雰囲気とする非酸化性ガス供給部２８が接続されていていて、さらに非酸化性ガスを排気する排気部２９が接続されている。なお、上記構成ではホルダ２２を昇降自在としたが、ホルダ２２を固定して、カップ２３を昇降自在としてもよい。
【００３３】
図５に示すように、上記無電解メッキチャンバ３１は、その内部に基板９１を保持するとともに矢印方向に昇降自在となっているホルダ３２が設置されている。上記無電解メッキチャンバ３１内で上記ホルダ３２に対向する位置には、ホルダ３２が上昇した際に、ホルダ３２に保持された基板９１とともに閉空間を形成してその閉空間に電解研磨液（図示せず）を充填することが可能なカップ３３が設けられている。この状態を２点鎖線で示す。このカップ３３には無電解メッキ液を供給する無電解メッキ供給部（図示せず）が接続されている。
【００３４】
また、ホルダ３２に保持された基板９１表面に処理液を供給するノズル３４が設置されている。ノズル３４は、例えばスプレーノズルであってもよく、シャワーノズルであってもよく、またはその他の構成のノズルであってもよい。ノズル３４からは処理液として例えば洗浄液５１が基板９１に供給されるようになっている。
【００３５】
さらに無電解メッキチャンバ３１の側部には基板９１を搬入搬出するための出入り口３６が設けられている。この出入り口３６は、例えばゲートバルブ（図示せず）が設置され搬送チャンバ８１に接続されている。さらに無電解メッキチャンバ３１の底部には使用済みの無電解メッキ液、洗浄液等を排出するドレイン３７設けられている。また、無電解メッキチャンバ３１には、チャンバ内を非酸化性雰囲気とする非酸化性ガス供給部３８が接続されていていて、さらに非酸化性ガスを排気する排気部３９が接続されている。なお、上記構成ではホルダ３２を昇降自在としたが、ホルダ３２を固定して、カップ３３を昇降自在としてもよい。
【００３６】
図６に示すように、アニーリング装置が構成されるアニーリングチャンバ４１は、その内部に基板９１を保持するホルダ４２が設置されている。例えば、上記アニーリングチャンバ４１内で上記ホルダ４２に対向する位置には、基板９１を加熱する加熱源４３が設けられている。なお上記加熱源４３の他に上記ホルダ４２内にも加熱源を設けてもよい。このアニーリング装置をファーネス装置とする場合には、例えば加熱源４３を電熱線で構成する。また、アニーリング装置をＲＴＡ（Rapid Thermal Annealing ）装置とする場合には、例えば加熱源４３を加熱ランプで構成する。また、アニーリングチャンバ４１には、アニーリング雰囲気を形成するためのガス供給部４８とガス排気部４９が接続されている。さらにアニーリングチャンバ４１の側部には基板９１を搬入搬出するための出入り口４６が設けられている。この出入り口４６は、例えばゲートバルブ（図示せず）が設置され搬送チャンバ８１に接続されている。
【００３７】
上記メッキシード層を補強・形成するための電解メッキチャンバ６１の構成は上記図２で説明したものと同様の構成とする。
【００３８】
また、基板に処理液を供給する液処理チャンバ７１は、内部に基板を保持するホルダと、そのホルダ上に保持される基板に処理液を供給する複数もしくは単数のノズルが設置されている。上記ノズル形状は、管状のノズル、スプレーノズル、シャワーノズルのいずれであってもよい。ノズルの配置位置は、基板全面に処理液が供給できる位置に配置されているならば、ホルダに保持された基板中央上方であっても、または斜め上方であってもよい。また液処理チャンバ７１の底部には処理液を排出するドレイン（図示せず）が接続されている。上記処理液としては、基板を洗浄するための洗浄液、例えば純水を用いる。また、エッチング液を供給するようにしておいてもよい。さらに液処理チャンバ７１の側部には基板９１を搬入搬出するための出入り口が設けられている。この出入り口は、例えばゲートバルブ（図示せず）が設置され搬送チャンバ８１に接続されている。
【００３９】
前記図４に示すように、上記搬送チャンバ８１は、上記電解メッキチャンバ１１に対する基板の搬入搬出、上記電解研磨チャンバ２１に対する基板の搬入搬出、上記無電解メッキチャンバ３１に対する基板の搬入搬出、上記アニーリングチャンバ４１に対する基板の搬入搬出、上記電解メッキチャンバ６１に対する基板の搬入搬出、および上記液処理チャンバ７１に対する基板の搬入搬出を行う搬送装置８３が設置されたもので、電解メッキチャンバ１１と電解研磨チャンバ２１と無電解メッキチャンバ３１とアニーリングチャンバ４１と電解メッキチャンバ６１と上記液処理チャンバ７１とのそれぞれに、例えば基板９１を搬入搬出する出入り口にゲートバルブを介して接続されている。
【００４０】
上記第２の半導体製造装置２では、電解メッキ装置が構成される電解メッキチャンバ１１と電解研磨装置が構成される電解研磨チャンバ２１と無電解メッキ装置が構成される無電解メッキチャンバ３１とアニーリング装置が構成されるアニーリングチャンバ４１とを備え、上記各チャンバが搬送装置８３を備えた搬送チャンバ８１に接続されていることから、複数の機能を持つ一つの製造装置で、電解メッキと電解研磨と無電解メッキとアニーリングとが連続して行われる。しかも、基板を大気に開放することなく、基板の搬送は搬送チャンバを介するだけで各チャンバに対して連続的に行うことができるので、ＴＡＴの大幅な短縮化が図れる。また、除去工程をＣＭＰではなく電解研磨で行うようになっているため、ＣＭＰのような消耗材に高いコストがかからない。
【００４１】
上記各半導体製造装置の搬送チャンバ８１には、処理前の基板と処理後の基板とをそれぞれに収納する基板収納室（図示せず）が例えばゲートバルブを介して接続されていてもよい。
【００４２】
また、上記電解メッキチャンバ１１，６１、電解研磨チャンバ２１、無電解メッキチャンバ３１、液処理チャンバ７１等に設置されている各ホルダは基板９１をスピン乾燥させるように、高速回転可能な構成としてもよい。すなわち、上記ホルダは、通常に知られている枚葉式のスピン乾燥装置と同様のホルダ構成としてもよい。
【００４３】
次に、本発明の第１の半導体装置の製造方法に係る実施の形態の一例として、前記図１〜図３によって説明した第１の半導体製造装置を用いた場合を以下に説明する。
【００４４】
まず、搬送装置８３を用いて基板９１を搬送チャンバ８１内から電解メッキチャンバ１１のホルダ１２上に搬送し載置する。その際、チャンバ内を非酸化性雰囲気とすることが望ましい。
【００４５】
その後、電解メッキチャンバ１１のホルダ１２を上昇させ、ホルダ１２に保持された基板９１とカップ１３とによってカップ１３内に閉空間を形成し、その閉空間に電解メッキ液（図示せず）を充填することによって基板に電解メッキを施す。電解メッキが終了した後、カップ１３内の電解メッキ液を排出し、ホルダ１２を降下させ、元の位置に戻す。そして、ノズル１４より洗浄液を基板９１に供給して、基板洗浄を行う。ホルダ１２が回転可能な構成のものであれば、その後、ホルダ１２を回転させてスピン乾燥させてもよい。
【００４６】
次いで、搬送装置８３によって、ホルダ１２上の基板９１を搬送チャンバ８１に搬送し、さらに電解研磨チャンバ２１のホルダ２２上にその基板９１を搬送して載置させる。このように、基板９１は、閉空間となっている電解メッキチャンバ１１から搬送チャンバ８１を通って電解研磨チャンバ２１に搬送されるので、酸化性雰囲気にさらすことなく電解研磨チャンバ２１内に搬送される。その際、チャンバ内を非酸化性雰囲気とすることが望ましい。
【００４７】
その後、電解研磨チャンバ２１のホルダ２２を上昇させ、ホルダ２２に保持された基板９１とカップ２３とによってカップ２３内に閉空間を形成し、その閉空間に電解研磨液（図示せず）を充填することによって基板を電解研磨する。この電解研磨量は目的に応じて適宜選択される。電解研磨が終了した後、カップ２３内の電解メッキ液を排出し、ホルダ２２を降下させ、元の位置に戻す。そして、第１のノズル２４より洗浄液を基板９１に供給して基板洗浄を行う。なお、エッチングが必要な場合には、第２のノズル２５よりエッチング液を基板９１に供給して基板エッチングを行う。その後再び第１のノズル２４より洗浄液を基板９１に供給して基板洗浄を行う。ホルダ２２が回転可能な構成のものであれば、その後、ホルダ２２を回転させてスピン乾燥させてもよい。
【００４８】
上記第１の半導体装置の製造方法では、電解メッキと電解研磨とを連続的に行うことから、従来のように各処理を単独で行う装置間を巡って処理を行っていた製造方法と比較して、ＴＡＴの大幅な短縮化が図れる。
【００４９】
次に、本発明の第２の半導体装置の製造方法に係る実施の形態の一例として、前記図４によって説明した第２の半導体製造装置を用いた場合を、図７の製造工程図によって、以下に説明する。図７ではプロセスを示し、そのプロセスを行う装置は、図２〜図６を参照されたい。
【００５０】
この製造方法では、前記図４によって説明した第２の半導体製造装置のようないわゆるクラスタツールにより、プロセスを連続的に処理する。
【００５１】
図７の（１）に示すように、基板（例えば半導体基板）９１（図示せず）上に形成された第１の絶縁膜１１１に例えば溝配線構造の第１の配線１１２がバリア層１１２ｂを介して形成されている。上記第１の絶縁膜１１１上には第１の配線１１２を被覆する拡散防止層１１３が形成され、その上に第２の絶縁膜１１４が形成されている。上記拡散防止層１１３は接続孔形成時のエッチングストッパとしての機能を有していてもよい。さらに第２の絶縁膜１１４上には第３の絶縁膜１１５が形成されている。第３の絶縁膜１１５には凹部１１６（以下溝１１６として説明する）が形成され、その溝１１６の底部より第２の絶縁膜１１４を貫通して第１の配線１１２に達する接続孔１１７が形成されている。
【００５２】
上記構成の配線溝１１６および接続孔１１７の内面にはバリア層１２１が形成されている。このバリア層１２１は、例えば窒化タングステンで形成されている。さらにバリア層１２１表面には例えばスパッタリング等の成膜技術を用いて銅シード層１２２が形成されている。次いで電解メッキチャンバ６１により、高アスペクト比の溝側壁、接続孔側壁での銅シード層の膜厚不足を補填するためにシード層補強電解メッキを行う。その際、チャンバ内を非酸化性雰囲気とすることが望ましい。図面ではシード層補強電界メッキを行った銅シード層１２２を示した。その後、電解メッキチャンバ６１内で基板を洗浄する。この洗浄は、例えば水洗によって行う。もしくは、搬送装置(例えば搬送ロボット)８３を用いて、基板９１を液処理チャンバ７１に搬送して、この液処理チャンバ７１で水洗を行う。以降、基板９１の搬送は上記搬送装置８３により行う。
【００５３】
次に、図７の（２）に示すように、搬送装置８３によって電解メッキチャンバ１１のホルダ１２上に基板９１（図示せず）を搬送する。その際、チャンバ内を非酸化性雰囲気とすることが望ましい。この電解メッキチャンバ１１で銅電解メッキを行うことにより、溝１１６および接続孔１１７を銅からなる導電層１２３で埋め込む。その際、第３の絶縁膜１１５上のバリア層１２１上にも銅からなる導電層１２３が堆積される。なお、図面では銅シード層１２２も導電層１２３に含めて描いている。この電解メッキ工程のシーケンスでは、メッキ後の導電層１２３表面が平坦化されるようにメッキ条件を選択して、表面が平坦な銅メッキ層を形成する。その後、電解メッキチャンバ１１内で基板９１を洗浄する。この洗浄は、例えば水洗によって行う。
【００５４】
次に、図７の（３）に示すように、搬送装置８３によってアニーリングチャンバ４１のホルダ４２上に基板９１を搬送する。その際、チャンバ内を非酸化性雰囲気とすることが望ましい。このアニーリングチャンバ４１で上記処理を行った基板９１をアニーリングする。このアニーリングによって、電解メッキ後の微細な結晶粒を有する導電層１２３の銅結晶粒の成長を促す。
【００５５】
次に、図７の（４）に示すように、搬送装置８３によって電解研磨チャンバ２１のホルダ２２上に基板９１を搬送する。その際、チャンバ内を非酸化性雰囲気とすることが望ましい。この電解研磨チャンバ２１で電解研磨を実施して絶縁膜（第３の絶縁膜１１５）表面の導電層１２３を除去し、溝１１６および接続孔１１７の内部のみに導電層１２３を残す。
【００５６】
続いて、電解研磨チャンバ２１内で、図７の（５）に示すように、窒化タングステンからなるバリア層１２１を過酸化水素水によるウエットエッチングにより除去する。すなわち、基板表面に過酸化水素水溶液をスプレーし、平坦面上の不用な窒化タングステンからなるバリア層１２１を溶解して除去する。窒化タングステンのエッチングは等方的に進行するので、第３の絶縁膜１１５表面の窒化タングステンを完全に除去するには、ある程度のオーバエッチングが必要になる。その結果、溝１１６の側壁にサイドエッチングが生じ、バリア層１２１の上端１２１ｔが導電層１２３の表面１２３ｓよりも低く形成される。その後、電解研磨チャンバ２１内で基板９１を洗浄する。この洗浄は、例えば水洗によって行う。
【００５７】
次に、図７の（６）に示すように、搬送装置８３によって無電解メッキチャンバ３１のホルダ３２上に基板９１を搬送する。その際、チャンバ内を非酸化性雰囲気とすることが望ましい。この無電解メッキチャンバ３１で上記処理を行った基板９１を無電解メッキによって、露出している導電層１２３表面にコバルトタングステンリン（ＣｏＷＰ）被膜１２４を選択的に形成する。この成膜の選択性は、ＣｏＷＰ無電解メッキを実施する前に、銅との置換無電解メッキによって、導電層１２３表面をパラジウムにより被覆しておく。このパラジウム被覆によって、ＣｏＷＰの成膜はパラジウムを触媒としてパラジウム上のみに発生することに起因している。一旦、パラジウムの表面がＣｏＷＰにより被覆された後は、ＣｏＷＰ自体を触媒とした自己触媒メッキにより、選択性を保ったままＣｏＷＰのメッキ成長が進行する。上記窒化タングステンからなるバリア層１２１のエッチングで発生したサイドエッチングによる導電層１２３表面の露出は、このコバルトタングステンリン被膜１２４によって被覆される。その後、無電解メッキチャンバ３１内で基板９１を洗浄する。この洗浄は、例えば水洗によって行う。
【００５８】
上記実施の形態で説明した非酸化性雰囲気は、各酸化性ガス供給部よりアルゴン等の希ガスもしくは窒素をチャンバ内に導入するとともに排気部より一部の非酸化性ガスを排気して、チャンバ内を所定圧力の非酸化性ガス雰囲気にすることにより形成される。
【００５９】
上記実施の形態で説明した材料のうち、バリア層１２１は窒化タングステンに限られるものではなく、同様の機能を有する材料、例えば、窒化タンタル等と置き換えることも可能である。また上記説明では、溝１１６に埋め込まれた銅からなる導電層１２３にコバルトタングステンリン被膜１２４を形成する技術を説明したが、例えば接続孔内に銅もしくは銅合金からなるプラグを形成し、そのプラグの上面側をコバルトタングステンリン被膜で被覆するような技術にも適用することができる。
【００６０】
上記製造方法において、基板洗浄後はホルダを高速回転させることにより、基板をスピン乾燥させてもよい。
【００６１】
上記第２の半導体装置の製造方法では、基板９１を酸化性の雰囲気にさらすことなく、電解メッキ、電解研磨、無電解メッキを連続して行うことができ、またアニーリングも電解メッキ、電解研磨もしくは無電解メッキに連続して行うことが可能になるので、従来のように各処理を単独で行う装置間を巡って処理を行っていた製造方法と比較して、ＴＡＴの大幅な短縮化が図れる。
【００６２】
また、上記半導体装置の製造方法では、凹部（溝）１１６内に残すバリア層１２１上端部が導電層１２３側面と溝１１６側壁との間になるように第３の絶縁膜１１５表面のバリア層１２１を除去し、その後導電層１２３側部でバリア層１２１に接続するとともに溝１１６の開口側における導電層１２３を選択的に被覆するコバルトタングステンリン被膜１２４を形成することから、コバルトタングステンリン被膜１２４は導電層１２３側部でバリア層１２１に接続するとともに溝１１６の開口側における導電層１２３を選択的に被覆するように形成される。また、コバルトタングステンリン被膜１２４は、銅との界面で銅の優先的拡散経路となりにくいため、導電層１２３で構成される配線は高いエレクトロマイグレーション耐性（信頼性）が得られる。
【００６３】
また、過酸化水素水を用いたウエットエッチングによって、第３の絶縁膜１１５上のバリア層１２１を除去している。その際、第３の絶縁膜１１５表面のバリア層１２１を完全に除去するため、オーバエッチングを行うのが通例である。その結果、溝１１６内に残すバリア層１２１上端部は、導電層１２３側面と溝１１６側壁との間になる。そして溝１１６側壁に形成されているバリア層１２１は、その上端が導電層１２３表面よりも溝１１６の底部側になるように除去される。それによって、コバルトタングステンリン被膜１２４を形成した場合に、導電層１２３側部でバリア層１２１に接続するように形成される。
【００６４】
このように、コバルトタングステンリン被膜１２４が導電層１２３側部でバリア層１２１と接続することから、導電層１２３はバリア層１２１とコバルトタングステンリン被膜１２４とによって包含された状態になる。しかも、その接続部分が導電層１２３の側部に位置することより、コバルトタングステンリン被膜１２４は導電層１２３上面および側面の上部側で導電層１２３に密着することになり、コバルトタングステンリン被膜１２４は剥がれにくくなる。その結果、コバルトタングステンリン被膜１２４とバリア層１２１との接続力も強固になるので、コバルトタングステンリン被膜１２４とバリア層１２１とによって、導電層１２３の銅の拡散が防止される。また、導電層１２３への酸素の拡散も防止されるので導電層の酸化が防止される。
【００６５】
また、コバルトタングステンリン被膜１２４を用いたことにより、表面が化学的に不安定な銅であっても、銅とコバルトタングステンリンとの界面が、銅の拡散経路にならないため、高いエレクトロマイグレーション耐性（信頼性）が得られる。
【００６６】
また酸化し易い銅表面をコバルトタングステンリン被膜１２４で被覆するため、配線システム全体の寄生容量を増大させることがない。
【００６７】
また、コバルトタングステンリン被膜１２４が酸化防止膜として機能するため、窒化シリコン膜を成膜する必要が無く、直接低誘電率絶縁膜を成膜することができるため、配線システム全体の配線寄生抵抗を大幅に低減できる。
【００６８】
【発明の効果】
以上、説明したように本発明の第１の半導体製造装置によれば、電解メッキチャンバと電解研磨チャンバとを備え、上記各チャンバが搬送装置を備えた搬送チャンバに接続されているので、一つの製造装置で連続して、電解メッキと電解研磨とを行うことができる。しかも、基板を大気に開放することなく、基板の搬送は搬送チャンバを介するだけで連続的に行うことができるので、ＴＡＴの大幅な短縮化が図れる。また、除去工程をＣＭＰではなく電解研磨で行うようになっているため、ＣＭＰのような消耗材に高いコストがかからない。
【００６９】
本発明の第２の半導体製造装置によれば、電解メッキチャンバと電解研磨チャンバと無電解メッキチャンバとアニーリングチャンバとを備え、上記各チャンバが搬送装置を備えた搬送チャンバに接続されているので、一つの製造装置で連続して、電解メッキと電解研磨と無電解メッキとアニーリングとを行うことができる。しかも、基板を大気に開放することなく、基板の搬送は搬送チャンバを介するだけで各チャンバに対して連続的に行うことができるので、ＴＡＴの大幅な短縮化が図れる。また、除去工程をＣＭＰではなく電解研磨で行うようになっているため、ＣＭＰのような消耗材に高いコストがかからない。
【００７０】
本発明の第１の半導体装置の製造方法によれば、電解メッキと電解研磨とを連続的に行うことから、従来のように各処理を単独で行う装置間を巡って処理を行っていた製造方法と比較して、ＴＡＴの大幅な短縮化が図れる。
【００７１】
本発明の第２の半導体装置の製造方法によれば、基板を酸化性の雰囲気にさらすことなく、電解メッキ、電解研磨、無電解メッキを連続して行うことができ、またアニーリングも電解メッキ、電解研磨もしくは無電解メッキに連続して行うことが可能になるので、従来のように各処理を単独で行う装置間を巡って処理を行っていた製造方法と比較して、ＴＡＴの大幅な短縮化が図れる。
【図面の簡単な説明】
【図１】本発明の第１の半導体製造装置に係る実施の形態を示す概略構成図である。
【図２】電解メッキチャンバを示す概略構成図である。
【図３】電解研磨チャンバを示す概略構成図である。
【図４】本発明の第２の半導体製造装置に係る実施の形態を示す概略構成図である。
【図５】無電解メッキチャンバを示す概略構成図である。
【図６】アニーリングチャンバを示す概略構成図である。
【図７】本発明の第２の半導体装置の製造方法に係る実施の形態を示す製造工程断面図である。
【符号の説明】
１…第１の半導体製造装置、１１…電解メッキチャンバ、２１…電解研磨チャンバ、８１…搬送チャンバ、８３…搬送装置、９１…基板
Claims (13)
- 基板が電解メッキされる電解メッキ装置が構成される電解メッキチャンバと、
基板が電解研磨される電解研磨装置が構成される電解研磨チャンバと、
前記電解メッキチャンバに対する基板の搬入搬出および前記電解研磨チャンバに対する基板の搬入搬出を行う搬送装置を設置したもので、前記電解メッキチャンバと前記電解研磨チャンバのそれぞれにゲートバルブを介して接続された搬送チャンバとを備え、
前記電解メッキチャンバと前記電解研磨チャンバとの間においての基板の搬送が、前記搬送チャンバを介して当該基板を大気に開放することなく行われる
半導体製造装置。 - 前記電解メッキ装置が構成される電解メッキチャンバは、
前記基板を保持するホルダと、
前記ホルダに対向する位置に設けられたもので前記ホルダに保持された基板とともに閉空間を形成してその閉空間に電解メッキ液を充填することが可能なカップと、
前記ホルダに保持された基板表面に処理液を供給するノズルとを備えた
請求項１記載の半導体製造装置。 - 前記処理液は、洗浄液からなる
請求項２記載の半導体製造装置。 - 前記電解研磨装置が構成される電解研磨チャンバは、
前記基板を保持するホルダと、
前記ホルダに対向する位置に設けられたもので前記ホルダに保持された基板とともに閉空間を形成してその閉空間に電解研磨液を充填することが可能なカップと、
前記ホルダに保持された基板表面に処理液を供給するノズルとを備えた
請求項１記載の半導体製造装置。 - 前記処理液を供給するノズルは、
洗浄液を供給するノズルと、
エッチング液を供給するノズルとからなる
請求項４記載の半導体製造装置。 - 基板が電解メッキされる電解メッキ装置が構成される電解メッキチャンバと、
基板が電解研磨される電解研磨装置が構成される電解研磨チャンバと、
前記基板が無電解メッキされる無電解メッキ装置が構成される無電解メッキチャンバと、
前記基板がアニーリングされるアニーリング装置が構成されるアニーリングチャンバと、
前記電解メッキチャンバに対する基板の搬入搬出、前記電解研磨チャンバに対する基板の搬入搬出、前記無電解メッキチャンバに対する基板の搬入搬出、および前記アニーリングチャンバに対する基板の搬入搬出を行う搬送装置を設置したもので、前記電解メッキチャンバと前記電解研磨チャンバと前記無電解メッキチャンバと前記アニーリングチャンバとのそれぞれにゲートバルブを介して接続された搬送チャンバとを備え、
前記電解メッキチャンバ、前記電解研磨チャンバ、前記無電解メッキチャンバ、および前記アニーリングチャンバの間においての基板の搬送が、前記搬送チャンバを介して当該基板を大気に開放することなく行われる
半導体製造装置。 - 前記半導体製造装置の搬送チャンバには、前記基板に処理液を供給する液処理チャンバがゲートバルブを介して接続され、
前記搬送装置は、前記電解メッキチャンバに対する基板の搬入搬出、前記電解研磨チャンバに対する基板の搬入搬出、前記無電解メッキチャンバに対する基板の搬入搬出、および前記アニーリングチャンバに対する基板の搬入搬出を行うとともに、前記液処理チャンバに対する基板の搬入搬出を行うと共に、
前記各チャンバと前記液処理チャンバとの間においての基板の搬送が、前記搬送チャンバを介して当該基板を大気に開放することなく行われる
請求項６記載の半導体製造装置。 - 前記液処理チャンバは、前記基板を保持するホルダと、
前記ホルダに保持された基板表面に処理液を供給するノズルとを備えた
請求項７記載の半導体製造装置。 - 前記処理液を供給するノズルは、洗浄液を供給するノズルと、エッチング液を供給するノズルとからなる
請求項８記載の半導体製造装置。 - 前記電解メッキ装置が構成される電解メッキチャンバは、
前記基板を保持するホルダと、
前記ホルダに対向する位置に設けられたもので前記ホルダに保持された基板とともに閉空間を形成してその閉空間に電解メッキ液を充填することが可能なカップと、
前記ホルダに保持された基板表面に処理液を供給するノズルとを備えた
請求項６記載の半導体製造装置。 - 前記処理液は、洗浄液からなる
請求項１０記載の半導体製造装置。 - 前記電解研磨装置が構成される電解研磨チャンバは、
前記基板を保持するホルダと、
前記ホルダに対向する位置に設けられたもので前記ホルダに保持された基板とともに閉空間を形成してその閉空間に電解研磨液を充填することが可能なカップと、
前記ホルダに保持された基板表面に処理液を供給するノズルとを備えた
請求項６記載の半導体製造装置。 - 前記処理液を供給するノズルは、
洗浄液を供給するノズルと、エッチング液を供給するノズルとからなる
請求項１２記載の半導体製造装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000312834A JP4644926B2 (ja) | 2000-10-13 | 2000-10-13 | 半導体製造装置および半導体装置の製造方法 |
| TW090124825A TW567580B (en) | 2000-10-13 | 2001-10-08 | Semiconductor manufacturing device and manufacturing method for semiconductor device |
| US10/149,858 US6809029B2 (en) | 2000-10-13 | 2001-10-12 | Semiconductor production device and production method for semiconductor device |
| KR1020027007480A KR100822651B1 (ko) | 2000-10-13 | 2001-10-12 | 반도체 제조 장치 및 반도체 장치의 제조 방법 |
| PCT/JP2001/008981 WO2002031231A1 (en) | 2000-10-13 | 2001-10-12 | Semiconductor production device and production method for semiconductor device |
| US10/775,935 US20040159553A1 (en) | 2000-10-13 | 2004-02-10 | Semiconductor manufacturing apparatus and method for manufacturing semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000312834A JP4644926B2 (ja) | 2000-10-13 | 2000-10-13 | 半導体製造装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002121698A JP2002121698A (ja) | 2002-04-26 |
| JP4644926B2 true JP4644926B2 (ja) | 2011-03-09 |
Family
ID=18792344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000312834A Expired - Fee Related JP4644926B2 (ja) | 2000-10-13 | 2000-10-13 | 半導体製造装置および半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6809029B2 (ja) |
| JP (1) | JP4644926B2 (ja) |
| KR (1) | KR100822651B1 (ja) |
| TW (1) | TW567580B (ja) |
| WO (1) | WO2002031231A1 (ja) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7192335B2 (en) * | 2002-08-29 | 2007-03-20 | Micron Technology, Inc. | Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates |
| US7153195B2 (en) * | 2000-08-30 | 2006-12-26 | Micron Technology, Inc. | Methods and apparatus for selectively removing conductive material from a microelectronic substrate |
| US7134934B2 (en) * | 2000-08-30 | 2006-11-14 | Micron Technology, Inc. | Methods and apparatus for electrically detecting characteristics of a microelectronic substrate and/or polishing medium |
| US7220166B2 (en) * | 2000-08-30 | 2007-05-22 | Micron Technology, Inc. | Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate |
| US7112121B2 (en) * | 2000-08-30 | 2006-09-26 | Micron Technology, Inc. | Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate |
| US7078308B2 (en) | 2002-08-29 | 2006-07-18 | Micron Technology, Inc. | Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate |
| US7129160B2 (en) | 2002-08-29 | 2006-10-31 | Micron Technology, Inc. | Method for simultaneously removing multiple conductive materials from microelectronic substrates |
| FR2815046B1 (fr) | 2000-10-11 | 2003-01-10 | Vetrotex France Sa | Procede et dispositif de production d'un fil composite |
| US6896776B2 (en) * | 2000-12-18 | 2005-05-24 | Applied Materials Inc. | Method and apparatus for electro-chemical processing |
| US6811680B2 (en) * | 2001-03-14 | 2004-11-02 | Applied Materials Inc. | Planarization of substrates using electrochemical mechanical polishing |
| US20060169597A1 (en) * | 2001-03-14 | 2006-08-03 | Applied Materials, Inc. | Method and composition for polishing a substrate |
| US7160432B2 (en) * | 2001-03-14 | 2007-01-09 | Applied Materials, Inc. | Method and composition for polishing a substrate |
| US7582564B2 (en) * | 2001-03-14 | 2009-09-01 | Applied Materials, Inc. | Process and composition for conductive material removal by electrochemical mechanical polishing |
| US7323416B2 (en) * | 2001-03-14 | 2008-01-29 | Applied Materials, Inc. | Method and composition for polishing a substrate |
| US6899804B2 (en) * | 2001-12-21 | 2005-05-31 | Applied Materials, Inc. | Electrolyte composition and treatment for electrolytic chemical mechanical polishing |
| US7232514B2 (en) * | 2001-03-14 | 2007-06-19 | Applied Materials, Inc. | Method and composition for polishing a substrate |
| JP2005229121A (ja) * | 2001-03-16 | 2005-08-25 | Ebara Corp | 配線形成装置及びその方法 |
| US20070295611A1 (en) * | 2001-12-21 | 2007-12-27 | Liu Feng Q | Method and composition for polishing a substrate |
| JP4042408B2 (ja) | 2002-01-07 | 2008-02-06 | ソニー株式会社 | 銅膜の製造方法 |
| TWI275436B (en) | 2002-01-31 | 2007-03-11 | Ebara Corp | Electrochemical machining device, and substrate processing apparatus and method |
| JP2003332274A (ja) | 2002-05-17 | 2003-11-21 | Tokyo Seimitsu Co Ltd | 化学的機械研磨方法及び化学的機械研磨装置 |
| EP1540044A2 (en) | 2002-06-28 | 2005-06-15 | Advanced Micro Devices, Inc. | Apparatus and method for treating a substrate electrochemically while reducing metal corrosion |
| JP3636186B2 (ja) * | 2002-10-11 | 2005-04-06 | ソニー株式会社 | 半導体装置の製造方法 |
| US7390429B2 (en) * | 2003-06-06 | 2008-06-24 | Applied Materials, Inc. | Method and composition for electrochemical mechanical polishing processing |
| JP2005015885A (ja) * | 2003-06-27 | 2005-01-20 | Ebara Corp | 基板処理方法及び装置 |
| US20050048768A1 (en) * | 2003-08-26 | 2005-03-03 | Hiroaki Inoue | Apparatus and method for forming interconnects |
| US7112122B2 (en) * | 2003-09-17 | 2006-09-26 | Micron Technology, Inc. | Methods and apparatus for removing conductive material from a microelectronic substrate |
| US20050092620A1 (en) * | 2003-10-01 | 2005-05-05 | Applied Materials, Inc. | Methods and apparatus for polishing a substrate |
| US20050170080A1 (en) * | 2003-10-29 | 2005-08-04 | Basol Bulent M. | System and method for electroless surface conditioning |
| US7153777B2 (en) | 2004-02-20 | 2006-12-26 | Micron Technology, Inc. | Methods and apparatuses for electrochemical-mechanical polishing |
| JP3910973B2 (ja) * | 2004-04-22 | 2007-04-25 | 株式会社東芝 | 半導体装置の製造方法 |
| US7566391B2 (en) | 2004-09-01 | 2009-07-28 | Micron Technology, Inc. | Methods and systems for removing materials from microfeature workpieces with organic and/or non-aqueous electrolytic media |
| JP2006120870A (ja) * | 2004-10-21 | 2006-05-11 | Ebara Corp | 配線形成方法及び装置 |
| US20060197183A1 (en) * | 2005-03-01 | 2006-09-07 | International Business Machines Corporation | Improved mim capacitor structure and process |
| US7317253B2 (en) * | 2005-04-25 | 2008-01-08 | Sony Corporation | Cobalt tungsten phosphate used to fill voids arising in a copper metallization process |
| US20060249395A1 (en) * | 2005-05-05 | 2006-11-09 | Applied Material, Inc. | Process and composition for electrochemical mechanical polishing |
| US20060249394A1 (en) * | 2005-05-05 | 2006-11-09 | Applied Materials, Inc. | Process and composition for electrochemical mechanical polishing |
| FR2899243B1 (fr) | 2006-03-30 | 2008-05-16 | Saint Gobain Vetrotex | Procede et dispositif de fabrication d'un fil composite |
| FR2899571B1 (fr) | 2006-04-10 | 2009-02-06 | Saint Gobain Vetrotex | Procede de fabrication d'un enroulement a fils separes |
| US20070254485A1 (en) * | 2006-04-28 | 2007-11-01 | Daxin Mao | Abrasive composition for electrochemical mechanical polishing |
| DE102006040585B4 (de) * | 2006-08-30 | 2013-02-07 | Infineon Technologies Ag | Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt |
| US7964496B2 (en) | 2006-11-21 | 2011-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Schemes for forming barrier layers for copper in interconnect structures |
| US20090127711A1 (en) * | 2007-11-15 | 2009-05-21 | International Business Machines Corporation | Interconnect structure and method of making same |
| JP4950981B2 (ja) * | 2008-11-10 | 2012-06-13 | 株式会社東京精密 | 化学的機械研磨装置及び化学的機械研磨方法 |
| CN102220571B (zh) * | 2010-04-15 | 2014-10-15 | 鸿富锦精密工业（深圳）有限公司 | 湿式镀膜系统 |
| US8912658B2 (en) | 2010-10-29 | 2014-12-16 | International Business Machines Corporation | Interconnect structure with enhanced reliability |
| JP2012151289A (ja) * | 2011-01-19 | 2012-08-09 | Furukawa Electric Co Ltd:The | 光半導体実装用基板、その製造方法、及び光半導体装置 |
| CN102800621B (zh) * | 2011-05-25 | 2014-07-30 | 中芯国际集成电路制造(上海)有限公司 | 形成栓塞结构、半导体器件的方法 |
| CN102446829A (zh) * | 2011-09-23 | 2012-05-09 | 上海华力微电子有限公司 | 一种用于在硅片的通孔中进行电镀铜的装置 |
| US8956974B2 (en) * | 2012-06-29 | 2015-02-17 | Micron Technology, Inc. | Devices, systems, and methods related to planarizing semiconductor devices after forming openings |
| JP6328977B2 (ja) * | 2014-03-31 | 2018-05-23 | 株式会社荏原製作所 | 基板研磨装置 |
| CN105097651B (zh) * | 2014-05-07 | 2019-12-24 | 盛美半导体设备（上海）有限公司 | 镀铜减薄一体化装置 |
| US20220154342A1 (en) * | 2019-03-28 | 2022-05-19 | Tokyo Electron Limited | Substrate processing apparatus and substrate processing method |
| US10998209B2 (en) | 2019-05-31 | 2021-05-04 | Applied Materials, Inc. | Substrate processing platforms including multiple processing chambers |
| KR20210130466A (ko) | 2020-04-22 | 2021-11-01 | 한양대학교 에리카산학협력단 | 연속 전해 장치 및 방법 |
| US11749542B2 (en) | 2020-07-27 | 2023-09-05 | Applied Materials, Inc. | Apparatus, system, and method for non-contact temperature monitoring of substrate supports |
| US11817331B2 (en) | 2020-07-27 | 2023-11-14 | Applied Materials, Inc. | Substrate holder replacement with protective disk during pasting process |
| US11600507B2 (en) | 2020-09-09 | 2023-03-07 | Applied Materials, Inc. | Pedestal assembly for a substrate processing chamber |
| US11610799B2 (en) | 2020-09-18 | 2023-03-21 | Applied Materials, Inc. | Electrostatic chuck having a heating and chucking capabilities |
| US11674227B2 (en) | 2021-02-03 | 2023-06-13 | Applied Materials, Inc. | Symmetric pump down mini-volume with laminar flow cavity gas injection for high and low pressure |
| US12002668B2 (en) | 2021-06-25 | 2024-06-04 | Applied Materials, Inc. | Thermal management hardware for uniform temperature control for enhanced bake-out for cluster tool |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57143838A (en) * | 1981-02-27 | 1982-09-06 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS60138090A (ja) * | 1983-12-26 | 1985-07-22 | Toppan Printing Co Ltd | 部分銀めつき方法 |
| JPH09256200A (ja) * | 1996-03-19 | 1997-09-30 | Hitachi Cable Ltd | めっき膜の表面処理方法 |
| JP2000100893A (ja) * | 1998-09-18 | 2000-04-07 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| WO2000059682A1 (en) * | 1999-04-03 | 2000-10-12 | Nutool, Inc. | Method and apparatus for plating and polishing a semiconductor substrate |
| JP2002531702A (ja) * | 1998-11-28 | 2002-09-24 | エーシーエム リサーチ，インコーポレイティド | 半導体ワークの電気めっきおよび／または電解研磨中に半導体ワークを保持して位置決めする方法および装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511326A (ja) * | 1974-06-25 | 1976-01-08 | Sumitomo Electric Industries | Metsukimaeshorihoho |
| JPH02217498A (ja) * | 1989-02-17 | 1990-08-30 | Shinmei Kogyo Kk | メッキ処理システム |
| US6017437A (en) * | 1997-08-22 | 2000-01-25 | Cutek Research, Inc. | Process chamber and method for depositing and/or removing material on a substrate |
| TW405158B (en) * | 1997-09-17 | 2000-09-11 | Ebara Corp | Plating apparatus for semiconductor wafer processing |
| US6197123B1 (en) * | 1997-12-18 | 2001-03-06 | Texas Instruments Incorporated | Method for cleaning a process chamber used for manufacturing substrates during nonproduction intervals |
| US6136163A (en) * | 1999-03-05 | 2000-10-24 | Applied Materials, Inc. | Apparatus for electro-chemical deposition with thermal anneal chamber |
| US6440261B1 (en) * | 1999-05-25 | 2002-08-27 | Applied Materials, Inc. | Dual buffer chamber cluster tool for semiconductor wafer processing |
| US6503375B1 (en) * | 2000-02-11 | 2003-01-07 | Applied Materials, Inc | Electroplating apparatus using a perforated phosphorus doped consumable anode |
| JP4055334B2 (ja) * | 2000-06-13 | 2008-03-05 | ソニー株式会社 | 半導体装置の製造方法 |
| US6747734B1 (en) * | 2000-07-08 | 2004-06-08 | Semitool, Inc. | Apparatus and method for processing a microelectronic workpiece using metrology |
| KR100434946B1 (ko) * | 2001-09-28 | 2004-06-10 | 학교법인 성균관대학 | 무전해도금방식을 이용한 반도체 소자의 구리배선형성방법 |
-
2000
- 2000-10-13 JP JP2000312834A patent/JP4644926B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-08 TW TW090124825A patent/TW567580B/zh not_active IP Right Cessation
- 2001-10-12 KR KR1020027007480A patent/KR100822651B1/ko not_active IP Right Cessation
- 2001-10-12 WO PCT/JP2001/008981 patent/WO2002031231A1/ja active Application Filing
- 2001-10-12 US US10/149,858 patent/US6809029B2/en not_active Expired - Fee Related
-
2004
- 2004-02-10 US US10/775,935 patent/US20040159553A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57143838A (en) * | 1981-02-27 | 1982-09-06 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| JPS60138090A (ja) * | 1983-12-26 | 1985-07-22 | Toppan Printing Co Ltd | 部分銀めつき方法 |
| JPH09256200A (ja) * | 1996-03-19 | 1997-09-30 | Hitachi Cable Ltd | めっき膜の表面処理方法 |
| JP2000100893A (ja) * | 1998-09-18 | 2000-04-07 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| JP2002531702A (ja) * | 1998-11-28 | 2002-09-24 | エーシーエム リサーチ，インコーポレイティド | 半導体ワークの電気めっきおよび／または電解研磨中に半導体ワークを保持して位置決めする方法および装置 |
| WO2000059682A1 (en) * | 1999-04-03 | 2000-10-12 | Nutool, Inc. | Method and apparatus for plating and polishing a semiconductor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040159553A1 (en) | 2004-08-19 |
| US6809029B2 (en) | 2004-10-26 |
| KR20020065562A (ko) | 2002-08-13 |
| JP2002121698A (ja) | 2002-04-26 |
| WO2002031231A1 (en) | 2002-04-18 |
| US20030113996A1 (en) | 2003-06-19 |
| KR100822651B1 (ko) | 2008-04-17 |
| TW567580B (en) | 2003-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4644926B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JP5820870B2 (ja) | 金属堆積のために基板表面を調整する方法および統合システム | |
| US8771804B2 (en) | Processes and systems for engineering a copper surface for selective metal deposition | |
| US8241701B2 (en) | Processes and systems for engineering a barrier surface for copper deposition | |
| US6821902B2 (en) | Electroless plating liquid and semiconductor device | |
| US8415261B1 (en) | Capping before barrier-removal IC fabrication method | |
| US6706422B2 (en) | Electroless Ni—B plating liquid, electronic device and method for manufacturing the same | |
| US20050282378A1 (en) | Interconnects forming method and interconnects forming apparatus | |
| KR101506352B1 (ko) | 금속 증착을 위해 기판 표면을 가공하는 프로세스 및 통합 시스템 | |
| US20060003570A1 (en) | Method and apparatus for electroless capping with vapor drying | |
| US20050048768A1 (en) | Apparatus and method for forming interconnects | |
| JP2001181851A (ja) | めっき方法及びめっき構造 | |
| KR20040008205A (ko) | 무전해 도금액 및 반도체 디바이스 | |
| KR20040033260A (ko) | 반도체 장치의 제조 방법 | |
| JP2006016684A (ja) | 配線形成方法及び配線形成装置 | |
| JP2006120870A (ja) | 配線形成方法及び装置 | |
| JP2002329682A (ja) | Ｃｕ薄膜作製方法 | |
| KR20010112653A (ko) | 반도체 장치의 제조 방법 | |
| US20040186008A1 (en) | Catalyst-imparting treatment solution and electroless plating method | |
| JP2005116630A (ja) | 配線形成方法及び装置 | |
| JP2005072044A (ja) | 配線形成装置 | |
| CN112687610B (zh) | 互连结构及其形成方法 | |
| KR100885467B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| JP2003213438A (ja) | めっき装置及びめっき方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091007 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |