KR100434946B1 - 무전해도금방식을 이용한 반도체 소자의 구리배선형성방법 - Google Patents

무전해도금방식을 이용한 반도체 소자의 구리배선형성방법 Download PDF

Info

Publication number
KR100434946B1
KR100434946B1 KR10-2001-0060732A KR20010060732A KR100434946B1 KR 100434946 B1 KR100434946 B1 KR 100434946B1 KR 20010060732 A KR20010060732 A KR 20010060732A KR 100434946 B1 KR100434946 B1 KR 100434946B1
Authority
KR
South Korea
Prior art keywords
copper
electroless plating
semiconductor device
metal catalyst
solution
Prior art date
Application number
KR10-2001-0060732A
Other languages
English (en)
Other versions
KR20030027445A (ko
Inventor
정찬화
조성민
오윤진
Original Assignee
학교법인 성균관대학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 성균관대학 filed Critical 학교법인 성균관대학
Priority to KR10-2001-0060732A priority Critical patent/KR100434946B1/ko
Priority to US10/097,308 priority patent/US6486055B1/en
Publication of KR20030027445A publication Critical patent/KR20030027445A/ko
Application granted granted Critical
Publication of KR100434946B1 publication Critical patent/KR100434946B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법에 대해 개시한다. 본 발명의 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법은, 오염원 제거 및 구리의 균일증착을 위해 세정공정을 진행하는 제1 단계; 상기 구리가 증착되는 영역에서 자발적인 촉매 활성화 경향을 뛰도록 금속촉매로 전처리함과 동시에 공정온도를 변화시켜 웨이퍼 표면과 배선이 형성될 영역에서 서로 다른 결합력과 크기를 갖는 금속촉매 전처리용액으로 촉매입자를 성장시키는 제2 단계; 상기 웨이퍼 표면에서 금속촉매를 제거하기 위해 세정하는 제3 단계; 및 상기 제3 단계의 결과물에 구리 무전해도금 용액에 의해 금속촉매가 형성된 영역에서 구리를 성장시키는 제4 단계를 포함하여 이루어진 것을 특징으로 한다. 본 발명에 따르면, 진공장비를 이용한 전처리공정을 습식공정으로 대체함으로써 공정이 비교적 간단하고 공정비용이 상당히 절감되는 효과를 기대할 수 있다. 또한, 배선 내에만 선택적으로 구리를 성장시킴으로서 후속공정인 웨이퍼 평탄화공정을 생략할 수 있는 효과를 가지고 있다. 그리고, 기존에 제시되어왔던 자외선 사진공정(Ultra-violet radiation photo-process)을 이용한 선택적인 구리성장방법들과 비교해서도 공정이 단순하다는 장점을 가지고 있다

Description

무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법{Method for forming Cu interconnection of semiconductor device using electroless plating}
본 발명은 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법에 관한 것으로, 특히 구리배선을 성장시키기 위한 금속촉매에 선택적인 전처리공정을 수행하여 해당 배선영역에서만 구리를 성장시키는 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법에 관한 것이다.
지금까지의 반도체소자의 금속배선 공정(metal interconnection process)은 알루미늄(Al)과 텅스텐(W)을 사용하여 왔으나, 최근에는 보다 낮은 저항과 우수한 금속성질을 가지고 있는 구리(Cu)로 대체를 하고 있으며, 이에 대한 연구가 활발하게 진행되고 있다. 이미 일부 반도체 소자에서는 전해도금 방식을 이용하여 구리를 증착하는 공정을 사용하고 있다. 구리를 증착하는 방법에는 화학기상증착방식(chemical vapor deposition), 스퍼터링 방식(sputtering deposition), 전해도금(electrolytic plating) 등의 방식 등이 있다. 하지만 기존의 진공증착 방식에서는 구리금속유기화합물의 개발에 많은 어려움이 있으며, 스퍼터링 방식에서도 균일한 구리막을 얻을 수 없는 등 여러 가지 문제점을 가지고 있다.
그러면, 여기서 종래의 반도체 소자의 구리배선 공정에 대해 설명하기로 한다.
도 1a 및 도 1b는 종래의 구리배선 형성공정을 개략적으로 나타낸 단면도이다. 도 1a 및 도 1b를 참조하면, 실리콘 웨이퍼(1) 상에 층간절연막(InterLayer Dielectrics; ILD, 2)을 성장시킨 후, 포토공정 및 식각공정을 진행하여 비아홀 및트렌치를 형성시켜 다양한 모양의 배선을 형성시킨다. 상기 층간절연막(2)은 실리콘 산화막(SiO2) 또는 FSG(Silicon OxyFluoride; SiOF)를 이용하여 형성한다. 이어서 세정과정을 거쳐 상기 층간절연막(2) 상에 금속장벽층(Metal Diffusion Barrier(Ta, Ti, TaN, TiN), 3)을 스퍼터링 방법에 의해 일정 두께로 증착시키게 된다. 이 때, 비아홀의 에스펙트 비가 클 경우에는 접착층의 스퍼터링 증착시에 스텝 커버리지를 향상시킬 수 있는 콜리메이티드(collimated) 방식을 사용한다.
다음으로 상기 금속장벽층(3) 상에 스퍼터링방식으로 얇은 구리촉매막(copper seed layer, 4)을 증착시킨 후, 비아홀 및 트렌치가 매립되고 공정처리 영역 전체 상부에 구리 배선층(5a)을 증착시키게 된다. 이 때, 구리 배선층(5a)은 무전해도금, 전해도금, 스퍼터링 및 CVD 방법 중 어느 하나를 이용하여 형성할 수 있고, 이 중에서 전해도금 방법이나 CVD 방법이 비아홀 매립 특성이 우수하다. 전해도금 방법을 이용하는 경우에는 구리 시드층(seedlayer)를 100 내지 1000Å의 두께로 미리 증착해야 한다.
이후, 증착된 구리 배선층 위에 다시 소자공정을 진행하기 위하여 화학적기계적 연마(chemical mechanical planarizatin) 방법 또는 전해 폴리싱과 화학적 기계적 연마의 혼합 사용에 의해 층간절연막(2) 상부의 구리 배선층(5a), 금속장벽층(3) 및 구리촉매막(4)을 제거한다. 이 과정을 거치면 구리(5b)는 패턴이 된 배선에만 위치하게 된다.
한편, 층간절연막(2) 및 구리 배선층(5b)을 포함하는 전체 구조 상부에 실리콘 질화막 등을 이용하여 캡핑층(미도시)을 전면증착하여 구리 배선층(5b) 내의 구리 원자가 층간절연막(2)으로 확산되는 것을 방지하는 공정을 진행한다.
한편, 구리무전해도금 방식에서도 표면의 자발적인 활성화를 위해서 많은 연구가 되어 왔다. 일반적으로 팔라듐을 이용한 촉매용액을 제조하여 다양한 방식으로 웨이퍼 위에 팔라듐 입자들을 증착시키는 연구가 많이 행해져 왔으며, 최근에는 팔라듐 촉매용액을 웨이퍼에 회전코팅 방식을 이용하여 코팅을 한 뒤 사진공정(Photo process)을 이용하여 자외선(Ultra-violet radiation)에 노출되는 부분은 팔라듐이 웨이퍼에 붙어 있고 그렇지 않은 곳에는 세정공정으로 제거하는 방식을 이용하여 원하는 곳에만 팔라듐 입자를 증착을 시킨 후, 무전해도금을 실시하여 선택적으로 구리를 증착시키는 방식을 사용하였다. 하지만 이 방식은 사진공정이 들어가야 하는 문제가 있으며 사진공정에 효율적인 팔라듐 촉매용액을 만드는 데에 많은 어려움이 있다.
또한, 지금까지 금속배선공정에 사용되어지고 있는 전해도금의 여러 가지 어려움으로는, 급속한 구리성장으로 인한 구리막의 전기적 성질의 저하, 웨이퍼 전체 표면에 있어서 성장되는 구리막의 성장 속도의 차, 그리고 전해도금시에 필수적인 구리촉매막의 형성 등을 들 수 있을 뿐만 아니라, 특히 전해도금 자체가 습식공정임에도 불구하고 선행공정이 진공공정임으로 전체 도금공정의 수가 늘어나게 되는 단점을 가지고 있었다.
따라서, 본 발명의 목적은 구리배선을 성장시키기 위한 금속촉매에 선택적으로 전처리공정을 수행하여 해당 영역에서만 구리를 성장시키는 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법을 제공하는데 있다.
즉, 금속장벽층 표면의 세정공정을 통해 양질의 구리막을 성장시키고자 하며, 금속촉매(금, 은, 구리, 니켈, 주석, 철, 팔라듐 등) 전처리공정과 후처리공정을 통하여 웨이퍼의 패턴 내에만 선택적으로 구리를 증착하고자 한다. 또한, 여러 금속촉매 중에 팔라듐을 포함한 전처리용액을 이용한 금속촉매 처리공정에서는 용액의 조성과 공정온도에 따라 표면에 증착되는 입자가 표면에 흡착된 화학적 구조를 다르게 하여 웨이퍼의 표면 구조에 따라 팔라듐 입자가 증착되는 위치와 크기를 변화시킴으로써 팔라듐 처리공정 후에 웨이퍼 세정을 통하여 선택적으로 팔라듐 입자를 증착하여 선택적인 구리증착을 구현하고자 한다.
도 1a 및 도 1b는 종래의 구리배선 형성공정을 개략적으로 나타낸 단면도,
도 2는 본 발명의 일실시예에 의한 구리증착 공정의 흐름도,
도 3a 및 도 3b는 금속장벽층에 오염물질 형성 및 세정 상태를 개략적으로 나타낸 단면도,
도 4는 본 발명의 일실시예에 의한 웨이퍼 세정공정의 흐름도,
도 5a 및 도 5b는 금속장벽층에 팔라듐화합물 형성 및 세정 상태를 개략적으로 나타낸 단면도,
도 6은 공정 온도와 팔라듐 입자크기와의 상관관계를 개념적으로 나타낸 도면,
도 7은 팔라듐 전처리 공정온도 상승에 따라 성장된 팔라듐 입자 및 이를 세정한 상태도,
도 8은 본 발명의 일실시예에 의한 구리무전해도금 용액을 제조하는 과정을 나타낸 흐름도,
도 9a 내지 도 9d는 팔라듐 전처리후, 세정을 진행하지 않고 구리무전해도금을 진행하는 공정과정을 나타낸 단면도,
도 10은 도 9에서 진행한 공정결과를 나타낸 단면도,
도 11a 내지 도 11e는 팔라듐 전처리후, 세정을 진행하고 구리무전해도금을 진행하는 공정과정을 나타낸 단면도,
도 12a 및 도12b는 도 11에서 진행한 공정결과를 나타낸 평면도 및 단면도,
도 13은 웨이퍼 전영역에 균일하게 성장된 구리막을 나타낸 평면도 및 확대도,
도 14a 내지 도 14d는 본 발명의 적용되어 배선내에만 성장한 구리를 나타낸 도면,
도 15a 및 도 15b는 배선 내에 선택적으로 성장된 구리에 대해 CMP공정을 진행한 상태를 나타낸 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1, 11, 30 : 실리콘 웨이퍼 2, 12, 31 : 층간절연막
3, 13, 20, 32 : 금속장벽층 4, 21, 22, 23 : 금속촉매
5a, 5b, 34, 36, 37, 38 : 구리
상기한 본 발명의 목적을 달성하기 위한 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법은, 오염원 제거 및 구리의 균일증착을 위해 세정공정을 진행하는 제1 단계; 상기 구리가 증착되는 영역에서 자발적인 촉매 활성화 경향을 뛰도록 금속촉매로 전처리함과 동시에 공정온도를 변화시켜 웨이퍼 표면과 배선이 형성될 영역에서 서로 다른 결합력과 크기를 갖는 금속촉매 전처리용액으로 촉매입자를 성장시키는 제2 단계; 상기 웨이퍼 표면에서 금속촉매를 제거하기 위해 세정하는 제3 단계; 및 상기 제3 단계의 결과물에 구리 무전해도금 용액에 의해 금속촉매가 형성된 영역에서 구리를 성장시키는 제4 단계를 포함하여 이루어진 것을 특징으로 한다.
이 때, 상기 제1 단계는, 웨이퍼 표면에 형성된 유기물과 금속오염물을 제거하기 위해 황산과 과산화수소의 중량비를 1 내지10 : 1로 하고, 세정시간은 1분 내지 10분에서 진행하는 단계; 및 상기 웨이퍼 표면에 형성된 산화물질을 제거하기 위해 불산과 물의 중량비를 1 내지10 : 100으로 하고, 세정시간은 1분 내지 2분에서 진행하는 단계로 이루어진다.
또한, 상기 제2 단계의 선택적 구리증착공정의 전처리 용액으로 사용되는 금속촉매는, 팔라듐(Pd), 금(Au), 은(Ag), 주석(Sn), 니켈(Ni), 철(Fe), 구리(Cu), 백금(Pt)에서 선택된 어느 하나를 사용하며, 팔라듐을 이용한 금속촉매 전처리 용액의 조성은 0.01 내지 0.1g/l 팔라듐 클로라이드(PdCl2), 3 내지 20ml 암모니아(NH4OH), 1 내지 20ml 염산(HCl), 1 내지 10ml 불산(HF)을 혼합한다. 이 때, 상기 금속촉매 전처리 용액에 표면 산화제로서 HNO3, 용액의 안정성을 위한 계면활성제로서 polyethelyeneglycol(PEG), Triton을 더 첨가하는 것이 바람직하다.
그리고, 상기 제2 단계의 금속촉매 전처리의 공정온도는 50 내지 80℃ 사이에서 행해지며, 이에 따라 용액내의 Pd(NH3)2Cl2에서 Pd금속입자만이 표면에 성장된다. 여기서, 상기 제2 단계의 전처리 공정온도에 따라 상온에서 수십 나노사이즈의 미세한 입자를 증착시키며, 공정온도를 50 내지 80℃ 사이에서 수백 나노사이즈까지 증가시키게 된다.
한편, 상기 제4 단계의 구리 무전해도금에 앞서 무전해도금 용액제조는, a. 과수화황산구리(24)과 EDTA(25)를 첨가한 후 교반을 시키는 단계; b. 전자를 공급하는 HCHO가 산의 상태에서는 메탄올로 급변하기 때문에 이러한 부반응을 막기 위해서 HCHO를 넣기 전에 용액을 TMAH로 pH를 알칼리 상태로 만드는 단계; c. 상기 b단계의 결과물에 HCHO(27)를 혼합하는 단계; d. 첨가제(28)를 넣는 단계; 및 e. TMAH(29)로 pH를 12∼13으로 조절을 한 후 교반하는 단계로 이루어진다. 이 때, 구리 무전해도금은 50 내지 80℃ 사이에서 진행하는 것이 바람직하다.
한편, 상기 제4 단계의 무전해도금공정 이후에 후처리 공정을 위한 평탄화(CMP) 공정을 더 진행하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명한다.
도 2는 본 발명의 일실시예에 의한 구리증착 공정의 흐름도이다.
여기서, 종래의 층간절연막(ILD) 성장, 포토공정 및 식각공정을 통한 비아홀 및 트렌치 형성, 및 금속장벽층 증착의 과정은 종래와 동일하므로 중복 설명은 피하기로 한다.
도 2를 참조하면, 먼저 구리 무전해도금에 앞서 두 가지의 전처리공정을 거치게 되는데 우선, 표면의 유기 오염물이나 금속오염물, 그리고 금속 산화물 등을 제거하기 위한 웨이퍼 세정공정을 하게 된다(S10). 이렇게 세정공정을 마친 웨이퍼는 팔라듐 촉매용액에서 다시 금속장벽층이 구리 무전해도금 용액에서 자발적인 표면 활성화반응을 유발시키게 하는 금속촉매활성화 전처리공정을 하게 된다(S20).이때 팔라듐 전처리공정의 온도, 시간, 용액의 조성에 따라 표면에 증착되는 팔라듐의 입자들이 여러 가지 형태로 존재하게 된다. 이후, 팔라듐 전처리공정 조건에 따라 즉, 전처리공정 후 웨이퍼를 세정작업을 진행함(S30)에 따라서 팔라듐 입자를 선택적으로 원하는 배선 내에만 증착시킬 수 있으며 무전해도금을 한 뒤에 구리가 웨이퍼 패턴 위에만 성장하는 선택적인 구리성장을 보이게 된다(S40). 한편, 팔라듐 전처리를 한 뒤 웨이퍼의 세정공정 없이 바로 구리 무전해도금을 하면 구리는 표면에 균일하게 증착이 된다(S50).
도 3a 및 도 3b는 금속장벽층에 오염물질 형성 및 세정 상태를 개략적으로 나타낸 단면도이다. 도 3a 및 도 3b를 참조하면, 참조번호 11은 실리콘 웨이퍼, 참조번호 12는 층간절연막, 참조번호 13은 금속장벽층을 각각 나타낸다. 여기에 참조번호 14는 상기 금속장벽층(13)이 대기 중에 노출이 되면 금속, 유기 오염물질과 금속산화물질(TiO2, TiO, TaO, TaO2...)과 같은 여러 가지 오염물질들(14)을 나타낸다. 이들의 오염물질을 제거하기 위해 세정공정을 진행하면, 도 3b에 도시된 바와 같이 금속장벽층(13) 위의 오염물질이 제거되게 된다.
이 때, 상기 금속장벽층에 대한 세정공정에 대해 자세히 설명하기로 한다.
도 4는 본 발명의 일실시예에 의한 웨이퍼 세정공정의 흐름도이다. 상기한 바와 같이, 금속장벽층이 증착된 후에 웨이퍼가 대기 중에 노출이 되면 금속장벽층 표면에 유기오염물질이나 금속오염물질이 생기게 된다. 또한, 표면이 산화가 됨에따라 금속 산화물 또한 표면에 형성이 된다. 이 오염물질은 무전해도금 공정을 통하여 구리를 증착시킴에 있어서 증착된 구리막의 질에 치명적인 영향을 주게 된다. 일단 금속장벽층이 구리증착에 있어서 자발적인 촉매역할을 하는 능력이 떨어지게 되며 구리막의 증착이 균일하게 되지 않는다. 또한 금속장벽층과 증착된 구리막과의 접착력이 좋지 않게 된다. 그러므로 이러한 오염물질들을 제거하기 위해 황산을 이용한 유기 및 금속오염물 제거와 불산을 이용한 금속산화물제거를 위한 세정공정을 진행하게 된다.
구체적으로 도 4에 도시된 바와 같이, 먼저 황산과 과산화수소의 비로 조성된 용액에서 1∼5min 정도 넣어 구리막에 증착된 유기물과 금속오염물질들을 제거한다(S31). 황산-과산화수소 세정 후에 초순수물(DI water)로 세정한다(S32).
다음 공정으로는 금속장벽층의 표면에 형성된 금속산화물을 제거하는 공정으로서 불산(hydroflouric acid)용액을 초순수물과 적당량의 비로 제조를 하여 사용한다. 불산세정은 10∼60초 정도하며(S33) 초순수물로 세정하여(S34) 질소가스로 건조시킨다(S35). 이후, 금속촉매용액을 이용한 표면 전처리공정을 진행하게 되는데 이는 도 5에서 설명한다.
도 5a 및 도 5b는 금속장벽층에 팔라듐화합물 형성 및 세정 상태를 개략적으로 나타낸 단면도이다. 도 5a 및 도 5b를 참조하면, 상온에서 금속촉매 전처리공정을 한 뒤의 금속촉매 입자들(21)이 금속장벽층 표면(20)에 증착된 상태를 나타내고 있다.
일반적으로 현재 사용되고 있는 구리 무전해도금 공정은 증착되고자 하는 표면이 자발적인 촉매 활성화 경향을 띄도록 전처리공정이 필요하다. 일반적으로 팔라듐을 이용해 촉매용액을 만들고 웨이퍼를 담가 표면활성화 공정을 하게 된다. 팔라듐을 예를 들어보면 팔라듐 촉매용액의 제조에 들어가는 성분들은 주로 팔라듐 클로라이드(PdCl2), 암모니아(NH4OH), 염산(HCl), 그리고 불산(HF)등이 들어간다. 그 외에 은(Ag), 아연(Zn), 구리(Cu), 그리고 철(Fe)와 같은 이온들이 함께 첨가되기도 한다.
본 발명에서 제조된 팔라듐 촉매 용액은 팔라듐 클로라이드(PdCl2), 암모니아(NH4OH), 염산(HCl), 그리고 불산(HF)으로 이루어졌다. 팔라듐 클로라이드가 염산과 반응을 하면 팔라듐은 [PdCl4]-의 형태가 된다. 이때 용액의 색은 노란색으로 변하게 된다. 여기에 암모니아를 첨가하면 용액은 무색으로 변하게 되며 팔라듐은 용액 내에서 Pd(NH3)2Cl2의 형태로 존재하게 된다. 상기 용액을 사용하여 웨이퍼를 전처리하였을 경우 공정조건에 따라 팔라듐은 웨이퍼 표면에 수십에서 수백 나노사이즈의 입자들이 균일하게 증착이 되며 순수한 금속 팔라듐입자뿐 아니라. 팔라듐 용액 내에 존재하고 있는 Pd(NH3)2Cl2(21)과 같은 팔라듐화합물이 그대로 증착이 되어져 있다. 용액 내에서 HF의 역할은 금속장벽층의 옥사이드 물질을 식각하는 역할을 한다. 본 발명에서 사용된 팔라듐 용액에서의 팔라듐의 증착 메커니즘은 다음과 같다.
Ti0+ 6HF → H2[TiF6]aq + 2H2↑ + 4e-(1)
Pd2++ 2e-→ Pd↓ (2)
반응식 (1)에서 Ti는 HF에 식각되면서 H2[TiF6
Components PdCl2 HCl NH4OH HF
Quantity(perliter) 0.2~1g 2.5~8ml 40~100ml 1~10ml
본 발명에서는 팔라듐전처리 공정조건 중에 온도를 변화시킴으로서 표면에 증착되어있는 팔라듐 입자들의 형태가 다르도록 하였다. 상온에서 팔라듐전처리공정을 하였을 경우 금속장벽층에 흡착되어있는 팔라듐입자들은 용액 내에서 환원된 팔라듐 입자들과 함께 상당량의 Pd(NH3)2Cl2(21)의 형태로 존재하게 된다. 이 팔라듐 화합물은 물에 쉽게 용해가 되므로 전처리공정을 한 뒤 웨이퍼를 세정하게 되면, 도 5b에 도시된 바와 같이, 금속장벽층 표면(20) 위의 팔라듐 입자들은 모두 씻겨 나아가게 된다.
한편, 상기한 바와 같이, 상온에서 공정을 하게 되면 웨이퍼 위에 증착된 팔라듐 입자들의 크기는 수십 나노미터의 작은 크기를 갖지만, 공정온도가 증가를 하게 되면 팔라듐 입자들이 표면에 증착하는 속도가 빨라지며 입자의 크기도 수 백 나노미터까지 커지게 된다. 이는 도 6에 개념적으로 잘 도시되어 있다.
도 6은 공정 온도와 팔라듐 입자크기와의 상관관계를 개념적으로 나타낸 도면으로서, 도시된 바와 같이 팔라듐 공정온도에 따라 팔라듐 입자들(21)의 크기가 달라진다. 상온에서 증착 시에는 입자의 크기가 수십 나노사이즈이지만 공정 온도가 높아지면 수백 나노사이즈까지 증가한다. 이 때, 웨이퍼 표면에 흡착된 팔라듐과 내부에 흡착된 팔라듐을 선택적으로 제거하는 공정을 진행하게 되는데, 이는 도 7에 잘 도시되어 있다.
도 7은 팔라듐 전처리 공정온도 상승에 따라 성장된 팔라듐 입자 및 이를 세정한 상태도이다. 도 7에 도시된 바와 같이, 본 발명의 팔라듐 전처리공정의 온도는 상온(30° ∼ 40°)에서 80℃정도 사이에서 이루어지며 온도가 높은 상태에서 증착된 팔라듐 입자의 형태는 유기화합물 형태가 아닌 주로 순수 금속 팔라듐 상태이다. 또한, 팔라듐 전처리 공정온도를 상승시키게 되면 입자들의 사이즈가 커짐과 동시에 주로 패턴 내에 입자들이 성장하게 된다. 이 팔라듐 입자들은 웨이퍼의 패턴 안에서 성장할 경우에는 표면에 흡착력이 상당히 강하다. 따라서 웨이퍼를 세정할 경우 웨이퍼의 표면에 형성된 입자들은(22) 쉽게 탈착이 되어지며 내부에 성장한 입자들은(23) 계속 흡착되어 있게 된다.
이와 같이 본 발명에서는 팔라듐을 용액 내에서 Pd(NH3)2Cl2의 형태로 존재하게 제조하여 전처리공정의 온도를 변화시킴으로 인해 웨이퍼에 증착되는 팔라듐의 형태를 상온에서는 순수 팔라듐 입자뿐만 아니라 Pd(NH3)2Cl2의 형태로 증착되게 하였으며 높은 온도에서는 순수한 금속 팔라듐 입자만을 성장시켰다.
이후, 금속촉매 전처리공정에 따른 선택적인 구리 무전해도금 공정을 진행하게 되는데, 구리 무전해도금에 사용되는 시약은 과수화황산구리(Cu2O4·5H2O), 에틸렌디아민테트라아세테이트(Ethylenediaminetetraacetic acid, EDTA), 테트라메틸암모늄하이드록사이드(Tetraammoiumhydroxide, TMAH), 포르말데하이드(Formaldehyde)가 사용된다. 본 발명에서는 용액의 pH조절을 위하여 TMAH를 사용하였으며 공정의 pH는 12∼13사이에서 조절하였으며 공정의 온도는 50∼80℃이다. 또한 용액내의 자발적인 구리석출을 막기 위하여 첨가제들을 사용하였다. 구리도금용액의 안정성을 유지하기 위하여 계면활성제인 Triton X-100, PEG(polyethyleneglycol)을 첨가하였다. 구리 무전해도금시에 가장 문제가 되는 것 중 하나는 반응의 부산물인 수소기체가 표면에 생기고 표면에서 제거되지 않은 상태로 그 위에 구리가 증착됨에 따라 증착된 구리가 표면에 흡착력이 약하게 된다. 이러한 문제점을 해결하기 위해 일반적인 구리무전해도금 공정에서 많이 사용하는 2,2'-dipysidyl을 사용하였다.
도 8은 본 발명의 일실시예에 의한 구리무전해도금 용액을 제조하는 과정을 나타낸 흐름도이다. 도 8에 도시된 바와 같이, 과수화황산구리과 EDTA를 첨가한 후 교반을 시킨 뒤(S60) TMAH를 첨가하여 용액의 pH를 알칼리 상태로 만든다(S62). 그리고 HCHO를 첨가한다(S63). 이는 HCHO가 산의 상태에서는 메탄올로의 반응이 빠르기 때문에 이러한 부반응을 막기 위해서이다. 그리고 그 밖의 첨가제를 넣은 후(S64) 다시 TMAH로 pH를 12∼13으로 조절을 한 뒤 잘 교반한다(S65).
팔라듐 공정 온도 웨이퍼 세정 구리무전해도금
상온 유 구리증착이 되지 않음
무 균일한 구리막 증착
30∼80℃ 유 선택적 구리증착
무 균일한 구리막 증착
상기한 표2에서 제시한 방법들에서 세정유무에 따라 구리막의 형성이 달라지게 된다.
도 9a 내지 도 9d는 팔라듐 전처리후, 세정을 진행하지 않고 구리무전해도금을 진행하는 공정과정을 나타낸 단면도이고, 도 10은 도 9에서 진행한 공정결과를 나타낸 단면도이다. 도 9a 내지 도 9d와 도 10에 도시된 바와 같이, 팔라듐 전처리공정을 상온에서나 높은 온도에서 한 뒤 웨이퍼 세정을 하지 않고 무전해도금을 하면 구리는 웨이퍼의 패턴의 안쪽뿐만 아니라 모든 곳에 균일하게 증착이 된다. 또한 구리막의 성장 시에 촉매역할을 하던 팔라듐 입자들(33)은 구리막의 성장(34)과 함께 막의 표면 위에만 위치하게 된다. 참조번호 30은 실리콘 웨이퍼, 31은 층간절연막, 32는 금속장벽층을 각각 나타낸다.
도 11a 내지 도 11e는 팔라듐 전처리후, 세정을 진행하고 구리무전해도금을 진행하는 공정과정을 나타낸 단면도이고, 도 12a 및 도12b는 도 11에서 진행한 공정결과를 나타낸 평면도 및 단면도이다. 도 11a 내지 도 11e와 도 12a 및 도12b에 도시된 바와 같이, 팔라듐 공정의 온도를 40∼80℃로 상승시켜 전처리공정을 하고 웨이퍼를 세정하면 웨이퍼의 표면에 있는 팔라듐입자들은 씻겨지고 패턴 내에만 입자들(35)이 남아 있게 된다. 이 상태에서 구리무전해도금을 수행하면 구리는 웨이퍼의 패턴 내에서만 성장을 한다. 이것은 팔라듐 입자들이 순수한 금속팔라듐입자상태로서 주로 패턴 내에서 성장을 하게 되고 세정과정을 통하여 웨이퍼의 표면에 있는 입자들은 씻겨 나아가게 된다. 따라서 팔라듐 전처리공정 후에 성장되는 구리 또한 팔라듐 입자들이 있는 패턴 내에만 증착되게 된다. 참조번호 30은 실리콘 웨이퍼, 31은 층간절연막, 32는 금속장벽층을 각각 나타낸다.
도 13a 및 도 13b는 웨이퍼 전영역에 균일하게 성장된 구리막을 나타낸 평면도 및 확대도이다. 이는 실제 실험 결과를 사진으로 촬영한 것으로서, 기존의 무전해도금과 같이 웨이퍼의 모든 부분에 균일하게 성장된 구리막의 모습을 볼 수 있다. 즉, 웨이퍼와 배선 내에까지 균일하게 증착되었음을 알 수 있다.
도 14a 내지 도 14d는 본 발명의 적용되어 배선내에만 성장한 구리를 나타낸 도면이다. 이는 실제 실험 결과를 사진으로 촬영한 것으로서, 웨이퍼의 배선 내에만 선택적으로 성장한 구리의 모습을 볼 수 있다.
도 15a 및 도 15b는 배선 내에 선택적으로 성장된 구리에 대해 CMP공정을 진행한 상태를 나타낸 도면이다. 도 15a 및 도 15b를 참조하면, 상기한 도 11과 같은 선택적인 구리성장을 현재의 구리 다층배선 공정에 적용을 할 경우, 구리는 배선 내에만 선택적 성장(37)을 시킬 수 있으며 보다 수월한 CMP공정을 진행할 수 있으므로 보다 평탄화된 구리배선(38)을 얻을 수 있다. 참조번호 30은 실리콘 웨이퍼, 31은 층간절연막, 32는 금속장벽층을 각각 나타낸다.
상술한 바와 같이, 본 발명에 따른 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법은, 무전해도금 공정에서도 웨이퍼 표면의 활성화를 위한 선행공정인 금속촉매 전처리공정이 필요하지만 전해도금에서처럼 금속 시드층을 형성시키는 진공공정이 사용되지 않으며 무전해도금과 같은 습식공정으로서 공정이 비교적 간단하고 공정비용이 상당히 절감되는 효과를 기대할 수 있다.
또한, 무전해도금의 장점과 함께 원하는 배선 내에만 선택적으로 구리를 성장시키는 공정을 개발함으로서 후속공정인 웨이퍼 평탄화공정을 생략할 수 있는 효과를 가지고 있다. 후속공정인 웨이퍼 평탄화공정은 비용이 상당히 많이 드는 공정이며, 부수적인 공정의 수가 많음으로 본 발명의 선택적 구리성장이 실제 공정에 적용이 되면 전체 금속배선의 공정에 비하여 공정의 수를 획기적으로 줄일 수 있게 된다. 또한, 기존에 제시되어왔던 자외선 사진공정(Ultra-violet radiation photo-process)을 이용한 선택적인 구리성장방법들과 비교해서도 공정이 단순하다는 장점을 가지고 있다.
본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당분야의 통상의 지식을 가진 자에 의하여 많은 변형이 가능함은 명백할 것이다.

Claims (10)

  1. 층간절연막과 금속장벽층이 형성된 실리콘웨이퍼상에 구리배선층을 형성하기 위한 반도체 소자의 구리배선형성방법에 있어서,
    상기 실리콘 웨이퍼상에서 오염원 제거 및 구리의 균일증착을 위해 세정공정을 진행하는 제1 단계;
    상기 구리가 증착되는 영역에서 자발적인 촉매 활성화 경향을 띄도록 금속촉매로 전처리함과 더불어 공정온도를 변화시켜 상기 실리콘 웨이퍼 표면과 구리배선이 형성될 영역에서 금속촉매 전처리용액으로 촉매입자를 성장시키는 제2 단계;
    상기 웨이퍼 표면에서 상기 구리가 증착될 영역에서 상기 금속촉매를 제거하기 위해 세정하는 제3 단계; 및
    상기 제3 단계의 결과물에 구리 무전해도금 용액에 의해 금속촉매가 형성된 영역에서 상기 구리배선층을 형성하기 위한 구리를 성장시켜 평탄화처리하는 제4 단계
    를 포함하여 이루어진 것을 특징으로 하는 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법.
  2. 제 1 항에 있어서, 상기 제1 단계는,
    웨이퍼 표면에 형성된 유기물과 금속오염물을 제거하기 위해 황산과 과산화수소의 중량비를 1 내지 10 : 1로 하고, 세정시간은 1분 내지 10분에서 진행하는 단계; 및
    상기 웨이퍼 표면에 형성된 산화물질을 제거하기 위해 불산과 물의 중량비를 1 내지 10 : 100으로 하고, 세정시간은 1분 내지 2분에서 진행하는 단계
    로 이루어진 것을 특징으로 하는 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법.
  3. 제 1 항에 있어서, 상기 제2 단계의 선택적 구리증착공정의 전처리 용액으로 사용되는 금속촉매는, 팔라듐(Pd), 금(Au), 은(Ag), 주석(Sn), 니켈(Ni), 철(Fe), 구리(Cu), 백금(Pt)에서 선택된 어느 하나인 것을 특징으로 하는 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법.
  4. 제 1 항에 있어서, 상기 제2 단계의 금속촉매 전처리 용액의 조성은 0.01 내지 0.1g/l 팔라듐 클로라이드(PdCl2), 3 내지 20ml 암모니아(NH4OH), 1 내지 20ml 염산(HCl), 1 내지 10ml 불산(HF)을 혼합한 것을 특징으로 하는 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법.
  5. 제 4 항에 있어서, 상기 금속촉매 전처리 용액에 표면 산화제로서 HNO3, 용액의 안정성을 위한 계면활성제로서 polyethelyeneglycol(PEG), Triton을 더 첨가하는 것을 특징으로 하는 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법.
  6. 제 1 항에 있어서, 상기 제2 단계의 금속촉매 전처리의 공정온도는 50 내지80℃ 사이에서 행해지며, 용액내의 Pd(NH3)2Cl2에서 Pd금속입자만이 표면에 성장되는 것을 특징으로 하는 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법.
  7. 제 1 항에 있어서, 상기 제2 단계의 전처리 공정온도에 따라 상온에서 수십 나노사이즈의 미세한 입자를 증착시키며, 공정온도를 50 내지 80℃ 사이에서 수백 나노사이즈까지 증가시키는 것을 특징으로 하는 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법.
  8. 제 1 항에 있어서, 상기 제4 단계의 구리 무전해도금 용액제조는,
    a. 과수화황산구리(24)과 EDTA(25)를 첨가한 후 교반을 시키는 단계;
    b. 전자를 공급하는 HCHO가 산의 상태에서는 메탄올로 급변하기 때문에 이러한 부반응을 막기 위해서 HCHO를 넣기 전에 용액을 TMAH로 pH를 알칼리 상태로 만드는 단계;
    c. 상기 b단계의 결과물에 HCHO(27)를 혼합하는 단계;
    d. 첨가제(28)를 넣는 단계; 및
    e. TMAH(29)로 pH를 12∼13으로 조절을 한 후 교반하는 단계
    로 이루어진 것을 특징으로 하는 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법.
  9. 제 1 항에 있어서, 상기 제4 단계의 구리 무전해도금은 50 내지 80℃ 사이에서 진행하는 것을 특징으로 하는 무전해도금방식을 이용한 반도체 소자의 구리배선 형성방법.
  10. 삭제
KR10-2001-0060732A 2001-09-28 2001-09-28 무전해도금방식을 이용한 반도체 소자의 구리배선형성방법 KR100434946B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0060732A KR100434946B1 (ko) 2001-09-28 2001-09-28 무전해도금방식을 이용한 반도체 소자의 구리배선형성방법
US10/097,308 US6486055B1 (en) 2001-09-28 2002-03-15 Method for forming copper interconnections in semiconductor component using electroless plating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0060732A KR100434946B1 (ko) 2001-09-28 2001-09-28 무전해도금방식을 이용한 반도체 소자의 구리배선형성방법

Publications (2)

Publication Number Publication Date
KR20030027445A KR20030027445A (ko) 2003-04-07
KR100434946B1 true KR100434946B1 (ko) 2004-06-10

Family

ID=19714820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0060732A KR100434946B1 (ko) 2001-09-28 2001-09-28 무전해도금방식을 이용한 반도체 소자의 구리배선형성방법

Country Status (2)

Country Link
US (1) US6486055B1 (ko)
KR (1) KR100434946B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4644926B2 (ja) * 2000-10-13 2011-03-09 ソニー株式会社 半導体製造装置および半導体装置の製造方法
US20020197854A1 (en) * 2001-05-16 2002-12-26 Bard Allen J. Selective deposition of materials for the fabrication of interconnects and contacts on semiconductor devices
KR100433937B1 (ko) * 2001-12-29 2004-06-04 주식회사 하이닉스반도체 반도체 소자의 평탄화 방법
KR100454633B1 (ko) * 2002-01-04 2004-11-05 재단법인서울대학교산학협력재단 기판 표면 처리 방법
US6902605B2 (en) * 2003-03-06 2005-06-07 Blue29, Llc Activation-free electroless solution for deposition of cobalt and method for deposition of cobalt capping/passivation layer on copper
US6794288B1 (en) 2003-05-05 2004-09-21 Blue29 Corporation Method for electroless deposition of phosphorus-containing metal films onto copper with palladium-free activation
US20040248403A1 (en) * 2003-06-09 2004-12-09 Dubin Valery M. Method for forming electroless metal low resistivity interconnects
US7883739B2 (en) * 2003-06-16 2011-02-08 Lam Research Corporation Method for strengthening adhesion between dielectric layers formed adjacent to metal layers
US20050085031A1 (en) * 2003-10-15 2005-04-21 Applied Materials, Inc. Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers
US7341946B2 (en) * 2003-11-10 2008-03-11 Novellus Systems, Inc. Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US20070054482A1 (en) * 2004-08-10 2007-03-08 Takahito Nakajima Semiconductor device fabrication method
US7390740B2 (en) * 2004-09-02 2008-06-24 Micron Technology, Inc. Sloped vias in a substrate, spring-like contacts, and methods of making
US8084400B2 (en) * 2005-10-11 2011-12-27 Intermolecular, Inc. Methods for discretized processing and process sequence integration of regions of a substrate
US7651934B2 (en) 2005-03-18 2010-01-26 Applied Materials, Inc. Process for electroless copper deposition
WO2006102180A2 (en) 2005-03-18 2006-09-28 Applied Materials, Inc. Contact metallization methods and processes
WO2006102318A2 (en) 2005-03-18 2006-09-28 Applied Materials, Inc. Electroless deposition process on a contact containing silicon or silicide
US7544574B2 (en) * 2005-10-11 2009-06-09 Intermolecular, Inc. Methods for discretized processing of regions of a substrate
US8776717B2 (en) * 2005-10-11 2014-07-15 Intermolecular, Inc. Systems for discretized processing of regions of a substrate
US8772772B2 (en) * 2006-05-18 2014-07-08 Intermolecular, Inc. System and method for increasing productivity of combinatorial screening
WO2007095194A2 (en) * 2006-02-10 2007-08-23 Intermolecular, Inc. Method and apparatus for combinatorially varying materials, unit process and process sequence
KR100808796B1 (ko) * 2006-10-09 2008-03-03 동부일렉트로닉스 주식회사 전해 도금 방법
US8011317B2 (en) * 2006-12-29 2011-09-06 Intermolecular, Inc. Advanced mixing system for integrated tool having site-isolated reactors
KR100856873B1 (ko) * 2007-01-05 2008-09-04 연세대학교 산학협력단 무전해도금용 촉매활성 방법
US7833893B2 (en) * 2007-07-10 2010-11-16 International Business Machines Corporation Method for forming conductive structures
US7501345B1 (en) * 2008-03-28 2009-03-10 International Business Machines Corporation Selective silicide formation by electrodeposit displacement reaction
US8609540B2 (en) 2011-06-20 2013-12-17 Tessera, Inc. Reliable packaging and interconnect structures
US9236292B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
US10151035B2 (en) * 2016-05-26 2018-12-11 Rohm And Haas Electronic Materials Llc Electroless metallization of through-holes and vias of substrates with tin-free ionic silver containing catalysts
US10755973B2 (en) * 2016-10-17 2020-08-25 Tokyo Electron Limited Metal wiring layer forming method, metal wiring layer forming apparatus and recording medium
CN111947697A (zh) * 2020-08-24 2020-11-17 重庆理工大学 一种新的光纤布拉格光栅氢气传感器及制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883796A (ja) * 1994-07-14 1996-03-26 Matsushita Electric Ind Co Ltd 半導体装置の配線形成に用いる無電解めっき浴及び半導体装置の配線形成方法
JP2000183160A (ja) * 1998-12-11 2000-06-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR20010003788A (ko) * 1999-06-25 2001-01-15 김영환 반도체 소자의 구리 배선 형성 방법
US6225221B1 (en) * 2000-02-10 2001-05-01 Chartered Semiconductor Manufacturing Ltd. Method to deposit a copper seed layer for dual damascene interconnects
WO2001046494A1 (fr) * 1999-12-22 2001-06-28 Ebara Corporation Solution de plaquage non electrique et procede de formation d'un cablage avec cette solution

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US6319728B1 (en) * 1998-06-05 2001-11-20 Applied Materials, Inc. Method for treating a deposited film for resistivity reduction
US6395642B1 (en) * 1999-12-28 2002-05-28 Taiwan Semiconductor Manufacturing Company Method to improve copper process integration
US6368484B1 (en) * 2000-05-09 2002-04-09 International Business Machines Corporation Selective plating process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883796A (ja) * 1994-07-14 1996-03-26 Matsushita Electric Ind Co Ltd 半導体装置の配線形成に用いる無電解めっき浴及び半導体装置の配線形成方法
JP2000183160A (ja) * 1998-12-11 2000-06-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR20010003788A (ko) * 1999-06-25 2001-01-15 김영환 반도체 소자의 구리 배선 형성 방법
WO2001046494A1 (fr) * 1999-12-22 2001-06-28 Ebara Corporation Solution de plaquage non electrique et procede de formation d'un cablage avec cette solution
JP2001181854A (ja) * 1999-12-22 2001-07-03 Ebara Corp 無電解めっき液及びこれを用いた配線形成方法
US6225221B1 (en) * 2000-02-10 2001-05-01 Chartered Semiconductor Manufacturing Ltd. Method to deposit a copper seed layer for dual damascene interconnects

Also Published As

Publication number Publication date
US6486055B1 (en) 2002-11-26
KR20030027445A (ko) 2003-04-07

Similar Documents

Publication Publication Date Title
KR100434946B1 (ko) 무전해도금방식을 이용한 반도체 소자의 구리배선형성방법
US6977224B2 (en) Method of electroless introduction of interconnect structures
CN1094799C (zh) Ti和W合金上浸渍沉积钯以选择性引发无电沉积制作晶片
JP3979791B2 (ja) 半導体装置およびその製造方法
US7205233B2 (en) Method for forming CoWRe alloys by electroless deposition
US7622382B2 (en) Filling narrow and high aspect ratio openings with electroless deposition
US7476974B2 (en) Method to fabricate interconnect structures
US20050161338A1 (en) Electroless cobalt alloy deposition process
US6585811B2 (en) Method for depositing copper or a copper alloy
KR20050009273A (ko) 반도체장치의 제조방법
US20050029662A1 (en) Semiconductor production method
US7273813B2 (en) Wafer cleaning solution for cobalt electroless application
US20050170650A1 (en) Electroless palladium nitrate activation prior to cobalt-alloy deposition
KR20040033260A (ko) 반도체 장치의 제조 방법
US7223694B2 (en) Method for improving selectivity of electroless metal deposition
JP3715975B2 (ja) 多層配線構造の製造方法
KR100717927B1 (ko) 무전해 도금 공정용 팔라듐 촉매 용액의 제조방법 및 그의활성화 방법
JP2001085434A (ja) 半導体基板のめっき方法
KR100772551B1 (ko) 반도체소자의 콘택 형성 방법
US20040248403A1 (en) Method for forming electroless metal low resistivity interconnects
KR100426209B1 (ko) 반도체 배선용 구리막 형성방법
KR100451766B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100858873B1 (ko) 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법
EP1022355B1 (en) Deposition of copper on an activated surface of a substrate
JP2000204481A (ja) 基質活性面上の銅析出

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120413

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee