CN105097651B - 镀铜减薄一体化装置 - Google Patents
镀铜减薄一体化装置 Download PDFInfo
- Publication number
- CN105097651B CN105097651B CN201410190951.XA CN201410190951A CN105097651B CN 105097651 B CN105097651 B CN 105097651B CN 201410190951 A CN201410190951 A CN 201410190951A CN 105097651 B CN105097651 B CN 105097651B
- Authority
- CN
- China
- Prior art keywords
- cavity
- silicon wafer
- copper
- copper plating
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭示了一种镀铜减薄一体化装置,包括基架,基架内设置有承载台、镀铜腔、快速清洗腔、抛铜腔及硅片夹持装置,硅片夹持装置从承载台上夹取硅片,然后携带硅片依次在镀铜腔、快速清洗腔及抛铜腔内进行镀铜工艺、快速清洗工艺及抛光减薄工艺,最后将完成镀铜工艺、快速清洗工艺及抛光减薄工艺的硅片卸载在承载台上。本发明通过将镀铜腔、快速清洗腔及抛铜腔集成在同一基架内,并由同一硅片夹持装置携带硅片依次在镀铜腔、快速清洗腔及抛铜腔内进行相对应的工艺加工,减少了机械手取、放硅片的次数,提高了工艺效率。
Description
技术领域
本发明涉及三维集成电路制造领域,尤其涉及一种镀铜减薄一体化装置。
背景技术
基于硅穿孔(TSV)的三维方向堆叠的集成电路封装技术(3D IC Package)是目前最新的封装技术之一,其具有最小的尺寸和质量、有效降低寄生效应、改善芯片速度和降低功耗等优点。TSV技术是通过在芯片和芯片或硅片和硅片之间制作垂直导通孔,然后在导通孔中通过电镀等方式填充导电物质而实现互连的最新技术。作为引线键合的一种替代技术,形成穿透硅片的导通孔结构可以大大缩短互连的距离,从而消除芯片叠层在数量上的限制,使得芯片的三维叠层能在更广的领域中得到应用。
目前,在导通孔中填充的导电物质主要为金属铜。TSV正面端部互连工艺主要包括以下步骤:铜种子层物理气相沉积工艺(PVD)、铜膜电镀工艺(ECP)、退火工艺(Anneal)及化学机械平坦化工艺(CMP)。因为TSV技术中的导通孔通常具有较大的深宽比,一般为5:1到10:1,甚至20:1,大的深宽比会造成在镀铜工艺中,导通孔内的铜无法填满而形成空隙。经过优化后的电镀铜工艺虽然能够将深孔较好的填满,但是会造成硅片表面金属铜层过厚,通常达到3到5微米,而金属层内应力随着金属层厚度的增加而增大。TSV中硅片表面的金属层内应力会致使硅片翘曲。在随后的退火工艺中,由于金属层较厚,并且金属晶粒长大,深孔上方的金属会形成凸起。以上两点(硅片表面的金属层内应力大及深孔上方的金属凸起)会造成使用传统CMP平坦化硅片时使硅片破碎,以及无法有效的平坦化深孔上方的金属凸起。此外,较厚的金属层会增加CMP平坦化工艺的时间及工艺成本。
发明内容
本发明的目的是提供一种结构紧凑的镀铜减薄一体化装置,该装置能够在硅片镀铜后,对硅片进行减薄,降低硅片表面金属铜层的厚度,且镀铜、减薄工艺均在同一装置内进行,减少了机械手取、放硅片的次数,提高了工艺效率。硅片减薄后再进行退火工艺,减小了退火工艺中所产生的应力以及硅片的通孔上方的金属凸起,提高了后续CMP工艺的良率,降低了CMP工艺时间和工艺成本。
为实现上述目的,本发明提出的镀铜减薄一体化装置,包括基架,基架内设置有承载台、镀铜腔、快速清洗腔、抛铜腔及硅片夹持装置,其中承载台放置硅片供硅片夹持装置夹取,供完成抛光减薄工艺后的硅片卸载在承载台上;硅片夹持装置从承载台上夹取硅片,携带硅片依次在镀铜腔、快速清洗腔及抛铜腔内操作;镀铜腔进行硅片的镀铜工艺;快速清洗腔进行硅片的快速清洗工艺;抛铜腔进行硅片的抛光减薄工艺。
在一个实施例中,承载台、镀铜腔、快速清洗腔及抛铜腔依次按圆形顺时针或逆时针排列。
在一个实施例中,承载台、镀铜腔、快速清洗腔及抛铜腔相邻两两之间的夹角为90度。
在一个实施例中,硅片夹持装置包括旋转支架及设置在旋转支架上的一个或一个以上的硅片夹持头,所述旋转支架绕其自身的中心轴旋转,所述旋转支架旋转的方向与所述承载台、镀铜腔、快速清洗腔及抛铜腔的排列顺序一致,旋转支架旋转带动硅片夹持头依次经过承载台、镀铜腔、快速清洗腔及抛铜腔。
在一个实施例中,硅片夹持头的数量与所述承载台、镀铜腔、快速清洗腔及抛铜腔的总数量一致,所述承载台、镀铜腔、快速清洗腔及抛铜腔分别对应一个硅片夹持头。
综上所述,本发明通过将镀铜腔、快速清洗腔及抛铜腔集成在同一基架内,并由同一硅片夹持装置携带硅片依次在镀铜腔、快速清洗腔及抛铜腔内进行相对应的工艺加工,减少了机械手取、放硅片的次数,提高了工艺效率。硅片减薄后再进行退火工艺,减小了退火工艺中所产生的应力以及硅片的通孔上方的金属凸起,提高了后续CMP工艺的良率,降低了CMP工艺时间和工艺成本。
附图说明
图1揭示了本发明的一实施例的镀铜减薄一体化装置的结构示意图。
图2揭示了本发明的镀铜减薄一体化装置具体应用的一实施例的结构示意图。
图3揭示了本发明的镀铜减薄一体化装置具体应用的又一实施例的结构示意图。
具体实施方式
为详细说明本发明的技术内容、构造特征、所达成目的及效果,下面将结合实施例并配合图式予以详细说明。
参阅图1,揭示了本发明的一实施例的镀铜减薄一体化装置的结构示意图。根据该实施例的镀铜减薄一体化装置100,包括基架101。基架101内设置有承载台102、镀铜腔103、快速清洗腔104、抛铜腔105及硅片夹持装置。承载台102、镀铜腔103、快速清洗腔104及抛铜腔105依次按圆形顺时针或逆时针排列,且相邻两两之间的夹角为90度。硅片夹持装置包括旋转支架106及设置在旋转支架106上的一个或一个以上的硅片夹持头107。旋转支架106绕其自身的中心轴顺时针或逆时针旋转,旋转支架106旋转的方向与承载台102、镀铜腔103、快速清洗腔104及抛铜腔105的排列顺序一致。硅片夹持头107的数量优选地与承载台102、镀铜腔103、快速清洗腔104及抛铜腔105的总数量一致,其中,承载台102、镀铜腔103、快速清洗腔104及抛铜腔105分别对应一个硅片夹持头107。旋转支架106旋转的同时带动设置其上的硅片夹持头107移动,以使硅片夹持头107依次经过承载台102、镀铜腔103、快速清洗腔104及抛铜腔105。
参阅图2,揭示了本发明的镀铜减薄一体化装置具体应用的一实施例的结构示意图。在一个实施例中,该镀铜减薄一体化装置100用于在硅片的通孔中电镀铜。如图2所示,硅片传送盒210中存放有待加工的硅片。机械手220的一只手臂从硅片传送盒210中取出硅片并将硅片传送至预对准装置230。预对准装置230自动寻找硅片上的缺口,找到硅片上的缺口后,预对准装置230根据设定转动至一设定位置。机械手220的另一只可以翻转的手臂从预对准装置230处取走硅片,并对硅片进行翻转,使硅片的正面向下,然后再将硅片放置在镀铜减薄一体化装置100的承载台102上。旋转支架106带动硅片夹持头107转动,使一个硅片夹持头107对准承载台102并从承载台102上夹取硅片。然后,旋转支架106旋转,使夹持有硅片的该硅片夹持头107移动至镀铜腔103,硅片在镀铜腔103内进行镀铜工艺。镀铜工艺结束后,旋转支架106带动该硅片夹持头107继续转动,使该硅片夹持头107移动至快速清洗腔104,在快速清洗腔104内对硅片的正面进行清洗并干燥。然后,旋转支架106带动该硅片夹持头107继续转动,使该硅片夹持头107移动至抛铜腔105,硅片在抛铜腔105内进行抛光、减薄工艺。抛光、减薄工艺结束后,旋转支架106带动该硅片夹持头107继续转动,使该硅片夹持头107移动至承载台102并将已完成镀铜、减薄工艺后的硅片卸载在承载台102上。机械手220从承载台102上取走硅片并将硅片传送至清洗腔240,在清洗腔240内,对硅片进行正面、背面及边缘等清洗和干燥工艺。硅片在清洗腔240内完成清洗和干燥工艺后,硅片由机械手220传送至退火腔250进行退火工艺。
为了提高产能,旋转支架106上设置有数量与承载台102、镀铜腔103、快速清洗腔104及抛铜腔105总数量一致的硅片夹持头107,且每一个硅片夹持头107上均夹持有硅片,以保证镀铜腔103、快速清洗腔104及抛铜腔105内始终有硅片在进行相应的工艺加工。虽然镀铜工艺、快速清洗工艺及抛光工艺的工艺时间会有所不同,硅片在腔体内完成相对应的工艺后,可以在腔体内停留一定时间,直至其他腔体内的硅片完成相对应的工艺。然后,旋转支架106旋转,硅片夹持头107携带硅片移动,以使硅片依次在各腔体内完成相对应的工艺加工。
当镀铜减薄一体化装置100用于在硅片的通孔中电镀铜时,由于退火工艺时间较长,镀铜减薄一体化装置100、清洗腔240与退火腔250之间的较优配置为:2个镀铜减薄一体化装置100搭配1个清洗腔240与3个退火腔250,如图3所示,以提高工艺效率。
本发明镀铜减薄一体化装置100通过将镀铜腔103、快速清洗腔104及抛铜腔105集成在同一基架101内,并由同一硅片夹持头107携带硅片依次在镀铜腔103、快速清洗腔104及抛铜腔105内进行相对应的工艺加工,减少了机械手取、放硅片的次数,提高了工艺效率。硅片减薄后再进行退火工艺,减小了退火工艺中所产生的应力以及硅片的通孔上方的金属凸起,提高了后续CMP工艺的良率,降低了CMP工艺时间和工艺成本。
综上所述,本发明通过上述实施方式及相关图式说明,己具体、详实的揭露了相关技术,使本领域的技术人员可以据以实施。而以上所述实施例只是用来说明本发明,而不是用来限制本发明的,本发明的权利范围,应由本发明的权利要求来界定。至于本文中所述元件数目的改变或等效元件的代替等仍都应属于本发明的权利范围。
Claims (3)
1.一种镀铜减薄一体化装置,其特征在于,包括:基架,所述基架内设置有承载台、镀铜腔、快速清洗腔、抛铜腔及硅片夹持装置,其中:
承载台,放置硅片供硅片夹持装置夹取,供完成抛光减薄工艺后的硅片卸载在承载台上;
硅片夹持装置,从承载台上夹取硅片,携带硅片依次在镀铜腔、快速清洗腔及抛铜腔内操作;
镀铜腔,进行硅片的镀铜工艺;
快速清洗腔,进行硅片的快速清洗工艺;
抛铜腔,进行硅片的抛光减薄工艺;
所述承载台、镀铜腔、快速清洗腔及抛铜腔依次按圆形顺时针或逆时针排列;
所述硅片夹持装置包括旋转支架及设置在旋转支架上的一个或一个以上的硅片夹持头,所述旋转支架绕其自身的中心轴旋转,所述旋转支架旋转的方向与所述承载台、镀铜腔、快速清洗腔及抛铜腔的排列顺序一致,旋转支架旋转带动硅片夹持头依次经过承载台、镀铜腔、快速清洗腔及抛铜腔;
所述硅片减薄后再进行退火工艺。
2.根据权利要求1所述的镀铜减薄一体化装置,其特征在于,所述承载台、镀铜腔、快速清洗腔及抛铜腔相邻两两之间的夹角为90度。
3.根据权利要求1所述的镀铜减薄一体化装置,其特征在于,所述硅片夹持头的数量与所述承载台、镀铜腔、快速清洗腔及抛铜腔的总数量一致,所述承载台、镀铜腔、快速清洗腔及抛铜腔分别对应一个硅片夹持头。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410190951.XA CN105097651B (zh) | 2014-05-07 | 2014-05-07 | 镀铜减薄一体化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410190951.XA CN105097651B (zh) | 2014-05-07 | 2014-05-07 | 镀铜减薄一体化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097651A CN105097651A (zh) | 2015-11-25 |
CN105097651B true CN105097651B (zh) | 2019-12-24 |
Family
ID=54577782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410190951.XA Active CN105097651B (zh) | 2014-05-07 | 2014-05-07 | 镀铜减薄一体化装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097651B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114373707B (zh) * | 2022-03-22 | 2022-06-03 | 广州粤芯半导体技术有限公司 | 一种Taiko晶圆传送方法 |
CN117219565B (zh) * | 2023-11-07 | 2024-02-23 | 深圳市冠禹半导体有限公司 | 一种三维堆叠集成的高密度半导体器件及制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080079780A (ko) * | 2007-02-28 | 2008-09-02 | 세메스 주식회사 | 기판 반송 장치 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW405158B (en) * | 1997-09-17 | 2000-09-11 | Ebara Corp | Plating apparatus for semiconductor wafer processing |
JP4644926B2 (ja) * | 2000-10-13 | 2011-03-09 | ソニー株式会社 | 半導体製造装置および半導体装置の製造方法 |
-
2014
- 2014-05-07 CN CN201410190951.XA patent/CN105097651B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080079780A (ko) * | 2007-02-28 | 2008-09-02 | 세메스 주식회사 | 기판 반송 장치 |
Also Published As
Publication number | Publication date |
---|---|
CN105097651A (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102391159B1 (ko) | 다이 처리 | |
KR102261814B1 (ko) | 반도체 패키지의 제조 방법 | |
TW201926610A (zh) | 用於晶圓級晶粒橋接之方法及設備 | |
TWI666720B (zh) | 帶有多個用於傳送電子器件進行鍵合的旋轉傳送臂的鍵合裝置 | |
SG173943A1 (en) | Rotary die bonding apparatus and methodology thereof | |
US9511475B2 (en) | Polishing device for removing polishing byproducts | |
KR102019551B1 (ko) | 다이 에지에 다이 본드 패드들을 포함하는 반도체 디바이스 | |
US10141291B2 (en) | Semiconductor device and method of manufacturing the same | |
CN104637836B (zh) | 晶圆加工装置 | |
CN104078345A (zh) | 一种超薄晶圆减薄方法 | |
TW201601214A (zh) | 封裝半導體裝置之方法及封裝的半導體裝置 | |
CN111566799B (zh) | 用于形成半导体装置的后柱方法 | |
US20130285244A1 (en) | Through Silicon Via with Embedded Barrier Pad | |
US20240088123A1 (en) | Integrated Circuit Package and Method | |
CN105097651B (zh) | 镀铜减薄一体化装置 | |
CN103426871B (zh) | 一种高密度混合叠层封装结构及其制作方法 | |
US9431332B2 (en) | Semiconductor package | |
CN105990123B (zh) | 晶圆减薄方法 | |
TW201735301A (zh) | 使用晶片對晶圓接合之封裝堆疊技術 | |
Shi et al. | Development of CMOS-process-compatible interconnect technology for 3D-stacking of NAND flash memory chips | |
US9202801B2 (en) | Thin substrate and mold compound handling using an electrostatic-chucking carrier | |
TW202310166A (zh) | 用於半導體晶粒總成之結合墊及相關聯之方法及系統 | |
US11322477B2 (en) | Package structure and method of fabricating the same | |
TWI606528B (zh) | 半導體裝置的製作方法 | |
TW202238745A (zh) | 半導體裝置的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: 201203 building 4, No. 1690, Cailun Road, free trade zone, Pudong New Area, Shanghai Patentee after: Shengmei semiconductor equipment (Shanghai) Co., Ltd Address before: 201203 Shanghai city Pudong New Area Zhangjiang High Tech Park of Shanghai Cailun Road No. fourth 1690 Patentee before: ACM (SHANGHAI) Inc. |