JP2006016684A - 配線形成方法及び配線形成装置 - Google Patents

配線形成方法及び配線形成装置 Download PDF

Info

Publication number
JP2006016684A
JP2006016684A JP2004198590A JP2004198590A JP2006016684A JP 2006016684 A JP2006016684 A JP 2006016684A JP 2004198590 A JP2004198590 A JP 2004198590A JP 2004198590 A JP2004198590 A JP 2004198590A JP 2006016684 A JP2006016684 A JP 2006016684A
Authority
JP
Japan
Prior art keywords
wiring
substrate
layer
barrier layer
electroless plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004198590A
Other languages
English (en)
Other versions
JP2006016684A5 (ja
Inventor
Daisuke Takagi
大輔 高木
Chikaaki O
新明 王
Akihiko Tashiro
昭彦 田代
Hiroaki Inoue
裕章 井上
Akira Suzaki
明 須崎
Tadashi Shimoyama
正 下山
Hiroshi Yokota
洋 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP2004198590A priority Critical patent/JP2006016684A/ja
Publication of JP2006016684A publication Critical patent/JP2006016684A/ja
Publication of JP2006016684A5 publication Critical patent/JP2006016684A5/ja
Withdrawn legal-status Critical Current

Links

Abstract

【課題】 基板表面に配線用の微細凹部を形成した後の一連の配線形成処理を、ドライ処理とウェット処理の混合した処理を経ることなく連続的に安定して行えるようにする。
【解決手段】 表面に堆積した絶縁膜62の内部に配線用の微細凹部64を形成した基板Wを用意し、この基板Wの表面にウェット処理によりバリア層68を形成し、このバリア層68の表面にウェット処理によりシード層70を形成し、このシード層形成後の基板の表面にウェット処理により配線層72を形成する。
【選択図】 図5

Description

本発明は、配線形成方法及び配線形成装置に係り、特に半導体基板の表面に形成した配線用の微細凹部に銅(Cu)等の金属を埋め込んで配線を形成するのに使用される配線形成方法及び配線形成装置に関する。
近年、半導体基板上に配線回路を形成するための金属材料として、アルミニウムまたはアルミニウム合金に代えて、電気抵抗率が低くエレクトロマイグレーション耐性が高い銅(Cu)を用いる動きが顕著になっている。この種の銅配線は、基板の表面に設けた微細凹みの内部に銅を埋込むことによって一般に形成される。この銅配線を形成する方法としては、CVD、スパッタリング及びめっきといった手法があるが、いずれにしても、基板のほぼ全表面に銅を成膜し、化学機械的研磨(CMP)により不要の銅を除去するようにしている。
図13(a)〜(c)は、この種の銅配線基板Wの製造例を工程順に示すもので、図13(a)に示すように、半導体素子を形成した半導体基材1上の導電層1aの上にSiOからなる酸化膜やLow−k材膜などの絶縁膜2を堆積し、リソグラフィ・エッチング技術によりコンタクトホール3と配線用の溝4を形成し、その上にTaN等からなるバリア層5、更にその上に電解めっきの給電層としてシード層7をスパッタリング等で形成する。
そして、図13(b)に示すように、基板Wの表面に銅めっきを施すことで、半導体基材1のコンタクトホール3及び溝4内に銅を充填するとともに、絶縁膜2上に銅膜(配線層)6を堆積する。その後、化学機械的研磨(CMP)により、絶縁膜2上の銅膜6及びバリア層5を除去して、コンタクトホール3及び配線用の溝4に充填させた銅膜6の表面と絶縁膜2の表面とをほぼ同一平面にする。これにより、図13(c)に示すように銅膜6からなる配線8が形成される。
ここで、バリア層5やシード層7は、一般にPVD(真空蒸着)やCVD(化学蒸着)等のドライ処理で形成され、その後、電解めっき等のウェット処理で銅膜6を形成するようにしている。このように、銅膜6を電解めっきで形成するのは、金属層の材質が銅またはその合金である場合、即ち、銅配線を形成する場合には、CVDではコストが高く、またスパッタリング等のPVDでは高アスペクト(パターンの深さの比が幅に比べて大きい)の場合に埋込みが不可能である等の短所を有しており、めっきによる方法が最も有効だからである。
しかしながら、従来例のように、PVDやCVD等のドライ処理でバリア層やシード層を形成し、その後に電解めっき等のウェット処理で銅膜等からなる配線膜を形成すると、ドライ処理(PVDやCVD)からウェット処理(電解めっき)に移るまでの待機時間によって、シード層等の表面に自然酸化膜が生成されてしまう。しかも、バリア層形成の主流であるPVDによる成膜は、配線用の微細凹部のサイド側に薄く成膜する傾向があり、このためデバイスの世代が進むと問題になると考えられる。更に、ドライ処理は、一般に真空設備等の高価な付帯設備が必要になるといった問題があった。
本発明は上記事情に鑑みて為されたもので、基板表面に配線用の微細凹部を形成した後の一連の配線形成処理を、ドライ処理とウェット処理の混合した処理を経ることなく連続的に安定して行えるようにした配線形成方法及び配線形成装置を提供することを目的とする。
請求項1に記載の発明は、表面に堆積した絶縁膜の内部に配線用の微細凹部を形成した基板を用意し、この基板の表面にウェット処理によりバリア層を形成し、このバリア層の表面にウェット処理によりシード層を形成し、このシード層形成後の基板の表面にウェット処理により配線層を形成することを特徴とする配線形成方法である。
これにより、基板表面に配線用の微細凹部を形成した後の一連の配線形成処理、すなわち、バリア層の形成、シード層の形成及び配線層の形成を、比較的安価で安定しているウェット処理(電解めっき及び無電解めっき)で連続的に行うことができる。
請求項2に記載の発明は、前記バリア層を無電解めっきで形成し、前記配線層を電解めっきで形成することを特徴とする請求項1記載の配線形成方法である。
請求項3に記載の発明は、表面に堆積した絶縁膜の内部に配線用の微細凹部を形成した基板を用意し、この基板の表面にウェット処理によりバリア層を形成し、このバリア層形成後の基板の表面にウェット処理により配線層を形成することを特徴とする配線形成方法である。
これにより、基板表面に配線用の微細凹部を形成した後の一連の配線形成処理、すなわち、バリア層の形成及び配線層の形成を、比較的安価で安定しているウェット処理(無電解めっき)で連続的に行うことができる。
請求項4に記載の発明は、前記バリア層を無電解めっきで形成し、前記配線層を無電解めっきで形成することを特徴とする請求項3記載の配線形成方法である。
請求項5に記載の発明は、基板の表面に無電解めっきでバリア層を形成するにあたり、前記絶縁膜が無機系の場合に、シランカップリング剤を用いた触媒を付与して絶縁膜表面を活性化させることを特徴とする請求項2または4記載の配線形成方法である。
このように、SiO等の無機系の絶縁膜表面にシランカップリング剤を用いた触媒を付与して絶縁膜表面を活性化させることで、無電解めっきによる成膜(バリア層の形成)が可能となる。この触媒としては、例えばPd,Ag,Co,NiまたはAu等が挙げられる。
請求項6に記載の発明は、基板の表面に無電解めっきでバリア層を形成するにあたり、前記絶縁膜が有機系の場合に、Sn−Pdの複核錯体またはSnCl/PdClの2ステップ処理を用いた触媒を付与して絶縁膜の表面を活性化させることを特徴とする請求項2または4記載の配線形成方法である。
絶縁膜に使用されるLow−k材の一部には、有機系のものがあるが、このような有機系の絶縁膜であっても、Sn−Pdの複核錯体またはSnCl/PdClの2ステップ処理を用いた触媒を付与して絶縁膜表面を活性化させることで、無電解めっきによる成膜(バリア層の形成)が可能となる。
請求項7に記載の発明は、前記バリア層は、Co合金またはNi合金からなる連続膜であることを特徴とする請求項5または6記載の配線形成方法である。このCo合金としては、Co−P,Co−W−P,Co−B,Co−W−B,Co−Mo−P,Co−Mo−B等があげられ、Ni合金としては、Ni−P,Ni−W−P,Ni−B,Ni−W−B等が挙げられる。
請求項8に記載の発明は、配線用の微細凹部を形成した基板の表面に触媒を付与する触媒付与装置と、前記触媒を付与した基板の表面に無電解めっきを施してバリア層を形成する第1の無電解めっき装置と、前記バリア層の表面に無電解めっきを施してシード層を形成する第2の無電解めっき装置と、前記シード層の表面に電解めっきを施して配線層を形成する電解めっき装置と、基板を洗浄する洗浄装置を有することを特徴とする配線形成装置である。
これにより、基板表面に配線用の微細凹部を形成した後の一連の配線形成処理、すなわち、無電解めっき装置によるバリア層の形成及びシード層の形成、並びに電解めっき装置による配線層の形成を、一つの装置で連続して行って、スループットを改善することができる。
請求項9に記載の発明は、配線用の微細凹部を形成した基板の表面に触媒を付与する触媒付与装置と、前記触媒を付与した基板の表面に無電解めっきを施してバリア層を形成する第1の無電解めっき装置と、前記バリア層の表面に無電解めっきを施して配線層を形成する第2の無電解めっき装置と、基板を洗浄する洗浄装置を有することを特徴とする配線形成装置である。
これにより、基板表面に配線用の微細凹部を形成した後の一連の配線形成処理、すなわち、無電解めっき装置によるバリア層の形成及び配線層の形成を、一つの装置で連続して行って、スループットを改善することができる。
請求項10に記載の発明は、基板の表面に親水化処理を施す親水化処理装置と、前記親水化処理後の基板の表面にシランカップリング剤を付与するシランカップリング剤付与装置を更に有することを特徴とする請求項8または9記載の配線形成装置である。
請求項11に記載の発明は、前記シランカップリング剤付与装置は、内部を加圧及び減圧可能で、底部に前記シランカップリング剤を溶かした触媒液を導入し保持する触媒液保持部を有する処理チャンバと、前記処理チャンバ内に配置され、基板を保持して前記触媒液保持部で保持した触媒液に接触させる基板ホルダと、前記基板ホルダに内蔵された加熱用ヒータとを有することを特徴とする請求項10記載の配線形成装置である。
これにより、基板表面へのシランカップリング剤の付与時に、基板ホルダで保持した基板を触媒液中に浸漬させ、基板を加熱しながら処理チャンバを加圧することで、基板表面へのシランカップリング剤の吸着を早め、更に触媒液をドレインした後、基板を加熱しながら処理チャンバを減圧することで、シランカップリング剤の脱水縮合を早めることができる。
請求項12に記載の発明は、基板の表面のエッジ乃至ベベル部に成膜乃至付着した前記配線層をエッチング除去するエッチング装置を更に有することを特徴とする請求項8乃至11のいずれかに記載の配線形成装置である。
請求項13に記載の発明は、前記配線層を形成した基板に熱処理を施す熱処理装置を更に有することを特徴とする請求項8乃至12のいずれかに記載の配線形成装置である。
本発明によれば、基板表面に配線用の微細凹部を形成した後の一連の配線形成処理、すなわち、バリア層の形成、シード層の形成及び配線層の形成を、比較的安価で安定しているウェット処理(電解めっき及び無電解めっき)で連続的に行うことができ、これによって、シード層の表面の酸化膜の生成量を最小限に抑えることができる。しかも、バリア層を無電解めっきで形成するための触媒付与も、ウェット処理で行うことで、工程数を削減することができる。
以下、本発明の実施の形態について説明する。なお、以下の例では、配線材料に銅を使用した例を示すが、銅の代わりに、銅合金、銀または銀合金を使用してもよい。
図1は、本発明の第1の実施の形態の配線形成装置の平面配置図を示す。図1に示すように、この配線形成装置には、矩形状のフレーム10内に位置して、内部に基板を収納した基板カセットを搬入及び搬出する2基のロード・アンロード部12が備えられている。更に、フレーム10の内部に位置して、基板を洗浄する洗浄装置14、基板の表面に親水化処理を施す親水化処理装置16、親水化処理後の基板の表面にシランカップリング剤を付与するシランカップリング剤付与装置18、シランカップリング剤付与後の基板表面に、この例では触媒としてPdを付与するPd触媒付与装置20、Pd触媒付与後の基板の表面に無電解めっきを施してバリア層を形成する第1の無電解めっき装置22、バリア層を形成した基板の表面に無電解めっきを施してシード層を形成する第2の無電解めっき装置24、シード層を形成した基板の表面に電解めっきを施して配線層を形成する電解めっき装置26、及び処理後の基板を洗浄し乾燥させる洗浄・乾燥装置28が備えられている。この例では、更に、基板の表面のエッジ乃至ベベル部に成膜乃至付着した配線層をエッチング除去するエッチング装置30と、配線層を形成した基板に熱処理を施す熱処理(アニール)装置32が備えられている。そして、これらの各装置間で基板を受渡す搬送ロボット34が、これらの各装置と平行に走行自在に配置されている。
シランカップリング剤付与装置18の詳細を図2に示す。このシランカップリング剤付与装置18は、Nガス等の不活性ガスを内部に導入して加圧する加圧吸気系40と、内部を排気し減圧する減圧排気系42に接続された処理チャンバ44を有している。この処理チャンバ44の内部には、基板を着脱自在に保持する基板ホルダ46が配置されており、この基板ホルダ46の内部には、基板ホルダ46で保持した基板Wを加熱する加熱用ヒータ48が内蔵されている。
更に、処理チャンバ44の底部には、シランカップリング剤を溶かした触媒液50を導入し保持する触媒液保持部44aが備えられ、この触媒液保持部44aには、加熱した触媒液50を導入する触媒液導入管52と、使用後の触媒液50を排出する触媒液排出管54がそれぞれ接続されている。
このシランカップリング剤付与装置18によれば、基板Wの表面へシランカップリング剤を付与する時に、基板ホルダ46で保持した基板Wを、処理チャンバ44の触媒液保持部44a内に導入して保持した高温の触媒液50中に浸漬させ、基板Wを加熱用ヒータ48で加熱しながら処理チャンバ44を加圧することで、基板Wの表面へのシランカップリング剤の吸着を早め、更に触媒液50を触媒液保持部44aからドレインした後、基板Wを加熱用ヒータ48で加熱しながら処理チャンバ44を減圧することで、基板Wの表面に付着させたシランカップリング剤の脱水縮合を早めることができる。
次に、この配線形成装置を使用して、配線を形成する例を、図3乃至図6を更に参照して説明する。先ず、図4に示すように、半導体基材60の表面に、例えばSiOからなる絶縁膜62を堆積し、この表面を平坦化した後、例えばリソグラフィ・エッチング技術により、絶縁膜62の内部に配線用の微細凹部64を形成した基板Wを用意する。そして、このような基板Wを基板カセット内に収納し、この基板カセットをロード・アンロード部12に搭載する。
次に、ロード・アンロード部12に搭載した基板カセットから一枚の基板Wを取出し、親水化処理装置16に搬送する。この親水化処理装置16では、先ず基板Wの表面を洗浄し、しかる後、基板Wを、例えば、HSO:H=1:4の溶液に浸漬させることで、基板Wの表面に形成した絶縁膜62に親水化処理を施す。そして、必要に応じて基板Wの表面を純水でリンスした後、この親水化処理後の基板Wをシランカップリング剤付与装置18に搬送する。
シランカップリング剤付与装置18では、前記触媒液50(図2参照)として、例えば1%のシランカップリング剤をエタノールに溶解したものを使用し、50℃に保持した状態で、この触媒液50に基板Wを2〜4時間浸し、しかる後、シランカップリング剤を脱水縮合させることで、基板Wの表面にシランカップリング剤を付着させる。つまり、シランカップリング剤のアルコキシ基(HCO−)を水分によって加水分解してシラノール基(−SiOH)を生成し、これを無機系の絶縁膜62の表面に結合させる。
そして、このシランカップリング剤を付与した基板Wの表面を、例えば純水を使用した超音波洗浄で洗浄し、余分なシランカップリング剤を剥がした後、基板WをPd触媒付与装置20に搬送する。
このPd触媒付与装置20では、基板Wを、例えばNaCl:0.585g/L、NaPdCl:0.114g/L、2−モルホリンエタンスルホン酸(2-morpholinoethanesulfonic acid):2.132g/Lの溶液に浸漬させ、これによって、基板Wの表面に触媒としてのPdを付着させる。つまり、絶縁膜62の表面に結合させたシランカップリング剤のアミノ基等の官能基をPd等の触媒に置換させる。そして、基板Wの表面を純水等で洗浄した後、必要に応じて、Pdに対する活性化処理を施してPdの表面を露出させ、これによって、図5(a)に示すように、絶縁膜62の表面にPdからなる触媒核66を付与して絶縁膜62の表面を活性化させる。
なお、この例では、絶縁膜62が無機系であるため、シランカップリング剤及びPd触媒を用いて絶縁膜62の表面を活性させているが、この絶縁膜が有機系のときには、Sn−Pdの複核錯体またはSnCl/PdClの2ステップ処理を用いた触媒を付与して絶縁膜の表面を活性化させることができる。
次に、絶縁膜62の表面をPd触媒で活性させた基板Wを第1の無電解めっき装置24に搬送し、この第1の無電解めっき装置24で、活性化させた絶縁膜62の表面に無電解めっきを施すことで、図5(b)に示すように、基板Wの表面に、例えばCo合金やNi合金等からなるバリア層68を形成する。つまり、前述のように、絶縁膜62の表面は、Pd等の触媒より活性化されており、このため、絶縁膜62の表面に無電解めっき液を接触させることで、無電解めっきによる成膜が可能となる。そして、このバリア層68を形成した基板Wの表面を、例えば純水等で洗浄し、しかる後、この基板を第2の無電解めっき装置24に搬送する。
この第2の無電解めっき装置24では、バリア層68を形成した基板Wの表面に無電解めっきを施すことで、図5(c)に示すように、バリア層68の表面に、例えば銅からなり、電解めっきの給電層となるシード層70を形成する。そして、基板Wの表面を、例えば純水等で洗浄した後、この基板を電解めっき装置26に搬送する。
この電解めっき装置26では、基板Wのシード層70の表面に電解銅めっきを施して、図5(d)に示すように、微細凹部64の内部に配線層としての銅膜72を充填させるとともに、シード層70の上にも銅膜72を堆積させる。
そして、この銅膜(配線層)72を形成した基板Wの表面を純水等で洗浄した後、この基板をエッチング装置30に搬送し、このエッチング装置30で基板Wのエッジ乃至ベベル部に成膜乃至付着した不要な配線層72をエッチング除去し、これによって、この基板Wのエッジ乃至ベベル部に成膜乃至付着した配線層72がその後の処理でコンタミの原因となることを防止する。
しかる後、このエッチング後の基板Wを洗浄・乾燥装置28に搬送し、純水等で洗浄しスピン乾燥させた後、必要に応じて、熱処理装置32に搬送し、ここで、例えば350℃のN雰囲気下で、基板Wに1時間のアニール(熱処理)を施す。これにより、銅膜を合金化させて銅膜72のエレクトロマイグレーション耐性を向上させる。そして、このアニール処理後の基板Wをロード・アンロード部12の基板カセットに戻す。
前述のようにして、必要に応じて熱処理(アニール)を施した後、図6(a)に示すように、化学機械的研磨(CMP)により、絶縁膜62上の銅膜72及びバリア層68を除去して、微細凹部64内に充填させた銅膜72の表面と絶縁膜62の表面とをほぼ同一平面にすることで、銅膜72からなる配線74を形成する。
そして、前述と同様に、この配線74の表面にPd触媒等を付与して配線74の表面を活性化させ、しかる後、活性化させた配線74の表面に選択的な無電解めっきを施して、図6(b)に示すように、配線74及びバリア層68の表面に、例えばCo合金またはNi合金からなる配線保護膜76を形成して配線74及びバリア層68を保護する。これにより、第1層の埋込み配線構造を形成する。しかる後、図6(c)に示すように、例えばSiNやSiCからなる保護膜78を基板Wの全表面に形成して第1層の埋込み配線構造を保護する。
ここで、バリア層68及び配線保護膜76として、同一の材料を使用することで、銅膜72とバリア層68及び配線保護膜76、更にはバリア層68と配線保護膜76同士の密着性を高めて、配線として高い信頼性を得ることができる。また、配線保護膜76の膜厚は、3〜20nm程度が好ましく、これにより、銅の埋込みが困難となったり、銅の体積が減って配線自体の抵抗が上がったりしまうことを防止するとともに、配線との充分な密着性を確保することができる。
この例によれば、基板表面に配線用の微細凹部64を形成した後の一連の配線形成処理、すなわち、バリア層68の形成、シード層70の形成及び銅膜(配線層)72の形成、更には配線保護膜76の形成を、比較的安価で安定しているウェット処理、すなわち電解めっき及び無電解めっきで連続的に行うことができ、これによって、シード層70の表面や配線74の表面の酸化膜の生成を最小限に抑えることができる。しかも、バリア層68の形成、シード層70の形成及び銅膜(配線層)72の形成を同一装置で連続して行うことで、スループットを改善することができる。
図7は、本発明の他の実施の形態の配線形成装置の平面配置図を示す。この例の図1に示す例と異なる点は、電解めっき装置を備えることなく、2台の洗浄装置14を備え、更に第2の無電解めっき装置24で配線層の形成(銅の埋込み)を行うようにした点である。
つまり、この実施の形態の配線形成装置にあっては、図8及び図9に示すように前述と同様にして、絶縁膜62の表面に触媒核66を付与して活性化させ(図9(a))、第1の無電解めっき装置22で基板の表面に無電解めっきを施してバリア層68を形成し(図9(b))、しかる後、シード層70を形成することなく、第2の無電解めっき装置24でバリア層68の表面に無電解めっきを施すことによって、バリア層68の表面に直接銅膜(配線層)72を形成するようにしている。つまり、この例にあっては、絶縁膜62の表面を活性化させて無電解めっきでバリア層68を形成した後、無電解めっきによって、銅の埋込みまでを行うようにしている。
この例によれば、バリア層68の形成及び銅膜(配線層)72の形成、更には配線保護膜76の形成を、無電解めっきのみで連続的に行うことができる。しかも、バリア層68の形成及び銅膜(配線層)72の形成を同一の装置で行うことでスループットを改善することができる。
図10乃至図12は、前述のようにして形成した第1層の埋込み配線構造の上に、第2層の埋込み配線構造を形成して多層配線化を図る時の、本発明の更に他の実施の形態の配線形成方法を工程順に示す。
先ず、図10に示すように、保護膜78の表面に、例えばSiOからなる絶縁膜80を堆積し、この表面を平坦化した後、例えばリソグラフィ・エッチング技術により、絶縁膜80の内部に配線用の微細凹部82を形成した基板Wを用意する。この例では、この微細凹部82は、配線用溝84と、配線保護膜76に達するビア・ホール86とからなる。
次に、前述と同様に、絶縁膜80の表面にシランカップリング剤を付与し、更にPd触媒を付与することで、図11(a)に示すように、絶縁膜80の表面にPdからなる触媒核88を形成して絶縁膜80の表面を活性化させる。
そして、この活性化させた絶縁膜80の表面に無電解めっき処理を施すことで、図11(b)に示すように、例えばCo合金やNi合金等かなるバリア層90を形成する。この時、配線保護膜76は、例えばCo合金やNi合金であり、この表面には触媒核88が付与されていないが、この配線保護膜76を構成するCo合金やNi合金等が無電解めっきの自己触媒となるようにして、この上にめっき膜を析出させる。
次に、このバリア層90の表面に無電解めっき処理を施すことで、図11(c)に示すように、例えば銅からなり、電解めっきの給電層となるシード層92を形成する。そして、基板Wの表面に電解銅めっきを施して、図11(d)に示すように、微細凹部82の内部に配線層としての銅膜94を充填させるとともに、シード層92の上にも銅膜94を堆積させる。
しかる後、図12(a)に示すように、化学機械的研磨(CMP)により、絶縁膜80上の銅膜94及びバリア層90を除去して、微細凹部82内に充填させた銅膜94の表面と絶縁膜80の表面とをほぼ同一平面にすることで、銅膜94からなる配線96を形成する。
そして、前述と同様に、この配線96の表面活性化させ、しかる後、活性化させた配線96の表面に選択的な無電解めっきを施して、図12(b)に示すように、配線96及びバリア層90の表面に、例えばCo合金またはNi合金からなる配線保護膜98を形成して配線96及びバリア層90を保護する。これにより、第2層の埋込み配線構造を形成する。しかる後、図12(c)に示すように、例えばSiNやSiCからなる線護膜100を基板Wの全表面に形成して第2層の埋込み配線構造を保護する。
なお、前述の図7乃至図9に示す場合と同様に、絶縁膜80の表面を活性化させ、この表面にバリア層90を形成した後、シード層92を形成することなく、無電解めっきによって銅膜(配線層)94を形成して、無電解めっきによって、銅の埋込みまで行うようにしてもよい。
本発明の実施の形態の配線形成装置の平面配置図である。 図1に示す配線形成装置のシランカップリング剤付与装置の概要を示す図である。 図1に示す配線形成装置による配線形成例を示すフローチャートである。 本発明の実施の形態の配線形成方法における基板に微細用凹部を設けた状態を示す図である。 同じく、銅膜(配線層)を形成するまでを工程順に示す図である。 同じく、保護膜を形成して埋込み配線を保護するまでを工程順に示す図である。 本発明の他の実施の形態の配線形成装置を示す平面配置図である。 図7に示す配線形成装置による配線形成例を示すフローチャートである。 本発明の他の実施の形態の配線形成方法における配線形成例の要部を工程順に示す図である。 本発明の更に他の実施の形態の配線形成方法における基板に微細用凹部を設けた状態を示す図である。 同じく、銅膜(配線層)を形成するまでを工程順に示す図である。 同じく、保護膜を形成して埋込み配線を保護するまでを工程順に示す図である。 従来の銅めっきにより銅配線を形成する例を工程順に示す図である。
符号の説明
12 ロード・アンロード部
14 洗浄装置
16 親水化処理装置
18 シランカップリング剤付与装置
20 触媒付与装置
22,24 無電解めっき装置
26 電解めっき装置
28 洗浄・乾燥装置
30 エッチング装置
32 熱処理装置
44 処理チャンバ
44a 触媒液保持部
46 基板ホルダ
48 加熱用ヒータ
50 触媒液
60 半導体基材
62,80 絶縁膜
64,82 微細凹部
66,88 触媒核
68,90 バリア層
70,92 シード層
72,94 配線層(銅膜)
74,96 配線
76,98 配線保護膜
78,100 保護膜

Claims (13)

  1. 表面に堆積した絶縁膜の内部に配線用の微細凹部を形成した基板を用意し、
    この基板の表面にウェット処理によりバリア層を形成し、
    このバリア層の表面にウェット処理によりシード層を形成し、
    このシード層形成後の基板の表面にウェット処理により配線層を形成することを特徴とする配線形成方法。
  2. 前記バリア層を無電解めっきで形成し、前記配線層を電解めっきで形成することを特徴とする請求項1記載の配線形成方法。
  3. 表面に堆積した絶縁膜の内部に配線用の微細凹部を形成した基板を用意し、
    この基板の表面にウェット処理によりバリア層を形成し、
    このバリア層形成後の基板の表面にウェット処理により配線層を形成することを特徴とする配線形成方法。
  4. 前記バリア層を無電解めっきで形成し、前記配線層を無電解めっきで形成することを特徴とする請求項3記載の配線形成方法。
  5. 基板の表面に無電解めっきでバリア層を形成するにあたり、前記絶縁膜が無機系の場合に、シランカップリング剤を用いた触媒を付与して絶縁膜表面を活性化させることを特徴とする請求項2または4記載の配線形成方法。
  6. 基板の表面に無電解めっきでバリア層を形成するにあたり、前記絶縁膜が有機系の場合に、Sn−Pdの複核錯体またはSnCl/PdClの2ステップ処理を用いた触媒を付与して絶縁膜の表面を活性化させることを特徴とする請求項2または4記載の配線形成方法。
  7. 前記バリア層は、Co合金またはNi合金からなる連続膜であることを特徴とする請求項5または6記載の配線形成方法。
  8. 配線用の微細凹部を形成した基板の表面に触媒を付与する触媒付与装置と、
    前記触媒を付与した基板の表面に無電解めっきを施してバリア層を形成する第1の無電解めっき装置と、
    前記バリア層の表面に無電解めっきを施してシード層を形成する第2の無電解めっき装置と、
    前記シード層の表面に電解めっきを施して配線層を形成する電解めっき装置と、
    基板を洗浄する洗浄装置を有することを特徴とする配線形成装置。
  9. 配線用の微細凹部を形成した基板の表面に触媒を付与する触媒付与装置と、
    前記触媒を付与した基板の表面に無電解めっきを施してバリア層を形成する第1の無電解めっき装置と、
    前記バリア層の表面に無電解めっきを施して配線層を形成する第2の無電解めっき装置と、
    基板を洗浄する洗浄装置を有することを特徴とする配線形成装置。
  10. 基板の表面に親水化処理を施す親水化処理装置と、
    前記親水化処理後の基板の表面にシランカップリング剤を付与するシランカップリング剤付与装置を更に有することを特徴とする請求項8または9記載の配線形成装置。
  11. 前記シランカップリング剤付与装置は、
    内部を加圧及び減圧可能で、底部に前記シランカップリング剤を溶かした触媒液を導入し保持する触媒液保持部を有する処理チャンバと、
    前記処理チャンバ内に配置され、基板を保持して前記触媒液保持部で保持した触媒液に接触させる基板ホルダと、
    前記基板ホルダに内蔵された加熱用ヒータとを有することを特徴とする請求項10記載の配線形成装置。
  12. 基板の表面のエッジ乃至ベベル部に成膜乃至付着した前記配線層をエッチング除去するエッチング装置を更に有することを特徴とする請求項8乃至11のいずれかに記載の配線形成装置。
  13. 前記配線層を形成した基板に熱処理を施す熱処理装置を更に有することを特徴とする請求項8乃至12のいずれかに記載の配線形成装置。
JP2004198590A 2004-07-05 2004-07-05 配線形成方法及び配線形成装置 Withdrawn JP2006016684A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004198590A JP2006016684A (ja) 2004-07-05 2004-07-05 配線形成方法及び配線形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004198590A JP2006016684A (ja) 2004-07-05 2004-07-05 配線形成方法及び配線形成装置

Publications (2)

Publication Number Publication Date
JP2006016684A true JP2006016684A (ja) 2006-01-19
JP2006016684A5 JP2006016684A5 (ja) 2007-07-26

Family

ID=35791222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004198590A Withdrawn JP2006016684A (ja) 2004-07-05 2004-07-05 配線形成方法及び配線形成装置

Country Status (1)

Country Link
JP (1) JP2006016684A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007203442A (ja) * 2006-02-06 2007-08-16 Univ Kanagawa 金属被覆砥粒,金属被覆砥粒の製造方法,およびその金属被覆砥粒を使用した砥石
JP2007318141A (ja) * 2006-05-25 2007-12-06 Internatl Business Mach Corp <Ibm> 貴金属ライナとこれに隣接する誘電材料間の付着性を向上させた相互接続構造およびその製造方法(金属/誘電体界面のための付着性向上)
JP2010505239A (ja) * 2005-12-30 2010-02-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 無電解フェーズと電流供給フェーズとを含むウェット化学堆積によりパターニングされた絶縁体上の金属層
JP2013055317A (ja) * 2011-08-05 2013-03-21 Tokyo Electron Ltd 半導体装置の製造方法
WO2013140939A1 (ja) * 2012-03-22 2013-09-26 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
WO2013145979A1 (ja) * 2012-03-27 2013-10-03 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
JP2014135465A (ja) * 2012-12-12 2014-07-24 Tokyo Electron Ltd Cu配線の形成方法
WO2015145815A1 (ja) * 2014-03-27 2015-10-01 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2019014922A (ja) * 2017-07-03 2019-01-31 大日本印刷株式会社 成膜基板、基板、およびそれらの製造方法
WO2023163070A1 (ja) * 2022-02-28 2023-08-31 株式会社レゾナック 半導体装置の製造方法、及び半導体装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010505239A (ja) * 2005-12-30 2010-02-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 無電解フェーズと電流供給フェーズとを含むウェット化学堆積によりパターニングされた絶縁体上の金属層
JP2007203442A (ja) * 2006-02-06 2007-08-16 Univ Kanagawa 金属被覆砥粒,金属被覆砥粒の製造方法,およびその金属被覆砥粒を使用した砥石
JP2007318141A (ja) * 2006-05-25 2007-12-06 Internatl Business Mach Corp <Ibm> 貴金属ライナとこれに隣接する誘電材料間の付着性を向上させた相互接続構造およびその製造方法(金属/誘電体界面のための付着性向上)
JP2013055317A (ja) * 2011-08-05 2013-03-21 Tokyo Electron Ltd 半導体装置の製造方法
KR20140138161A (ko) * 2012-03-22 2014-12-03 도쿄엘렉트론가부시키가이샤 도금 처리 방법, 도금 처리 시스템 및 기억 매체
JP2013194306A (ja) * 2012-03-22 2013-09-30 Tokyo Electron Ltd めっき処理方法、めっき処理システムおよび記憶媒体
WO2013140939A1 (ja) * 2012-03-22 2013-09-26 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
KR101939161B1 (ko) * 2012-03-22 2019-01-16 도쿄엘렉트론가부시키가이샤 도금 처리 방법, 도금 처리 시스템 및 기억 매체
US10030308B2 (en) 2012-03-22 2018-07-24 Tokyo Electron Limited Plating method, plating system and storage medium
WO2013145979A1 (ja) * 2012-03-27 2013-10-03 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
JP2013204071A (ja) * 2012-03-27 2013-10-07 Tokyo Electron Ltd めっき処理方法、めっき処理システムおよび記憶媒体
US9837308B2 (en) 2012-03-27 2017-12-05 Tokyo Electron Limited Plating method, plating system and storage medium
KR101826302B1 (ko) * 2012-03-27 2018-02-06 도쿄엘렉트론가부시키가이샤 도금 처리 방법, 도금 처리 시스템 및 기억 매체
JP2014135465A (ja) * 2012-12-12 2014-07-24 Tokyo Electron Ltd Cu配線の形成方法
WO2015145815A1 (ja) * 2014-03-27 2015-10-01 三菱電機株式会社 半導体装置、半導体装置の製造方法
US9887131B2 (en) 2014-03-27 2018-02-06 Mitsubishi Electric Corporation Semiconductor device having a Pd-containing adhesion layer
EP3125278A4 (en) * 2014-03-27 2017-11-22 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
JPWO2015145815A1 (ja) * 2014-03-27 2017-04-13 三菱電機株式会社 半導体装置、半導体装置の製造方法
CN106133887A (zh) * 2014-03-27 2016-11-16 三菱电机株式会社 半导体装置、半导体装置的制造方法
US10304730B2 (en) 2014-03-27 2019-05-28 Mitsubishi Electric Corporation Semiconductor device having a Pd-containing adhesion layer
JP2019014922A (ja) * 2017-07-03 2019-01-31 大日本印刷株式会社 成膜基板、基板、およびそれらの製造方法
WO2023163070A1 (ja) * 2022-02-28 2023-08-31 株式会社レゾナック 半導体装置の製造方法、及び半導体装置

Similar Documents

Publication Publication Date Title
JP4644926B2 (ja) 半導体製造装置および半導体装置の製造方法
US6821902B2 (en) Electroless plating liquid and semiconductor device
WO2006033465A1 (ja) 半導体装置及びその製造方法、並びに処理液
JP2003197591A (ja) 基板処理装置及び方法
US7374584B2 (en) Interconnects forming method and interconnects forming apparatus
US10224208B2 (en) Plating method and recording medium
JP2006041453A (ja) 配線形成方法及び配線形成装置
JP2001323381A (ja) めっき方法及びめっき構造
JP2006016684A (ja) 配線形成方法及び配線形成装置
US20060003570A1 (en) Method and apparatus for electroless capping with vapor drying
KR100891344B1 (ko) 무전해 도금액 및 반도체 디바이스
CN100517610C (zh) 半导体元件的处理方法以及半导体元件的形成方法
JP2001181851A (ja) めっき方法及びめっき構造
CN105374701A (zh) 电镀工艺中的活化处理
JP2006120870A5 (ja)
JP2003096596A (ja) めっき方法及びめっき装置
JP2003193246A (ja) 無電解めっきの前処理方法及び前処理液
JP2008004615A (ja) 配線形成方法及び配線形成装置
JP5938920B2 (ja) 半導体装置の製造方法
JP2002275639A5 (ja)
JP2007250915A (ja) 基板処理方法および基板処理装置
JP2005116630A (ja) 配線形成方法及び装置
JP5789614B2 (ja) めっき処理中の基板表面をウェットに維持するプロセス
JP2008263003A (ja) 基板処理方法
JP2006147655A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20070607

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071203

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090807