JP2006120870A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006120870A5 JP2006120870A5 JP2004307354A JP2004307354A JP2006120870A5 JP 2006120870 A5 JP2006120870 A5 JP 2006120870A5 JP 2004307354 A JP2004307354 A JP 2004307354A JP 2004307354 A JP2004307354 A JP 2004307354A JP 2006120870 A5 JP2006120870 A5 JP 2006120870A5
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- conductive film
- film
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
前記密着膜は、タングステン、タンタルまたはチタンのいずれかを含むことが好ましい。
前記導電膜は、パラジウム、ロジウムまたはルテニウムのいずれかを含むことが好ましい。
導電膜には、薄膜形成が可能で、比較的導電性が高く、かつ表面に酸化膜ができにくいか、例え酸化膜ができたとしてもそれが導電性であることなどが求められる。パラジウム、ロジウムまたはルテニウムのいずれかを含む導電膜は、これらの要求に応えることができる。導電膜は、PVD法、CVD法、あるいはALD法等の任意の方法で形成される。
前記導電膜は、パラジウム、ロジウムまたはルテニウムのいずれかを含むことが好ましい。
導電膜には、薄膜形成が可能で、比較的導電性が高く、かつ表面に酸化膜ができにくいか、例え酸化膜ができたとしてもそれが導電性であることなどが求められる。パラジウム、ロジウムまたはルテニウムのいずれかを含む導電膜は、これらの要求に応えることができる。導電膜は、PVD法、CVD法、あるいはALD法等の任意の方法で形成される。
請求項7に記載の発明は、前記導電膜の表面に成膜した余剰の配線材料の除去を、リン酸またはヒドロキシエタンビスホスホン酸のいずれかを含み砥粒を含まない研磨液を用いた電解研磨法で行うことを特徴とする請求項1乃至6いずれかに記載の配線形成方法である。
基板(導電膜)の表面に成膜した余剰の配線材料を電解研磨で除去することにより、形成後の配線構造に対するダメージを最小とし、これにより、例えば45nmノード以降の配線形成技術に対する要求を満足させることができる。
基板(導電膜)の表面に成膜した余剰の配線材料を電解研磨で除去することにより、形成後の配線構造に対するダメージを最小とし、これにより、例えば45nmノード以降の配線形成技術に対する要求を満足させることができる。
前記配線材料は銅、銅合金、銀または銀合金からなることが好ましい。
例えば高集積化された半導体装置の配線材料として、銅、銅合金、銀または銀合金を使用することで、半導体装置の高速化、高密度化を図ることができる。
例えば高集積化された半導体装置の配線材料として、銅、銅合金、銀または銀合金を使用することで、半導体装置の高速化、高密度化を図ることができる。
前記配線の表面に金属膜を選択的に成膜することが好ましい。
埋め込み配線構造を有する基板の全表面に、窒化シリコンなどの、密着性がよく上層の層間絶縁膜への配線材料の拡散防止性能の高い絶縁膜を形成することに代えて、配線表面のみに金属膜を選択的に形成し、配線の酸化防止、上層膜との密着性改善、上層の層間絶縁膜への配線材料の拡散防止などを図ることで、例えば45nm以降の世代において、配線間容量をより低下させたり、信頼性をより向上させたりすることができる。
埋め込み配線構造を有する基板の全表面に、窒化シリコンなどの、密着性がよく上層の層間絶縁膜への配線材料の拡散防止性能の高い絶縁膜を形成することに代えて、配線表面のみに金属膜を選択的に形成し、配線の酸化防止、上層膜との密着性改善、上層の層間絶縁膜への配線材料の拡散防止などを図ることで、例えば45nm以降の世代において、配線間容量をより低下させたり、信頼性をより向上させたりすることができる。
請求項8に記載の発明は、配線用凹部を有する基板の表面に、配線材料成膜用の電解めっき液に対して不溶性の導電膜を形成する導電膜形成装置と、前記導電膜の表面に配線材料を成膜する電解めっき装置と、前記導電膜の表面に成膜した余剰の配線材料を除去する研磨装置を有することを特徴とする配線形成装置である。
導電膜形成装置は、例えばPVD装置、CVD装置またはALD装置からなる。
導電膜形成装置は、例えばPVD装置、CVD装置またはALD装置からなる。
請求項9に記載の発明は、前記配線用凹部内以外の前記導電膜を除去する導電膜除去装置を更に有する特徴とする請求項8記載の配線形成装置である。
導電膜除去装置は、例えば研磨装置、薬液によるエッチング装置またはプラズマエッチング装置からなる。導電膜の表面に成膜した余剰の配線材料を除去する研磨装置に導電膜除去装置を兼用させてよい。
導電膜除去装置は、例えば研磨装置、薬液によるエッチング装置またはプラズマエッチング装置からなる。導電膜の表面に成膜した余剰の配線材料を除去する研磨装置に導電膜除去装置を兼用させてよい。
請求項10に記載の発明は、配線用凹部を有する基板の表面に密着膜を形成する密着膜形成装置を更に有することを特徴とする請求項8または9記載の配線形成装置である。
密着膜形成装置は、例えばPVD装置、CVD装置またはALD装置からなる。
密着膜形成装置は、例えばPVD装置、CVD装置またはALD装置からなる。
請求項11に記載の発明は、前記配線用凹部内以外の前記密着膜を除去する密着膜除去装置を更に有することを特徴とする請求項10記載の配線形成装置である。
密着膜除去装置は、例えば研磨装置、薬液によるエッチング装置またはプラズマエッチング装置からなる。導電膜の表面に成膜した余剰の配線材料を除去する研磨装置や、導電膜を除去する導電膜除去装置に密着膜除去装置を兼用させてよい。
密着膜除去装置は、例えば研磨装置、薬液によるエッチング装置またはプラズマエッチング装置からなる。導電膜の表面に成膜した余剰の配線材料を除去する研磨装置や、導電膜を除去する導電膜除去装置に密着膜除去装置を兼用させてよい。
請求項12に記載の発明は、前記電解めっき装置は、めっきの際にアノードと基板との間に配置されるダミー抵抗体を有することを特徴とする請求項8乃至11のいずれかに記載の配線形成装置である。
前記研磨装置は、例えば電解研磨装置からなる。
前記配線の表面に金属膜を選択的に成膜する金属膜形成装置を更に有していてもよい。
前記配線の表面に金属膜を選択的に成膜する金属膜形成装置を更に有していてもよい。
Claims (12)
- 絶縁膜内に配線用凹部を形成した基板表面に、配線材料成膜用の電解めっき液に対して不溶性の導電膜を形成し、
前記導電膜をシード膜として、電解めっき法により該導電膜の表面に配線材料を前記配線用凹部内に埋込みつつ成膜し、
前記導電膜の表面に成膜した余剰の配線材料を除去して前記配線用凹部内に埋込んだ配線材料で配線を形成することを特徴とする配線形成方法。 - 前記不溶性の導電膜の形成後に、
前記導電膜に対して、前記電解めっき法による配線材料の成膜の前処理を施すことを特徴とする請求項1記載の配線形成方法。 - 前記配線を形成した後に、更に前記配線用凹部内以外の前記導電膜を除去することを特徴とする請求項1または2記載の配線形成方法。
- 絶縁膜内に配線用凹部を形成した基板表面に密着膜を形成し、
前記密着膜の表面に配線材料成膜用の電解めっき液に対して不溶性の導電膜を形成し、
前記導電膜をシード膜として、電解めっき法により該導電膜の表面に配線材料を前記配線用凹部内に埋込みつつ成膜し、
前記導電膜の表面に成膜した余剰の配線材料を除去して前記配線用凹部内に埋込んだ配線材料で配線を形成することを特徴とする配線形成方法。 - 前記不溶性の導電膜の形成後に、
前記導電膜に対して、前記電解めっき法による配線材料の成膜の前処理を施すことを特徴とする請求項4記載の配線形成方法。 - 前記配線を形成した後に、更に前記配線用凹部内以外の前記導電膜及び前記密着膜を除去することを特徴とする請求項4または5記載の配線形成方法。
- 前記導電膜の表面に成膜した余剰の配線材料の除去を、リン酸またはヒドロキシエタンビスホスホン酸のいずれかを含み砥粒を含まない研磨液を用いた電解研磨法で行うことを特徴とする請求項1乃至6のいずれかに記載の配線形成方法。
- 配線用凹部を有する基板の表面に、配線材料成膜用の電解めっき液に対して不溶性の導電膜を形成する導電膜形成装置と、
前記導電膜の表面に配線材料を成膜する電解めっき装置と、
前記導電膜の表面に成膜した余剰の配線材料を除去する研磨装置を有することを特徴とする配線形成装置。 - 前記配線用凹部内以外の前記導電膜を除去する導電膜除去装置を更に有する特徴とする請求項8記載の配線形成装置。
- 配線用凹部を有する基板の表面に密着膜を形成する密着膜形成装置を更に有することを特徴とする請求項8または9記載の配線形成装置。
- 前記配線用凹部内以外の前記密着膜を除去する密着膜除去装置を更に有することを特徴とする請求項10記載の配線形成装置。
- 前記電解めっき装置は、めっきの際にアノードと基板との間に配置されるダミー抵抗体を有することを特徴とする請求項8乃至11のいずれかに記載の配線形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004307354A JP2006120870A (ja) | 2004-10-21 | 2004-10-21 | 配線形成方法及び装置 |
US11/254,789 US20060086618A1 (en) | 2004-10-21 | 2005-10-21 | Method and apparatus for forming interconnects |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004307354A JP2006120870A (ja) | 2004-10-21 | 2004-10-21 | 配線形成方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006120870A JP2006120870A (ja) | 2006-05-11 |
JP2006120870A5 true JP2006120870A5 (ja) | 2007-07-19 |
Family
ID=36205204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004307354A Pending JP2006120870A (ja) | 2004-10-21 | 2004-10-21 | 配線形成方法及び装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060086618A1 (ja) |
JP (1) | JP2006120870A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1894900A3 (en) * | 2006-08-28 | 2010-02-24 | Osaka University | Catalyst-aided chemical processing method and apparatus |
DE102006056620B4 (de) * | 2006-11-30 | 2010-04-08 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterstruktur und Verfahren zu ihrer Herstellung |
WO2008066884A1 (en) * | 2006-11-30 | 2008-06-05 | Advanced Micro Devices, Inc. | Semiconductor structure with interconnect comprising silver and method of forming the same |
JP2008141088A (ja) * | 2006-12-05 | 2008-06-19 | Nec Electronics Corp | 半導体装置の製造方法 |
WO2008084867A1 (ja) | 2007-01-10 | 2008-07-17 | Nec Corporation | 半導体装置及びその製造方法 |
JP2009064803A (ja) * | 2007-09-04 | 2009-03-26 | Renesas Technology Corp | 半導体装置 |
US8679970B2 (en) * | 2008-05-21 | 2014-03-25 | International Business Machines Corporation | Structure and process for conductive contact integration |
WO2011115878A1 (en) * | 2010-03-19 | 2011-09-22 | Sigma-Aldrich Co. | Methods for preparing thin fillms by atomic layer deposition using hydrazines |
TW202138115A (zh) * | 2019-12-24 | 2021-10-16 | 日商荏原製作所股份有限公司 | 基板處理裝置、基板處理方法及基板處理系統 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7135404B2 (en) * | 2002-01-10 | 2006-11-14 | Semitool, Inc. | Method for applying metal features onto barrier layers using electrochemical deposition |
WO2001084621A1 (en) * | 2000-04-27 | 2001-11-08 | Ebara Corporation | Rotation holding device and semiconductor substrate processing device |
JP4644926B2 (ja) * | 2000-10-13 | 2011-03-09 | ソニー株式会社 | 半導体製造装置および半導体装置の製造方法 |
JP3664669B2 (ja) * | 2001-06-27 | 2005-06-29 | 株式会社荏原製作所 | 電解めっき装置 |
US7223685B2 (en) * | 2003-06-23 | 2007-05-29 | Intel Corporation | Damascene fabrication with electrochemical layer removal |
-
2004
- 2004-10-21 JP JP2004307354A patent/JP2006120870A/ja active Pending
-
2005
- 2005-10-21 US US11/254,789 patent/US20060086618A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI326479B (en) | Selective capping of copper wiring | |
US7279423B2 (en) | Forming a copper diffusion barrier | |
US7737028B2 (en) | Selective ruthenium deposition on copper materials | |
JP4965091B2 (ja) | 導電性材料、半導体構造及び導電性材料を製造する方法 | |
TWI609456B (zh) | 矽穿孔金屬化 | |
US8105936B2 (en) | Methods for forming dielectric interconnect structures | |
JP2005513813A (ja) | 基板上に半導体集積回路用銅配線を形成する方法 | |
US20050014359A1 (en) | Semiconductor device manufacturing method | |
US10224208B2 (en) | Plating method and recording medium | |
TWI260740B (en) | Semiconductor device with low-resistance inlaid copper/barrier interconnects and method for manufacturing the same | |
CN102971840A (zh) | 用于金属化的方法、器件和材料 | |
JP2006120870A5 (ja) | ||
US8053894B2 (en) | Surface treatment of metal interconnect lines | |
JP2006016684A (ja) | 配線形成方法及び配線形成装置 | |
JP3820329B2 (ja) | 半導体基板のめっき方法 | |
US20040110374A1 (en) | Copper activator solution and method for semiconductor seed layer enhancement | |
US20060063379A1 (en) | Forming a combined copper diffusion barrier and seed layer | |
JPH11312655A (ja) | Cu合金膜の形成方法および半導体装置の製造方法 | |
TW521390B (en) | Method to produce interconnect with inhibited copper electromigration (EM) | |
JP2008042199A (ja) | 半導体素子及びその製造方法 | |
KR100858873B1 (ko) | 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법 | |
JP2008263003A (ja) | 基板処理方法 | |
JP2010177305A (ja) | 半導体装置及びその製造方法 | |
Lu et al. | Choices for future interconnect materials and processing | |
US20090136724A1 (en) | Method of fabricating semiconductor device |