DE102006056620B4 - Halbleiterstruktur und Verfahren zu ihrer Herstellung - Google Patents

Halbleiterstruktur und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102006056620B4
DE102006056620B4 DE102006056620A DE102006056620A DE102006056620B4 DE 102006056620 B4 DE102006056620 B4 DE 102006056620B4 DE 102006056620 A DE102006056620 A DE 102006056620A DE 102006056620 A DE102006056620 A DE 102006056620A DE 102006056620 B4 DE102006056620 B4 DE 102006056620B4
Authority
DE
Germany
Prior art keywords
layer
containing material
silver
semiconductor structure
rhodium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006056620A
Other languages
English (en)
Other versions
DE102006056620A1 (de
Inventor
Christof Streck
Volker Kahlert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102006056620A priority Critical patent/DE102006056620B4/de
Priority to US11/776,155 priority patent/US7638428B2/en
Priority to TW096144222A priority patent/TWI449089B/zh
Priority to KR1020097013755A priority patent/KR101458038B1/ko
Priority to CN200780044270.0A priority patent/CN101584037A/zh
Priority to PCT/US2007/024564 priority patent/WO2008066884A1/en
Priority to JP2009539317A priority patent/JP2010512002A/ja
Publication of DE102006056620A1 publication Critical patent/DE102006056620A1/de
Priority to GB0909394A priority patent/GB2456479A/en
Application granted granted Critical
Publication of DE102006056620B4 publication Critical patent/DE102006056620B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Abstract

Verfahren zum Ausbilden einer Halbleiterstruktur mit:
Bereitstellen eines Halbleitersubstrats, das eine Schicht aus einem dielektrischen Material umfasst, wobei sich in der Schicht aus dem dielektrischen Material eine Vertiefung befindet; und
Ausbilden einer Schicht aus einem rhodiumhaltigen Material;
Füllen der Vertiefung mit einem silberhaltigen Material, das im Wesentlichen aus reinem Silber oder aus Silber, das mit anderen Metallen mit einem Anteil von bis zu 10% legiert ist, besteht; und
Ausbilden einer elektrisch leitfähigen, kupferenthaltenden Leitung über der mit dem silberhaltigen Material gefüllten Vertiefung, wobei die mit dem silberhaltigen Material gefüllte Vertiefung eine elektrische Verbindung zwischen der elektrisch leitfähigen, kupferenthaltenden Leitung und einem Schaltkreiselement herstellt, das in dem Halbleitersubstrat unter der Vertiefung ausgebildet ist.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung bezieht sich allgemein auf die Herstellung integrierter Schaltkreise und insbesondere auf das Ausbilden elektrisch leitfähiger Strukturelemente, die Schaltkreiselemente in integrierten Schaltkreisen verbinden.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Integrierte Schaltkreise umfassen eine große Anzahl einzelner Schaltkreiselemente, wie beispielsweise Transistoren, Kondensatoren und Widerstände. Diese Elemente werden mit Hilfe elektrisch leitfähiger Strukturelemente verbunden, um komplexe Schaltkreise wie Speichervorrichtungen, Logik-Bausteine und Mikroprozessoren auszubilden. Die Leistungsfähigkeit integrierter Schaltkreise kann verbessert werden, indem die Anzahl der Funktionseinheiten pro Schaltkreis erhöht wird, um den Funktionsumfang des Schaltkreises zu vergrößern und/oder indem die Arbeitsgeschwindigkeit der Schaltkreiselemente erhöht wird. Eine Verringerung der Strukturgrößen ermöglicht das Ausbilden einer größeren Anzahl von Schaltkreiselementen auf der selben Fläche, wodurch der Funktionsumfang des Schaltkreises erweitert werden kann, sowie eine Verringerung von Signalausbreitungszeiten, wodurch eine Erhöhung der Arbeitsgeschwindigkeit der Schaltkreiselemente ermöglicht wird.
  • Wenn die Strukturgrößen in integrierten Schaltkreisen verringert werden, werden hochkomplizierte Techniken benötigt, um die Schaltkreiselemente der integrierten Schaltkreise elektrisch miteinander zu verbinden. Wenn auf derselben Fläche eine größere Anzahl von Schaltkreiselementen ausgebildet wird, kann es notwendig sein, die Abmessungen der elektrisch leitfähigen Strukturelemente zu verringern, um die elektrisch leitfähigen Strukturelemente unterzubringen. Zusätzlich können elektrisch leitfähige Strukturelemente in mehreren übereinander gestapelten Ebenen ausgebildet werden.
  • In modernen integrierten Schaltkreisen bestehen elektrisch leitfähige Strukturelemente in höheren Verbindungsebenen häufig aus Kupfer. Wenn Kupfer jedoch in ein Siliziumsubstrat diffundiert, in dem Schaltkreiselemente ausgebildet sind und in das Kristallgitter des Siliziumsubstrats eingebaut wird, können tiefe Verunreinigungsniveaus (deep impurity levels) erzeugt werden. Solche tiefen Verunreinigungsniveaus können zu einer Verschlechterung der Leistung von Schaltkreiselementen wie etwa Feldeffekt-Transistoren führen. Um solche Nachteile zu vermeiden, werden elektrische Verbindungen zwischen Schaltkreiselementen und der ersten Ebene elektrisch leitfähiger Leitungen häufig aus Wolfram hergestellt.
  • Ein Verfahren zum Ausbilden einer Halbleiterstruktur nach dem Stand der Technik wird mit Bezug auf die 1a und 1b beschrieben.
  • 1a zeigt eine schematische Querschnittsansicht einer Halbleiterstruktur 100 in einem ersten Stadium eines Herstellungsverfahrens nach dem Stand der Technik.
  • Die Halbleiterstruktur 100 umfasst ein Substrat 101. Das Substrat 101, das beispielsweise Silizium umfassen kann, umfasst einen Feldeffekt-Transistor 102. Der Feldeffekt-Transistor 102 umfasst ein aktives Gebiet 103, ein Source-Gebiet 108 und ein Drain-Gebiet 109. In Beispielen von Herstellungsverfahren nach dem Stand der Technik, in denen der Feldeffekt-Transistor 102 einen Transistor vom n-Typ ist, kann das Material des Substrats 101 p-dotiert sein. Das Source-Gebiet 108 und das Drain-Gebiet 109 können n-dotiert sein. Umgekehrt können in Beispielen von Herstellungsverfahren nach dem Stand der Technik, in denen der Feldeffekt-Transistor 102 ein Transistor vom p-Typ ist, kann das aktive Gebiet 103 n-dotiert sein und das Source-Gebiet 108 sowie das Drain-Gebiet 109 können p-dotiert sein. Dadurch wird an einer Grenzfläche zwischen den Source-Gebiet 108 und dem aktiven Gebiet 103 und an einer Grenzfläche zwischen dem Drain-Gebiet 109 und dem aktiven Gebiet 109 ein p-n-Übergang bereitgestellt.
  • Der Feldeffekt-Transistor 102 umfasst ferner eine Gate-Elektrode 105, die von einer Seitenwand-Abstandshalterstruktur 107 flankiert wird und von dem aktiven Gebiet 103 durch eine Gate-Isolierschicht 106 getrennt wird. Eine Isoliergrabenstruktur 104 isoliert den Feldeffekt-Transistor 102 und andere Schaltkreiselemente in der Halbleiterstruktur 100 elektrisch voneinander. Der Feldeffekt-Transistor 102 kann mit Hilfe den Fachleuten wohl bekannter Verfahren ausgebildet werden, die fortschrittliche Techniken der Ionen-Implantation, der Abscheidung, der Fotolithografie, des Ätzens, der Oxidation und der Wärmebehandlung umfassen.
  • Über dem Substrat 101 wird eine Schicht 110 aus einem dielektrischen Material abgeschieden. Die Schicht 110 kann Siliziumdioxid, Siliziumnitrit und/oder Siliziumoxinitrid umfassen und mit Hilfe bekannter Abscheidungstechniken wie der chemischen Dampfabscheidung und der plasmaverstärkten Dampfabscheidung ausgebildet werden. Eine Dicke der Schicht 110 kann größer als eine Höhe der Gatektrode 105 sein. Nach der Abscheidung der Schicht 110 kann ein bekanntes Planarisierungsverfahren wie etwa das chemisch-mechanische Polieren durchgeführt werden, um eine flache Oberfläche der Schicht 110 zu erhalten.
  • In der Schicht 110 werden Kontaktöffnungen 111, 112, 113 ausgebildet. Zu diesem Zweck wird über der Halbleiterstruktur 100 mit Hilfe bekannter Fotolithografieverfahren eine Maske (nicht gezeigt) ausgebildet, die die Schicht 110 mit Ausnahme derjenigen Bereiche, in denen die Kontaktöffnungen 111, 112, 113 ausgebildet werden sollen, bedeckt. Anschließend wird ein bekannter anisotroper Ätzprozess, beispielsweise ein Trockenätzprozess, durchgeführt, um diejenigen Teile der Schicht 110 zu entfernen, die nicht von der Maske bedeckt sind. Die Anisotropie des Ätzprozesses kann dabei helfen, im Wesentlichen vertikale Seitenwände der Kontaktöffnungen 111, 112, 113, zu erhalten.
  • Die Kontaktöffnung 111 wird über dem Source-Gebiet 108 ausgebildet. Somit liegt am Boden der Kontaktöffnung 111 ein Teil des Source-Gebiets 108 frei. Die Kontaktöffnungen 112, 113 werden über der Gate-Elektrode 105 bzw. dem Drain-Gebiet 109 ausgebildet. Somit liegt die Gate-Elektrode 105 am Boden der Kontaktöffnung 112 frei und das Drain-Gebiet 109 liegt am Boden der Kontaktöffnung 113 frei.
  • In manchen Beispielen von Herstellungsverfahren nach dem Stand der Technik kann sich zwischen dem Feldeffekt-Transistor 102 und der Schicht 110 eine Ätz-Stopp-Schicht (nicht gezeigt) befinden, die ein Material umfasst, das mit einer erheblich geringeren Ätzrate als das dielektrische Material der Schicht 110 geätzt wird. So kann der Ätzprozess zuverlässig angehalten werden, sobald die Kontaktöffnungen 111, 112, 113 durch die Schicht 110 aus dielektrischem Material durchgehen. Nach der Ausbildung der Kontaktöffnungen 111, 112, 113 kann ein zweiter Ätzprozess durchgeführt werden, um Teile der Ätz-Stopp-Schicht die am Boden der Kontaktöffnungen 111, 112, 113 frei liegen, zu entfernen.
  • Nach dem Ausbilden der Kontaktöffnungen 111, 112, 113 kann die Maske entfernt werden, beispielsweise mit Hilfe eines bekannten Resist-Strip-Verfahrens.
  • Anschließend werden die Kontaktöffnungen 111, 112, 113 mit Wolfram gefüllt. Zu diesem Zweck werden über der Halbleiter-Struktur 100 eine erste Haftschicht 114 und eine zweite Haftschicht 115 abgeschieden. Die Haftschichten 114, 115 können eine Haftung zwischen dem Wolfram, der sich in den Kontaktöffnungen 111, 112, 113 befindet und dem dielektri schen Material der Schicht 110 verbessern. Außerdem können die Haftschichten 114, 115 dabei helfen, eine günstigere Kristallstruktur des Wolframs zu erhalten, wenn das Wolfram mit Hilfe eines chemischen Dampfabscheidungsprozesses und/oder eines plasmaverstärkten chemischen Dampfabscheidungsprozesses abgeschieden wird.
  • Die erste Haftschicht 114 kann Titan umfassen und mit Hilfe eines Metallionen-Plasmaabscheidungsprozesses (ionized metal plasma deposition process) ausgebildet werden. Wie die Fachleute wissen, ist die Metallionen-Plasmaabscheidung eine Variante der physikalischen Dampfabscheidung, bei der Metallatome, die beispielsweise durch Sputtern eines Targets, das das abzuscheidende Material umfasst, erzeugt werden können, in einem Plasma ionisiert werden. Das Plasma kann mit Hilfe einer elektrischen Glimmentladung in einem Trägergas erzeugt werden, das beispielsweise Stickstoff und/oder ein Edelgas enthalten kann. Die elektrische Glimmentladung kann erzeugt werden, indem eine Wechselspannung mit Radiofrequenz induktiv an das Trägergas gekoppelt wird und/oder indem die Wechselspannung mit Radiofrequenz an Elektroden, die sich im Trägergas befinden, angelegt wird. Die ionisierten Metallatome werden anschließend mit Hilfe einer Vorspannung, die zwischen dem Substrat 101 und einer Elektrode angelegt wird, die sich in einem Reaktorgefäß befindet, in dem die Metallionen-Plasmaabscheidung durchgeführt wird, auf das Substrat 101 zu beschleunigt. Die zweite Haftschicht 115 kann TiN enthalten und mit Hilfe eines den Fachleuten wohl bekannten chemischen Dampfabscheidungsprozesses und/oder plasmaverstärkten chemischen Dampfabscheidungsprozesses ausgebildet werden.
  • Eine Saatschicht 116, die Wolfram enthält, wird über der Halbleiter-Struktur 100 ausgebildet. Die Saatschicht 116 kann mit Hilfe eines Atomlagen-Abscheideprozesses ausgebildet werden. Wie die Fachleute wissen, ist die Atomlagen-Abscheidung eine Variante der chemischen Dampfabscheidung, bei der die Halbleiter-Struktur nacheinander mehreren gasförmigen Ausgangsstoffen ausgesetzt wird, die nacheinander in ein Reaktorgefäß geleitet werden, in dem sich die Halbleiter-Struktur 100 befindet. Während ein erster Ausgangsstoff zu der Halbleiter-Struktur 100 strömt, bildet sich über der zweiten Haftschicht 115 eine im Wesentlichen monoatomare Schicht aus dem ersten Ausgangsstoff. Da eine Haftung zwischen Molekülen des ersten Ausgangsstoffs schwach sein kann, kann eine Abscheidung von mehr als einer monoatomaren Schicht des ersten Ausgangsstoff im Wesentlichen vermieden werden, indem die Temperatur des Atomlagen-Abscheideprozesses entsprechend angepasst wird. Anschließend wird ein zweiter Ausgangsstoff zu der Halbleiterstruktur 100 geleitet. Der zweite Ausgangsstoff reagiert chemisch mit dem ersten Ausgangsstoff, der sich auf der Oberfläche der Halbleiterstruktur 100 befindet. Bei der chemischen Reaktion kann Wolfram erzeugt werden.
  • Nach dem Ausbilden der Saatschicht 116 kann über der Saatschicht 116 eine wolframhaltige Schicht 117 ausgebildet werden. Zu diesem Zweck können wohlbekannte Abscheidungsverfahren wie etwa die chemische Dampfabscheidung und/oder die plasmaverstärkte Dampfabscheidung verwendet werden. Beim Ausbilden der Schicht 117 kann eine Materialabscheidung in der Nähe der Ränder der Kontaktöffnungen 111, 112, 113 schneller ablaufen als eine Materialabscheidung in der Nähe des Bodens der Kontaktöffnungen 111, 112, 113. Deshalb können sich in den Kontaktöffnungen 111, 112, 113 Fugen 118, 119, 120 bilden.
  • Anschließend kann ein chemisch-mechanischer Polierprozess durchgeführt werden, der dafür ausgelegt ist, Teile der Haftschichten 114, 115, der Saatschicht 116 und der wolframhaltigen Schicht 117, die außerhalb der Kontaktöffnungen 111, 112, 113 abgeschieden wurden, zu entfernen.
  • 1b zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 100 in einem späteren Stadium des Herstellungsverfahrens nach dem Stand der Technik. Über der ersten Schicht 110 aus dielektrischem Material wird eine zweite Schicht 121 aus einem dielektrischen Material ausgebildet. In manchen Beispielen von Herstellungsverfahren nach dem Stand der Technik kann die zweite Schicht 121 dasselbe Material wie die erste dielektrische Schicht 110 enthalten. Alternativ kann die zweite Schicht 121 ein anderes Material enthalten als die erste dielektrische Schicht 110, beispielsweise ein Material mit niedriger Dielektrizitätskonstante (low-k material) wie Wasserstoff-Silsesquioxan.
  • In der zweiten Schicht 121 aus dielektrischem Material werden Gräben 122, 123, 124 ausgebildet. Dies kann mit Hilfe den Fachleuten wohl bekannter Techniken der Fotolithografie und des Ätzens geschehen.
  • Über der Halbleiterstruktur 100 wird eine Barriereschicht 125 ausgebildet. Die Barrierenschicht 125 kann Tantal und/oder Tantalnitrit enthalten und dafür ausgelegt sein, eine Diffusion von Kupfer, das in die Gräben 122, 123, 124 eingebracht wird, in andere Teile der Halbleiterstruktur 100 zu verhindern.
  • Anschließend wird über der Halbleiterstruktur 100 eine kupferhaltige Saatschicht 127 ausgebildet. Dies kann mit Hilfe wohlbekannter Verfahren, wie der chemischen Dampfabscheidung oder der plasmaverstärkten chemischen Dampfabscheidung geschehen. Danach wird über der Saatschicht 127 eine kupferhaltige Schicht 126 ausgebildet, beispielsweise mit Hilfe eines den Fachleuten wohlbekannten Galvanisierungsprozesses. Schließlich werden Teile der Saatschicht 127 und der Schicht 206 außerhalb der Gräben 122, 123, 124 entfernt, beispielsweise mit Hilfe eines chemisch-mechanischen Polierprozesses.
  • Ein Nachteil des oben beschriebenen Herstellungsverfahrens nach dem Stand der Technik ist, dass Wolfram, das zum Füllen der Kontaktöffnungen 111, 112, 113 verwendet wird, einen relativ hohen spezifischen Widerstand aufweist. Deshalb kann es vorkommen, das elektrische Ströme, die durch die Kontaktöffnungen 111, 112, 113 fließen, einen hohen elektrischen Widerstand überwinden müssen, wenn die Größe der Kontaktöffnungen 111, 112, 113, insbesondere ihr Durchmesser, verringert wird, was zu einer Zunahme der Signalausbreitungszeit sowie zu einer unerwünschten Erzeugung von Wärme führen kann. Der elektrische Widerstand der mit Wolfram gefüllten Kontaktöffnungen 111, 112, 113 kann durch die Anwesenheit der Fugen, 118, 119, 120, weiter vergrößert werden. Außerdem können die Haftschichten 114, 115 einen noch größeren spezifischen Widerstand aufweisen als Wolfram. Deshalb kann die Anwesenheit der Haftschichten 114, 115 zusätzlich zur Vergrößerung des elektrischen Widerstands der Kontaktöffnungen 111, 112, 113 beitragen.
  • Ein weiterer Nachteil des oben beschriebenen Herstellungsverfahrens nach dem Stand der Technik ist, dass es vorkommen kann, dass eine oder mehrere der Fugen 118, 119, 120 während des chemisch-mechanischen Polierprozesses, der durchgeführt wird, um Teile der Haftschichten 114, 115, der Saatschicht 116 und der Schicht 117 außerhalb der Kontaktöffnungen 111, 112, 113 zu entfernen, geöffnet werden können. Dies kann zu einer erheblichen Verringerung der mit Wolfram gefüllten Kontaktöffnungen 111, 112, 113 oder sogar zu einem Ausfall der Halbleiter-Struktur 100 führen.
  • Die Patentanmeldung WO 2006/020565 A2 offenbart eine Metallstruktur, die ein Volumenmaterial, wie Kupfer, Aluminium, Wolfram, Titan, Silber oder Legierungen dieser Metalle, einschließt, aber auf diese nicht eingeschränkt ist. Ferner weist die Metallstruktur eine Barrierenschicht auf, die Kobalt, Phosphor, Bor, Wolfram, Chrom, Molybdän, Nickel, Palladium, Rhodium, Ruthenium, Wasserstoff und Sauerstoff aufweisen kann.
  • Die Patentanmeldung US 2003/0111729 A1 offenbart ein Halbleiterbauteil mit einer Verbindungsstruktur, die eine Barrierenschicht, eine Füllung und eine Deckschicht aufweist. Auf einer ersten Verbindungsstruktur kann eine zweite angeordnet werden, wobei die Verbindungsstrukturen so ausgeführt werden, dass Elektromigrationseffekte reduziert werden. Die Patentanmeldung gibt eine Vielzahl von Materialien an, die für die Barrierenschichten und Füllungen verwendet werden können. Unter anderem können Kupfer, Silber und Rhodium eingesetzt werden.
  • Die Patentschrift DE 43 09 542 C2 lehrt zum Füllen von Kontakten die Materialien Aluminium, Kupfer und Rhodium zu verwenden. Als Barrierenmaterial kann unter anderem Rhodiumoxid eingesetzt werden. Ferner kann zur Agglomeration bzw. Rekristallisation der Füllung ein Temperschritt angewendet werden.
    • Die Patentschrift US 6 016 012 A offenbart Beschichtungsmaterialien für Kontakte, die Silber und Rhodium umfassen.
    • Die Patentschrift US 6 624 513 B1 offenbart Kontakte, die Rhodium aufweisen.
    • Die Patentanmeldung FR 2 782 839 A1 offenbart leitende Ti/TiN-Kupfer- und Ti/TiN-Wolfram-Strukturen
    • Bhagat, S.; Han, H.; Alford, T. L.: Tungsten-titanium diffusion barriers for silver metallization. In: Thin Solid Films, ISSN 0040-0090, 2006, Vol. 515, 1998-2002 offenbart Silbermetallisierungen mit Barrierenschichten, die z. B. TiW aufweisen.
    • Kessler, H, K,; Winogradoff, N. N.: Improved ohmic contacts for semiconductive devices, In: IBM technical disclosure bulletin, IssN 0018-8689, 1964, Vol. 7, No. 2, Seite 166 offenbart ohmsche Au/Si-Kontakte mit einer dazwischenliegenden Rhodiumschicht.
  • Aufgabe der vorliegenden Erfindung ist, ein Verfahren zur Herstellung einer Halbleiter-Struktur sowie eine Halbleiter-Struktur bereitzustellen, die es ermöglichen, einige oder alle oben erwähnten Nachteile zu vermeiden oder zumindest zu verringern.
  • ZUSAMMENFASSUNG DER VORLIEGENDEN ERFINDUNG
  • Die Aufgabe der vorliegenden Erfindung wird durch das Verfahren nach Anspruch 1 und die Vorrichtung nach Anspruch 15 gelöst.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den beigefügten Patentansprüchen definiert und werden anhand der folgenden ausführlichen Beschreibung besser verständlich, wenn diese mit Bezug auf die beigefügten Zeichnungen verwendet wird. Es zeigen:
  • 1a und 1b schematische Querschnittsansichten einer Halbleiter-Struktur in Stadien eines Verfahrens zur Herstellung einer Halbleiterstruktur nach dem Stand der Technik; und
  • 2a bis 2c schematische Querschnittsansichten einer Halbleiter-Struktur in Stadien eines Verfahrens zur Herstellung einer Halbleiter-Struktur gemäß einer Ausführungsform der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In manchen Ausführungsformen der vorliegenden Erfindung wird eine Vertiefung, die in einer Schicht aus dielektrischem Material ausgebildet ist, die sich über einem Halbleiter-Substrat befindet, mit einem silberhaltigen Material gefüllt. Die Vertiefung kann eine Kontaktöffnung umfassen, die über einem Schaltkreiselement ausgebildet ist, das sich in dem Halbleiter-Substrat befindet, beispielsweise einem Feldeffekt-Transistor, so dass die mit dem silberhaltigen Material gefüllte Vertiefung eine elektrische Verbindung zum Schaltkreiselement herstellt.
  • Das silberhaltige Material kann aus im Wesentlichen reinem Silber bestehen. Vorteilhafterweise kann die Verwendung von im Wesentlichen reinen Silber dabei helfen, einen sehr geringen spezifischen Widerstand des Materials bereitzustellen. In anderen Ausführungsformen der vorliegenden Erfindung kann das silberhaltige Material aus einer silberhaltigen Legierung bestehen, beispielsweise aus Silber, das mit anderen Edelmetallen wie Rh, Ir, Pt, Ru und Au legiert ist (0–10%). Legierungen die andere Metalle wie Al, Cr, Ta enthalten, können ebenfalls verwendet werden. In weiteren Ausführungsformen können Legierungen, die Bi, B, P, Si, C und S enthalten, verwendet werden. Vorteilhafterweise können Bi, B, P, Si, C und S Haftstellen für Korngrenzen bereitstellen.
  • Außerdem kann sich in manchen Ausführungsformen der vorliegenden Erfindung unterhalb und/oder oberhalb des silberhaltigen Materials eine Schicht aus einem rhodiumhaltigen Material befinden. Die Schicht aus dem rhodiumhaltigen Material kann das silberhaltige Material mechanisch und/chemisch schützen.
  • Vorteilhafterweise kann das silberhaltige Material eine hohe elektrische Leitfähigkeit aufweisen. Die elektrische Leitfähigkeit von Silber ist größer als die elektrische Leitfähigkeit von Wolfram und sogar größer als die elektrische Leitfähigkeit von Kupfer, das häufig für elektrische Verbindungen in höheren Verbindungsebenen verwendet wird. Dadurch kann ein Widerstand von elektrischen Verbindungen zu Schaltkreiselementen, die in einem Halbleiter-Substrat ausgebildet sind, verringert werden, was zu einer Verringerung von Signalausbreitungszeiten und einer Verringerung der Wärmeerzeugung in der Halbleiter-Struktur führen kann.
  • Außerdem kann das silberhaltige Material ein weicheres Verhalten als Wolfram und sogar ein weicheres Verhalten als Kupfer aufweisen. Dadurch kann eine Erzeugung von mechanischen Spannungen in der Halbleiter-Struktur während Wärmebehandlungen verringert und eine Kristallisation des silberhaltigen Materials verbessert werden.
  • Außerdem kann eine chemische Reaktion zwischen dem silberhaltigen Material und Silizium, das sich in dem Schaltkreiselement unter der Vertiefung befindet, in Gang gebracht werden. Bei der chemischen Reaktion kann ein Silizid, das eine chemische Verbindung zwischen Silber und Silizium enthält, gebildet werden. Dies kann dabei helfen, den Kontaktwiderstand zwischen dem silberhaltigen Material und dem Schaltkreiselement zu verringern.
  • Im Folgenden werden weitere Ausführungsformen der vorliegenden Erfindung mit Bezug auf die 2a bis 2c beschrieben.
  • 2a zeigt eine schematische Querschnittsansicht einer Halbleiter-Struktur 200 in einem ersten Stadium eines Verfahrens zum Ausbilden einer Halbleiterstruktur gemäß der vorliegenden Erfindung.
  • Die Halbleiter-Struktur 200 umfasst ein Substrat 201, das ein Schaltkreiselement umfasst, das in Form eines Feldeffekt-Transistors 202 bereit gestellt ist. Das Substrat 201 kann ein Halbleiter-Material, beispielsweise Silizium, enthalten. Der Feldeffekt-Transistor 202 umfasst ein aktives Gebiet 203, das in dem Substrat 201 ausgebildet ist. Über dem aktiven Gebiet 203 ist eine Gate-Elektrode 205 ausgebildet und von diesem durch eine Gate-Isolierschicht 206 getrennt. In manchen Ausführungsformen der vorliegenden Erfindung kann die Gate-Elektrode 205 polykristallines Silizium umfassen und die Gate-Isolierschicht 206 kann Siliziumdioxid, Siliziumnitrid und/oder Siliziumoxinitrid umfassen. Die Gate-Elektrode 205 wird von einer Seitenwandabstandshalterstruktur 207 flankiert. Neben der Gate-Elektrode 205 sind ein Source-Gebiet 208 und ein Drain-Gebiet 209 ausgebildet. Eine Isoliergrabenstruktur 204 isoliert den Feldeffekt-Transistor 202 elektrisch von anderen Schaltkreiselementen, die in dem Substrat 201 ausgebildet sind.
  • Der Feldeffekt-Transistor 202 und die Isoliergraben-Struktur 204 können mit Hilfe den Fachleuten wohlbekannter Verfahren der Fotolithografie, des Ätzens, der Abscheidung, der Ionenimplantation und der Wärmebehandlung ausgebildet werden.
  • Über dem Substrat 201 ist eine Schicht 210, die ein dielektrisches Material, beispielsweise Siliziumdioxid oder Siliziumnitrid umfasst, ausbildet. Zu diesem Zweck können den Fachleuten wohlbekannte Abscheidungstechniken wie etwa die chemische Dampfabscheidung und/oder die plasmaverstärkte chemische Dampfabscheidung verwendet werden. Eine Dicke der Schicht 210 aus dielektrischem Material kann größer als eine Höhe der Gate-Elektrode 205 sein. Nach dem Ausbilden der Schicht 210 aus dielektrischem Material kann ein Planarisierungsprozess, beispielsweise ein chemisch-mechanischer Polierprozess, durchgeführt werden, um eine Rauhigkeit einer Oberfläche der Schicht 210 aus dielektrischem Material zu verringern.
  • In der Schicht 210 aus dielektrischem Material werden Vertiefungen ausgebildet, die in Form von Kontaktöffnungen 211, 212, 213 bereitgestellt werden. Die Kontaktöffnung 211 ist über dem Source-Gebiet 208 ausgebildet. Die Kontaktöffnung 212 ist über der Gate-Elektrode 212 ausgebildet und die Kontaktöffnung 213 ist über dem Drain-Gebiet 209 ausgebildet. Somit liegt am Boden der Kontaktöffnung 211 ein Teil des Source-Gebiets 208 frei, liegt am Boden der Kontaktöffnung 212 ein Teil der Gate-Elektrode 205 frei und liegt am Boden der Kontaktöffnung 213 ein Teil des Drain-Gebiets 209 frei. Ähnlich wie in dem oben mit Bezug auf die 1a und 1b beschriebenen Verfahren zum Herstellen einer Halbleiterstruktur nach dem Stand der Technik können die Kontaktöffnungen 211, 212, 213 ausgebildet werden, indem eine Maske (nicht gezeigt) ausgebildet wird, die an den Positionen, an denen die Kontaktöffnungen 211, 212, 213 ausgebildet werden sollen, Öffnungen aufweist und die Halbleiterstruktur 200 einem Ätzmittel ausgesetzt wird, das dafür ausgelegt ist, das Material der Schicht 210 zu entfernen.
  • Über der Halbleiterstruktur 200 wird eine Schicht 214 aus einem rhodiumhaltigen Material ausgebildet. Die Schicht 214 aus dem rhodiumhaltigen Material kann die Bodenflächen und Seitenwände der Kontaktöffnungen 211, 212, 213 sowie Teile der Oberfläche der Schicht 210 außerhalb der Kontaktöffnungen 211, 212, 213 wie etwa Teile der Oberfläche der Schicht 210 zwischen den Kontaktöffnungen 211, 212, 213 bedecken. An den Bodenflächen der Kontaktöffnungen 211, 212, 213 kann sich die Schicht 214 auf dem Source-Gebiet 210, der Gate-Elektrode 205 bzw. dem Drain-Gebiet 209 befinden.
  • In manchen Ausführungsformen der vorliegenden Erfindung kann die Schicht 214 aus dem rhodiumhaltigen Material mit Hilfe eines Sputter-Prozesses ausgebildet werden. Bei dem Sputter-Prozess wird ein Target, das Rhodium enthält, mit Ionen bestrahlt, beispielsweise Ionen eines Edelgases wie etwa Argon. Durch das Auftreffen der Ionen werden Rhodium atome aus dem Target herausgeschlagen. Die Halbleiterstruktur 200 befindet sich gegenüber dem Target, so dass zumindest ein Teil der Rhodiumatome, die aus dem Target herausgeschlagen werden, auf der Halbleiterstruktur 200 auftreffen, um die Schicht 214 zu bilden.
  • In anderen Ausführungsformen der vorliegenden Erfindung kann die Schicht 214 aus dem rhodiumhaltigen Material mit Hilfe eines Atomlagen-Abscheideprozesses ausgebildet werden. Bei dem Atomlagen-Abscheideprozess befindet sich die Halbleiterstruktur 200 in einem Reaktorgefäß, dem gasförmige Ausgangsstoffe zugeführt werden können. Anschließend wird dem Reaktorgefäß ein erster Ausgangsstoff, der Rhodium enthält, beispielsweise Rhodium (III) Acetylacetonat zugeführt. Dadurch bildet sich über der Halbleiterstruktur 100 eine im Wesentlichen monoatomare Schicht aus dem ersten Ausgangsstoff. Parameter des Abscheideprozesses, wie etwa die Temperatur der Halbleiterstruktur 100 und/oder eine Flussrate des ersten Ausgangsstoffs sind so angepasst, dass die im Wesentlichen monoatomare Schicht des ersten Ausgangsstoffs auf der Oberfläche der Halbleiterstruktur bleibt, aber weitere Moleküle des ersten Ausgangsstoffs nicht stabil an die im Wesentlichen monoatomare Schicht des ersten Ausgangsstoffs gebunden werden können. In einer Ausführungsform der vorliegenden Erfindung kann der Atomlagen-Abscheideprozess bei einer Temperatur in einem Bereich von etwa 100°C bis ungefähr 400°C durchgeführt werden. Das Durchführen des Atomlagen-Abscheideprozesses in diesem Temperaturbereich kann dabei helfen, Beschädigungen von Silizidbereichen, die in dem Feldeffekt-Transistor 202 vorgesehen sind, zu vermeiden. Wie die Fachleute wissen, können solche Silizidbereiche beispielsweise im Source-Gebiet 208 und im Drain-Gebiet 209 vorgesehen sein.
  • Danach wird dem Reaktorgefäß ein zweiter Ausgangsstoff, beispielsweise Sauerstoff, zugeführt. Der zweite Ausgangsstoff ist dafür ausgelegt, chemisch mit dem ersten Ausgangsstoff zu reagieren. Bei der chemischen Reaktion können sich Rhodium und andere, flüchtige, Reaktionsprodukte bilden. Während das Rhodium auf der Oberfläche der Halbleiterstruktur 200 verbleibt, um die Schicht 214 zu bilden, können die flüchtigen Reaktionsprodukte mit Hilfe einer Vakuumpumpe aus dem Reaktorgefäß gepumpt werden.
  • Anschließend wird die abwechselnde Zufuhr des ersten und des zweiten Ausgangsstoffs wiederholt, bis die Schicht 214 eine gewünschte Dicke erreicht hat. Da die Wachstumsrate der Schicht 214 im Wesentlichen von der Menge des ersten Ausgangsstoffs, die in einem Zyklus abgeschieden werden kann, also im Wesentlichen einer monoatomare Schicht, begrenzt wird, kann eine Dicke der Schicht 214 aus rhodiumhaltigen Material von der Neigung des Teils der Oberfläche der Halbleiterstruktur 200, auf dem sie ausgebildet wird, im Wesentlichen unabhängig sein. Insbesondere kann eine Dicke der Schicht 214 aus dem rhodiumhaltigen Material auf den Bodenflächen und den Seitenwänden der Kontaktöffnungen 211, 212, 213 im Wesentlichen gleich einer Dicke der Schicht 214 über im Wesentlichen horizontalen Teilen der Halbleiterstruktur 200 außerhalb der Kontaktöffnungen 211, 212, 213, beispielsweise über Teilen der Schicht 210 aus dielektrischem Material zwischen den Kontaktöffnungen 211, 212, 213 und der Bodenfläche der Kontaktöffnungen 211, 212, 213 sein.
  • In weiteren Ausführungsformen der vorliegenden Erfindung können zum Ausbilden der Schicht 214 aus rhodiumhaltigem Material andere Verfahren verwendet werden. Beispielsweise kann die Schicht 214 mit Hilfe eines chemischen Dampfabscheidungsprozesses und/oder eines plasmaverstärkten chemischen Dampfabscheidungsprozesses ausgebildet werden.
  • Die Schicht 214 aus rhodiumhaltigen Material kann eine Dicke in einem Bereich von ungefähr 5 nm bis ungefähr 30 nm, insbesondere eine Dicke in einem Bereich von ungefähr 5 nm bis ungefähr 10 nm haben.
  • Nach dem Ausbilden der Schicht 214 aus rhodiumhaltigem Material wird über der Halbleiterstruktur 200 eine Saatschicht 215, die Silber enthält, ausgebildet.
  • In manchen Ausführungsformen der vorliegenden Erfindung kann die Saatschicht 215 mit Hilfe eines chemischen Dampfabscheidungsprozesses ausgebildet werden, bei dem ein Ausgangsstoff, beispielsweise eine silberhaltige metall-organische Verbindung, wie etwa (1,1,1,5,5,5-Hexafluoro-2,4-pentandionato)-silber[bis(trimethylsilyl)acetylen] oder ein flüchtiges Metallacetamidinat [M(RNC(CH3)NR)x]y, einem Reaktorgefäß zugeführt, in dem sich die Halbleiterstruktur 200 befindet. An der Oberfläche der Halbleiterstruktur 200 reagieren die metall-organische Verbindung und wahlweise auch andere Ausgangsstoffe, die dem Reaktionsgefäß zugeführt werden, chemisch miteinander, wobei elementares Silber entsteht. Das Silber scheidet sich auf der Halbleiterstruktur 200 ab, um die Saatschicht 215 zu bilden, während andere Reaktionsprodukte aus dem Reaktorgefäß gepumpt werden können.
  • In anderen Ausführungsformen der vorliegenden Erfindung kann ein plasmaverstärkter chemischer Dampfabscheidungsprozess verwendet werden, um die Saatschicht 215 aus zubilden. Wie die Fachleute wissen, ist die plasmaverstärkte chemische Dampfabscheidung eine Variante der chemischen Dampfabscheidung, bei der in dem Reaktionsgas eine Glimmentladung erzeugt wird. Zu diesem Zweck werden zwischen der Halbleiterstruktur 200 und einer Elektrode, die sich im Reaktorgefäß befindet, eine Wechselspannung mit Radiofrequenz und wahlweise eine Vorspannung angelegt. Alternativ können die Wechselspannung mit Radiofrequenz und/oder die Vorspannung zwischen einer ersten und einer zweiten Elektrode angelegt werden, wobei sich eine der Elektroden in der Nähe der Halbleiterstruktur 200 befindet. Die Vorspannung kann eine Gleichspannung oder eine Wechselspannung niedriger Frequenz sein. Durch die Glimmentladung werden aus dem Reaktionsgas chemisch reaktionsfreudige Teilchensorten, wie etwa Atome, Ionen und/oder Radikale erzeugt. Deshalb können chemische Reaktionen im Reaktionsgas, bei denen sich elementares Silber bildet, das auf der Oberfläche der Halbleiterstruktur 200 abgeschieden wird, bei einer geringeren Temperatur stattfinden, als in einem chemischen Dampfabscheidungsprozess, bei dem in dem Reaktionsgas keine Glimmentladung erzeugt wird. Vorteilhafterweise kann dies eine Verringerung des thermischen Budgets der Halbleiterstruktur 200 während des Ausbildens der Saatschicht 215 ermöglichen.
  • In weiteren Ausführungsformen der vorliegenden Erfindung kann die Saatschicht 215 mit Hilfe eines stromlosen Abscheidungsprozesses ausgebildet werden. Bei dem stromlosen Abscheidungsprozess wird die Halbleiterstruktur 200 in eine Lösung, die eine silberhaltige Verbindung, wie etwa AgNO3 oder Silbersulfate enthält, eingetaucht. In manchen Ausführungsformen können Verbindungen, die organische Sulfate enthalten, verwendet werden. Zusätzlich kann die Lösung Hemmstoffe, Ausgleicher (leveler) und Beschleuniger ähnlich denen, die bei der den Fachleuten wohl bekannten Kupferbeschichtung verwendet werden, enthalten. Die Lösung kann ferner ein Lösungsmittel enthalten. Das Lösungsmittel kann Wasser umfassen. In anderen Ausführungsformen der vorliegenden Erfindung kann ein organisches Lösungsmittel oder überkritisches Kohlendioxid verwendet werden. An der Oberfläche der Halbleiterstruktur 200 findet eine chemische Reaktion statt, bei der elementares Silber entsteht. Das elementare Silber scheidet sich auf der Halbleiterstruktur 200 ab, um die Saatschicht 215 zu bilden.
  • Nach dem Ausbilden der Saatschicht 215, wird über der Halbleiterstruktur 200 eine Schicht 216 aus einem silberhaltigen Material abgeschieden. Die Schicht 216 kann aus im Wesentlichen reinem Silber bestehen. In anderen Ausführungsformen der vorliegenden Erfindung kann die Schicht 216 eine Silberlegierung enthalten.
  • In manchen Ausführungsformen der vorliegenden Erfindung kann die Schicht 216 aus dem silberhaltigen Material mit Hilfe eines Galvanisierungsprozesses ausgebildet werden. Bei der Galvanisierung werden die Halbleiterstruktur 200 und eine Elektrode, die aus dem silberhaltigen Material besteht, in ein Elektrolyt eingetaucht. Das Elektrolyt kann eine wässrige Lösung eines Silbersalzes, beispielsweise AgNO3 oder Silbersulfate enthalten. In manchen Ausführungsformen können organische Sulfate verwendet werden. In Ausführungsformen der vorliegenden Erfindung, in denen die Schicht 216 aus im Wesentlichen reinem Silber besteht, kann die Elektrode ebenfalls aus im Wesentlichen reinem Silber bestehen. In anderen Ausführungsformen, in denen die Schicht 216 eine Silberlegierung enthält, kann die Elektrode die Silberlegierung enthalten. In solchen Ausführungsformen kann das Elektrolyt zusätzlich zu einem Silbersalz Salze von anderen Bestandteilen des silberhaltigen Materials enthalten.
  • Zwischen der Halbleiterstruktur 200 und der Elektrode wird eine elektrische Spannung angelegt. Eine Polarität der elektrischen Spannung ist derart, dass die Halbleiterstruktur 200 zumindest im Mittel eine Kathode wird und die Elektrode eine Anode wird. Somit gehen an der Halbleiterstruktur 200 Silberionen und wahlweise andere positiv geladene Ionen aus dem Elektrolyt in den festen Zustand über und bilden die Schicht 216 aus dem silberhaltigen Material. An der Elektrode werden Silberatome und wahlweise Atome von einem oder mehreren anderen Elementen elektrisch geladen und gehen in einen gelösten Zustand im Elektrolyt über.
  • In anderen Ausführungsformen der vorliegenden Erfindung kann die Schicht 216 aus dem silberhaltigen Material mit Hilfe eines chemischen Dampfabscheidungsprozesses und/oder eines plasmaverstärkten chemischen Dampfabscheidungsprozesses ausgebildet werden. In solchen Ausführungsformen können die Schicht 216 und die Saatschicht 215 in einem einzigen chemischen Dampfabscheidungsprozess oder plasmaverstärkten chemischen Dampfabscheidungsprozess ausgebildet werden und müssen sich nicht voneinander unterscheiden.
  • Nach dem Ausbilden der Schicht 216 aus dem silberhaltigen Material kann eine Wärmebehandelung durchgeführt werden. Bei der Wärmebehandlung kann die Halbleiterstruktur 200 während einer vorbestimmten Zeitdauer im Bereich von ungefähr einer Minute bis ungefähr zwei Stunden einer erhöhten Temperatur in einem Bereich von ungefähr 100°C bis ungefähr 400°C ausgesetzt werden. Bei der Wärmebehandlung kann sich eine Korngröße des Materials erhöhen und Hohlräume, die sich evtl. während des Ausbildens der Schicht 216 aus dem silberhaltigen Material gebildet haben, können geschlossen werden. Dadurch kann eine elektrische Leitfähigkeit des silberhaltigen Materials verbessert werden. Vorteilhafterweise können in der vorliegenden Erfindung die Zunahme der Korngröße und das Schließen von Hohlräumen während der Wärmebehandlung effizienter durchgeführt werden als in dem oben mit Bezug auf die 1a und 1b beschriebenen Verfahren nach dem Stand der Technik, bei dem die Kontaktöffnungen mit Wolfram gefüllt werden.
  • 2b zeigt eine schematische Querschnittsansicht der Halbleiterschicht 200 in einem späteren Stadium des Verfahrens gemäß der vorliegenden Erfindung.
  • Nach dem Ausbilden der Schicht 216 aus dem silberhaltigen Material kann ein Planarisierungsprozess durchgeführt werden, um Teile der Schicht 216 außerhalb der Kontaktöffnungen 211, 212, 213 zu entfernen. Der Planarisierungsprozess kann ein chemisch mechanischer Polierprozess sein, bei dem die Halbleiterstruktur 200 relativ zu einem Polierkissen bewegt wird, wobei das Polierkissen die Schicht 216 berührt. Einer Grenzfläche zwischen der Halbleiterstruktur 200 und dem Polierkissen wird ein Poliermittel zugeführt. Das Poliermittel umfasst eine oder mehrere chemische Verbindungen, die dafür ausgelegt sind, chemisch mit den Materialien auf der Oberfläche der Halbleiterstruktur 200 zu reagieren. Insbesondere kann das Poliermittel dafür ausgelegt sein, chemisch mit dem silberhaltigen Material der Schicht 216 zu reagieren. Produkte der chemischen Reaktion werden mit Hilfe von Schleifmitteln, die in dem Poliermittel und/oder dem Polierkissen enthalten sind, entfernt.
  • Der chemisch-mechanische Polierprozess kann beendet werden, sobald die Schicht 214 aus dem rhodiumhaltigen Material an der Oberfläche der Halbleiterstruktur 200 frei liegt. Die Schicht 214 aus dem rhodiumhaltigen Material muss bei dem chemisch-mechanischen Polierprozess nicht entfernt werden. Vorteilhafterweise kann dies dabei helfen, ein Risiko von Beschädigungen der Teile der Schicht 216 aus dem silberhaltigen Material, die sich innerhalb der Kontaktöffnungen 211, 212, 213 befinden und die auftreten könnten, wenn die Schicht 214 aus dem rhodiumhaltigen Material bei dem chemisch-mechanischen Polierprozess ebenfalls entfernt würde, zu vermeiden.
  • Auf der Halbleiterstruktur 200 kann eine Schicht 217 aus dem rhodiumhaltigen Material abgeschieden werden. Die Schicht 217 kann aus demselben Material bestehen, wie die Schicht 214. Insbesondere können sowohl die Schicht 214 als auch die Schicht 217 im Wesentlichen reines Rhodium enthalten.
  • Die Schicht 217 aus rhodiumhaltigem Material kann mit Hilfe eines Galvanisierungsprozesses ausgebildet werden, bei dem die Halbleiterstruktur 200 in ein Elektrolyt, das ein Rhodiumsalz, beispielsweise Rhodiumsulfat, enthält, eingetaucht wird. Zusätzlich zur Halbleiterstruktur 200 befindet sich im Elektrolyt eine Elektrode, die Rhodium enthält. Zwischen der Halbleiterstruktur 200 und der Elektrode wird eine Spannung angelegt. Eine Polarität der Spannung ist derart, dass die Halbleiterstruktur 200 zumindest im Mittel eine Kathode wird und die Elektrode eine Anode. Somit werden an der Halbleiterstruktur 200 Rhodiumionen aus dem Elektrolyt neutralisiert und gehen von dem gelösten Zustand in den festen Zustand über, um die Schicht 217 aus dem rhodiumhaltigen Material zu bilden. An der Elektrode werden Rhodiumatome ionisiert und gehen vom festen Zustand in der Elektrode in den gelösten Zustand im Elektrolyt über.
  • In anderen Ausführungsformen der vorliegenden Erfindung können ein Sputtering, eine Atomlagenabscheidung, eine chemische Dampfabscheidung und/oder eine plasmaverstärkte chemische Dampfabscheidung durchgeführt werden, um die Schicht 217 aus dem rhodiumhaltigen Material auszubilden, ähnlich wie beim oben beschriebenen Ausbilden der Schicht 214.
  • Die Schicht 217 kann eine Dicke in einem Bereich von ungefähr 5 nm bis ungefähr 30 nm, insbesondere eine Dicke in einem Bereich von ungefähr 5 nm bis ungefähr 10 nm haben.
  • Nach dem Ausbilden der Schicht 217 aus rhodiumhaltigem Material kann über der Halbleiterstruktur 200 eine Maske 218 ausgebildet werden. Die Maske bedeckt die Kontaktöffnungen 211, 212, 213. Die Maske 218 kann einen Fotoresist umfassen und mit Hilfe eines Fotolithografie-Prozesses eines den Fachleuten wohl bekannten Typs ausgebildet werden.
  • Ein Ätzprozess, der dafür ausgelegt ist, das rhodiumhaltige Material der Schichten 214, 217 zu entfernen und die Maske 218 und die Schicht 210 aus dielektrischem Material im Wesentlichen unversehrt zu lassen, wird durchgeführt. In manchen Ausführungsformen kann der Ätzprozess ein Trockenätzprozess sein.
  • Beim Trockenätzen wird in einem Ätzgas, das beispielsweise Fluor oder eine fluorhaltige chemische Verbindung enthalten kann, eine Glimmentladung erzeugt. Die Glimmentladung kann erzeugt werden, indem zwischen der Halbleiterstruktur 200 und einer Elektrode, die sich in der Nähe der Halbleiterstruktur 200 befindet, eine Wechselspannung mit Hochfrequenz und/oder eine Vorspannung, die eine Wechselspannung niedriger Frequenz oder eine Gleichspannung sein kann, angelegt wird. Alternativ können die Hochfrequenz-Wechselspannung und die Vorspannung zwischen einer ersten und einer zweiten Elektrode angelegt werden, wobei sich eine der Elektroden in der Nähe der Halbleiterstruktur 200 befindet. Bei der Glimmentladung werden aus dem Ätzgas chemisch reaktionsfreudige Teilchensorten wie etwa Atome, Radikale und/oder Ionen erzeugt. Die chemisch reaktionsfreudige Teilchensorte kann chemisch mit dem rhodiumhaltigen Material in den Schichten 214, 217 reagieren, wobei ein flüchtiges Reaktionsprodukt entsteht. Das flüchtige Reaktionsprodukt kann aus dem Reaktorgefäß, in dem der Ätzprozess durchgeführt wird, gepumpt werden. Insbesondere können aus dem Rhodium in den Schichten 214, 217 flüchtige chemische Verbindungen, die Rhodium und Fluor enthalten, erzeugt werden.
  • In anderen Ausführungsformen der vorliegenden Erfindung können Teile der Schichten 214, 217, die nicht von der Maske 218 bedeckt sind, mit Hilfe eines nass-chemischen Ätzprozesses entfernt werden, bei dem die Halbleiterstruktur 200 einer Lösung aus einer chemischen Verbindung, die chemisch mit dem Rhodium reagiert, ausgesetzt wird. Beispielsweise kann die chemische Verbindung Ozon und/oder Salzsäure enthalten, die in Form einer wässrigen Lösung bereitgestellt werden können.
  • Nach dem Ätzprozess kann die Maske 218 entfernt werden, beispielsweise mit Hilfe eines bekannten Resist-Strip-Verfahrens.
  • Nach dem Ätzprozess ist im Wesentlichen eine gesamte Grenzfläche zwischen dem silberhaltigen Material in jeder der Kontaktöffnungen 211, 212, 213 von den Schichten 214, 217 aus dem rhodiumhaltigen Material bedeckt. Somit ist das silberhaltige Material in jeder der Kontaktöffnungen 211, 212, 213 von einem Gehäuse (cage) aus rhodiumhaltigen Material, das von Teilen der Schichten 214, 217 gebildet wird, umschlossen. Das rhodiumhaltige Material kann einen Kontakt zwischen dem Silber und dem Material der dielektrischen Schicht 210 verhindern, wodurch das Silber sowohl chemisch als auch mechanisch geschützt wird. Rhodium hat insbesondere eine hohe chemische Stabilität.
  • Die vorliegende Erfindung ist jedoch nicht auf Ausführungsformen beschränkt, in denen die Schichten 214, 217 aus dem rhodiumhaltigen Material ein Gehäuse bilden, das das silberhaltige Material, das sich in den Kontaktöffnungen 211, 212, 213 befindet, im Wesentlichen vollständig umschließt. In anderen Ausführungsformen der vorliegenden Erfindung können vor dem Ausbilden der Saatschicht 215 Teile der Schicht 214 aus dem rhodiumhaltigen Material, die sich am Boden der Kontaktöffnungen 211, 212, 213 befinden, entfernt werden. Dies kann mit Hilfe eines anisotropen Ätzprozesses geschehen, der dafür ausgelegt ist, im Wesentlichen horizontale Teile der Schicht 214 am Boden der Kontaktöffnungen 211, 212, 213 mit einer höheren Ätzrate zu entfernen, als Teile der Schicht 214 auf den Seitenwänden der Kontaktöffnungen 211, 212, 213. In solchen Ausführungsformen berührt das silberhaltige Material der Saatschicht 215 und der Schicht 216 das Silizium des Source-Gebiets 208, der Gate-Elektrode 205 und des Drain-Gebiets 209. Bei der Wärmebehandlung, die nach dem Ausbilden der Schicht 216 durchgeführt wird, können Teile des silberhaltigen Materials am Boden der Kontaktöffnungen 211, 212, 213 chemisch mit dem Silizium des Source-Gebiets 208, der Gate-Elektrode 205 und des Drain-Gebiets 209 reagieren, wobei sich ein Silbersilizid bildet. Vorteilhafterweise kann das Ausbilden des Silbersilizids dabei helfen, einen Kontaktwiderstand zwischen dem silberhaltigen Material in den Kontaktöffnungen 211, 212, 213 und dem Source-Gebiet 208, der Gate-Elektrode 205 und dem Drain-Gebiet 209 zu verringern.
  • 2c zeigt eine schematische Querschnittsansicht der Halbleiterstruktur 200 in einem späteren Stadium des Herstellungsprozesses.
  • Ähnlich wie in dem oben mit Bezug auf die 1a und 1b beschriebenen Herstellungsverfahren nach dem Stand der Technik kann über der Halbleiterstruktur 200 eine Schicht 221 aus einem dielektrischen Material ausgebildet werden. Die Schicht 221 kann dasselbe Material enthalten wie die Schicht 210 oder kann ein anderes Material enthalten. Beim Ausbilden der Schicht 221 können den Fachleuten wohl bekannte Abscheidungsprozesse wie etwa eine chemische Dampfabscheidung und/oder eine plasmaverstärkte chemische Dampfabscheidung verwendet werden.
  • In der Schicht 221 können Gräben 222, 223, 224 ähnlich den Gräben 122, 123, 124 in der oben mit Bezug auf die 1a und 1b beschriebenen Ausführungsform der vorliegenden Erfindung ausgebildet werden. Zu diesem Zweck können den Fachleuten wohl bekannte Verfahren der Fotolithografie und des Ätzens verwendet werden. In den Gräben 222, 223, 224 können eine Barrierenschicht 225, eine Saatschicht 227 und eine Schicht 226 aus einem elektrisch leitfähigen Material ausgebildet werden.
  • In manchen Ausführungsformen der vorliegenden Erfindung können die Saatschicht 225 und die Schicht 226 aus elektrisch leitfähigem Material Kupfer enthalten. In solchen Ausführungsformen kann die Barrierenschicht 225 Tantal und/oder Tantalnitrid enthalten. Die Barrierenschicht 225 kann dabei helfen, eine Diffusion von Kupfer aus der Saatschicht 227 und/oder der Schicht 226 in das dielektrische Material der Schicht 221 und in andere Bestandteile der Halbleiterstruktur 200 zu verhindern oder zumindest zu verringern. Insbesondere kann die Barrierenschicht 225 dabei helfen, eine Diffusion von Kupfer in den Feldeffekt-Transistor 202 zu verhindern oder zu verringern, so dass eine Verringerung der Leistung des Feldeffekt-Transistors 202 aufgrund tiefer Verunreinigungsniveaus, die durch den Einbau von Kupferatomen in die Kristallstruktur des Halbleitersubstrats 201 verursacht werden, im Wesentlichen vermieden werden kann. Die Saatschicht 227 kann durch stromlose Beschichtung, chemische Dampfabscheidung und/oder plasmaverstärkte chemische Dampfabscheidung ausgebildet werden und die Schicht 226 kann durch eine Galvanisierung ausgebildet werden.
  • Nach dem Ausbilden der Schicht 226 aus elektrisch leitfähigem Material kann ein Planarisierungsprozess, beispielsweise ein chemisch-mechanischer Polierprozess, durchgeführt werden, um Teile der Schicht 226 aus elektrisch leitfähigem Material und der Saatschicht 227 außerhalb der Gräben 226 zu entfernen. Außerdem können bei dem Planarisierungs- Prozess Teile der Barrierenschicht 225 außerhalb der Gräben 222, 223, 224 entfernt werden.
  • Nach dem Entfernen von Teilen der Schicht 226, der Saatschicht 227 und der Schicht 226 aus elektrisch leitfähigem Material außerhalb der Gräben 222, 223, 224 bilden die verbleibenden Teile dieser Schichten in den Gräben 222, 223, 224 elektrisch leitfähige Leitungen, die das Source-Gebiet 208, die Gate-Elektrode 205 und das Drain-Gebiet 209 mit anderen Schaltkreiselementen in der Halbleiterstruktur 200 verbinden können. Eine elektrische Verbindung zwischen den elektrisch leitfähigen Leitungen und dem Source-Gebiet 208, der Gate-Elektrode 205 und dem Drain-Gebiet 209 wird durch das silberhaltige Material, das sich in den Kontaktöffnungen 211, 212, 213 befindet, bereit gestellt.

Claims (20)

  1. Verfahren zum Ausbilden einer Halbleiterstruktur mit: Bereitstellen eines Halbleitersubstrats, das eine Schicht aus einem dielektrischen Material umfasst, wobei sich in der Schicht aus dem dielektrischen Material eine Vertiefung befindet; und Ausbilden einer Schicht aus einem rhodiumhaltigen Material; Füllen der Vertiefung mit einem silberhaltigen Material, das im Wesentlichen aus reinem Silber oder aus Silber, das mit anderen Metallen mit einem Anteil von bis zu 10% legiert ist, besteht; und Ausbilden einer elektrisch leitfähigen, kupferenthaltenden Leitung über der mit dem silberhaltigen Material gefüllten Vertiefung, wobei die mit dem silberhaltigen Material gefüllte Vertiefung eine elektrische Verbindung zwischen der elektrisch leitfähigen, kupferenthaltenden Leitung und einem Schaltkreiselement herstellt, das in dem Halbleitersubstrat unter der Vertiefung ausgebildet ist.
  2. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem die Vertiefung mindestens eines von einer Kontaktöffnung und einem Graben umfasst.
  3. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, wobei die Schicht aus dem rhodiumhaltigen Material über mindestens einem von einer Seitenwand und einer Bodenfläche der Vertiefung vor dem Füllen der Vertiefung mit dem silberhaltigen Material ausgebildet wird.
  4. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 3, bei dem die Schicht aus dem rhodiumhaltigen Material zusätzlich über Teilen des Halbleitersubstrats außerhalb der Vertiefung ausgebildet wird.
  5. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 3, bei dem das Ausbilden der Schicht aus dem rhodiumhaltigen Material mindestens eines von einer Atomlagen-Abscheidung und einem Sputtering umfasst.
  6. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, bei dem das Füllen der Vertiefung mit dem silberhaltigen Material eine Abscheidung einer Schicht aus dem silberhaltigen Material über dem Halbleitersubstrat umfasst.
  7. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 6, bei dem die Abscheidung des silberhaltigen Materials mindestens eines von einer chemischen Dampfabscheidung, einer plasmaverstärkten chemischen Dampfabscheidung und einer Galvanisierung umfasst.
  8. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 6, zusätzlich mit Durchführen einer Wärmebehandlung, wobei die Wärmebehandlung nach der Abscheidung der Schicht aus dem silberhaltigen Material durchgeführt wird.
  9. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 6, zusätzlich mit Entfernen von Teilen der Schicht aus dem silberhaltigen Material, die sich außerhalb der Vertiefung befinden.
  10. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 9, bei dem das Entfernen von Teilen der Schicht aus dem silberhaltigen Material, die sich außerhalb der Vertiefung befinden, ein Durchführen eines chemisch-mechanischen Polierprozesses umfasst.
  11. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 4, zusätzlich mit Entfernen von Teilen der Schicht aus dem rhodiumhaltigen Material, die sich außerhalb der Vertiefung befinden.
  12. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 11, wobei das Entfernen der Teile der Schicht aus dem rhodiumhaltigen Material, die sich außerhalb der Vertiefung befinden, mittels einer Maske ausgeführt wird.
  13. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 1, zusätzlich mit Ausbilden einer Schicht aus einem rhodiumhaltigen Material über dem Halbleitersubstrat, wobei das Ausbilden der Schicht aus dem rhodiumhaltigen Material nach dem Füllen der Vertiefung mit dem silberhaltigen Material durchgeführt wird.
  14. Verfahren zum Ausbilden einer Halbleiterstruktur nach Anspruch 13, zusätzlich mit: nach dem Ausbilden der Schicht aus dem rhodiumhaltigen Material, Ausbilden einer Maske, die die mit dem silberhaltigen Material gefüllte Vertiefung bedeckt; und Durchführen eines Ätzprozesses, der dafür ausgelegt ist, Teile der Schicht aus dem rhodiumhaltigen Material, die nicht von der Maske bedeckt sind, zu entfernen.
  15. Halbleiterstruktur mit: einem Halbleitersubstrat, wobei das Halbleitersubstrat eine Schicht aus einem dielektrischen Material und ein Schaltkreiselement, das unter der Schicht aus dielektrischem Material ausgebildet ist, umfasst; einer Vertiefung, die sich in der Schicht aus dem dielektrischen Material befindet, wobei die Vertiefung mit einem silberhaltigen Material, das im Wesentlichen aus reinem Silber oder aus Silber, das mit anderen Metallen mit einem Anteil von bis zu 10% legiert ist, besteht, gefüllt ist; einer Schicht aus einem rhodiumhaltigen Material; und einer elektrisch leitfähigen, kupferenthaltenden Leitung, die über der Schicht aus dem dielektrischen Material ausgebildet ist, wobei die mit dem silberhaltigen Material gefüllte Vertiefung eine elektrische Verbindung zwischen dem Schaltkreiselement und der elektrisch leitfähigen, kupferenthaltenden Leitung herstellt.
  16. Halbleiterstruktur nach Anspruch 15, wobei die Vertiefung mindestens eines von einer Kontaktöffnung und einem Graben umfasst.
  17. Halbleiterstruktur nach Anspruch 15, wobei die Schicht aus dem rhodiumhaltigen Material mindestens eines von einer Seitenwand und einer Bodenfläche der Vertiefung bedeckt.
  18. Halbleiterstruktur nach Anspruch 15, wobei sich die Schicht aus dem rhodiumhaltigen Material über der mit dem silberhaltigen Material gefüllten Vertiefung befindet.
  19. Halbleiterstruktur nach Anspruch 15, wobei das silberhaltige Material ein elektrisch leitfähiges Strukturelement bildet, wobei die Schicht aus dem rhodiumhaltigen Material im Wesentlichen eine gesamte Grenzfläche zwischen dem elektrisch leitfähigen Strukturelement und anderen Teilen des Halbleitersubstrats bedeckt.
  20. Halbleiterstruktur nach Anspruch 15, wobei das rhodiumhaltige Material im Wesentlichen reines Rhodium aufweist.
DE102006056620A 2006-11-30 2006-11-30 Halbleiterstruktur und Verfahren zu ihrer Herstellung Expired - Fee Related DE102006056620B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102006056620A DE102006056620B4 (de) 2006-11-30 2006-11-30 Halbleiterstruktur und Verfahren zu ihrer Herstellung
US11/776,155 US7638428B2 (en) 2006-11-30 2007-07-11 Semiconductor structure and method of forming the same
TW096144222A TWI449089B (zh) 2006-11-30 2007-11-22 半導體結構及其形成方法
CN200780044270.0A CN101584037A (zh) 2006-11-30 2007-11-29 具有包括银的互连的半导体结构及其形成方法
KR1020097013755A KR101458038B1 (ko) 2006-11-30 2007-11-29 은을 포함한 배선을 구비한 반도체 구조체와 그 형성 방법
PCT/US2007/024564 WO2008066884A1 (en) 2006-11-30 2007-11-29 Semiconductor structure with interconnect comprising silver and method of forming the same
JP2009539317A JP2010512002A (ja) 2006-11-30 2007-11-29 銀を含む配線を有する半導体構造及びその形成方法
GB0909394A GB2456479A (en) 2006-11-30 2009-06-02 Semiconductor structure with interconnect comprising sliver and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006056620A DE102006056620B4 (de) 2006-11-30 2006-11-30 Halbleiterstruktur und Verfahren zu ihrer Herstellung

Publications (2)

Publication Number Publication Date
DE102006056620A1 DE102006056620A1 (de) 2008-06-05
DE102006056620B4 true DE102006056620B4 (de) 2010-04-08

Family

ID=39338836

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006056620A Expired - Fee Related DE102006056620B4 (de) 2006-11-30 2006-11-30 Halbleiterstruktur und Verfahren zu ihrer Herstellung

Country Status (6)

Country Link
US (1) US7638428B2 (de)
JP (1) JP2010512002A (de)
CN (1) CN101584037A (de)
DE (1) DE102006056620B4 (de)
GB (1) GB2456479A (de)
TW (1) TWI449089B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258057B2 (en) * 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
TWI375241B (en) * 2008-10-29 2012-10-21 Nanya Technology Corp Storage node of stack capacitor and fabrication method thereof
FR2960700B1 (fr) * 2010-06-01 2012-05-18 Commissariat Energie Atomique Procede de lithographie pour la realisation de reseaux de conducteurs relies par des vias
TW201230245A (en) * 2011-01-14 2012-07-16 Nat Applied Res Laboratories Method for synchronously forming diffusion barrier layer and electroplating seed layer of silver interconnects
US8524599B2 (en) 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
JP5840505B2 (ja) * 2012-01-12 2016-01-06 株式会社東芝 半導体装置の製造方法
US11127834B2 (en) * 2019-10-11 2021-09-21 Globalfoundries U.S. Inc Gate structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309542C2 (de) * 1992-03-24 1997-10-02 Toshiba Kawasaki Kk Halbleitereinrichtung mit einer verbesserten Verdrahtungsstruktur und Verfahren zur Herstellung dieser Halbleitereinrichtung
US6016012A (en) * 1996-11-05 2000-01-18 Cypress Semiconductor Corporation Thin liner layer providing reduced via resistance
FR2782839A1 (fr) * 1998-03-30 2000-03-03 Sony Corp Procede de fabrication d'un dispositif a semiconducteur
US20030111729A1 (en) * 2001-12-19 2003-06-19 Intel Corporation Method of making semiconductor device using an interconnect
US6624513B1 (en) * 1999-01-13 2003-09-23 Hitachi, Ltd. Semiconductor device with multilayer conductive structure formed on a semiconductor substrate
WO2006020565A2 (en) * 2004-08-09 2006-02-23 Blue29, Llc Barrier layer configurations and methods for processing microelectronic topographies having barrier layers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687552A (en) 1985-12-02 1987-08-18 Tektronix, Inc. Rhodium capped gold IC metallization
US5656542A (en) * 1993-05-28 1997-08-12 Kabushiki Kaisha Toshiba Method for manufacturing wiring in groove
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US7205228B2 (en) * 2003-06-03 2007-04-17 Applied Materials, Inc. Selective metal encapsulation schemes
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006120870A (ja) * 2004-10-21 2006-05-11 Ebara Corp 配線形成方法及び装置
US7629252B2 (en) * 2005-12-23 2009-12-08 Intel Corporation Conformal electroless deposition of barrier layer materials
US7405154B2 (en) * 2006-03-24 2008-07-29 International Business Machines Corporation Structure and method of forming electrodeposited contacts

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309542C2 (de) * 1992-03-24 1997-10-02 Toshiba Kawasaki Kk Halbleitereinrichtung mit einer verbesserten Verdrahtungsstruktur und Verfahren zur Herstellung dieser Halbleitereinrichtung
US6016012A (en) * 1996-11-05 2000-01-18 Cypress Semiconductor Corporation Thin liner layer providing reduced via resistance
FR2782839A1 (fr) * 1998-03-30 2000-03-03 Sony Corp Procede de fabrication d'un dispositif a semiconducteur
US6624513B1 (en) * 1999-01-13 2003-09-23 Hitachi, Ltd. Semiconductor device with multilayer conductive structure formed on a semiconductor substrate
US20030111729A1 (en) * 2001-12-19 2003-06-19 Intel Corporation Method of making semiconductor device using an interconnect
WO2006020565A2 (en) * 2004-08-09 2006-02-23 Blue29, Llc Barrier layer configurations and methods for processing microelectronic topographies having barrier layers

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Bhagat,S., Han, H., Alford,T.L.: Tungsten-titanium diffusion barriers for silver metallization. In: Thin Solid Films, ISSN 0040-6090, 2006, Vol. 515, 1998-2002 *
Bhagat,S., Han, H., Alford,T.L.: Tungsten-titanium diffusion barriers for silver metallization. In: Thin Solid Films, ISSN 0040-6090, 2006, Vol. 515, 1998-2002 Kessler,H.K., Winogradoff,N.N.: Improved ohmic contacts for semiconductor devices. IBM Technical Disclosure Bulletin, ISSN 0018-8689, 1964, Vol. 7, No. 2, S. 166
Kessler,H.K., Winogradoff,N.N.: Improved ohmic contacts for semiconductor devices. IBM Technical Disclosure Bulletin, ISSN 0018-8689, 1964, Vol. 7, No. 2, S. 166 *

Also Published As

Publication number Publication date
TW200834684A (en) 2008-08-16
GB0909394D0 (en) 2009-07-15
GB2456479A (en) 2009-07-22
US20080128912A1 (en) 2008-06-05
CN101584037A (zh) 2009-11-18
US7638428B2 (en) 2009-12-29
TWI449089B (zh) 2014-08-11
DE102006056620A1 (de) 2008-06-05
JP2010512002A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
DE102008007001B4 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE10031626B4 (de) Mit hochleitendem Material gefüllte Graben-Struktur und Verfahren zur Herstellung
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102005052000B3 (de) Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
DE102008049775B4 (de) Herstellungsverfahren einer Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102006056620B4 (de) Halbleiterstruktur und Verfahren zu ihrer Herstellung
DE102007052050B4 (de) Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
DE112009000670B4 (de) Verfahren zum Herstellen einer Metall-Gate-Struktur
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE102006035645B4 (de) Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
DE102008006960B4 (de) Halbleiterbauelement mit selbstjustierter Kontaktstruktur und Verfahren zur Herstellung
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102014107437B4 (de) Metall-Halbleiter-Kontaktstruktur mit dotierter Zwischenschicht und Herstellungsverfahren dafür
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102005052001B4 (de) Halbleiterbauelement mit einem Kontaktpfropfen auf Kupferbasis und ein Verfahren zur Herstellung desselben
DE10051583A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102007020266B3 (de) Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zu ihrer Herstellung
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102007004884A1 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht
DE102005063089A1 (de) Verfahren zum Reduzieren der Kontaminierung durch Vorsehen einer Ätzstoppschicht am Substratrand
DE102007046851B4 (de) Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zum Ausbilden einer Halbleiterstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee