DE10031626B4 - Mit hochleitendem Material gefüllte Graben-Struktur und Verfahren zur Herstellung - Google Patents

Mit hochleitendem Material gefüllte Graben-Struktur und Verfahren zur Herstellung Download PDF

Info

Publication number
DE10031626B4
DE10031626B4 DE10031626A DE10031626A DE10031626B4 DE 10031626 B4 DE10031626 B4 DE 10031626B4 DE 10031626 A DE10031626 A DE 10031626A DE 10031626 A DE10031626 A DE 10031626A DE 10031626 B4 DE10031626 B4 DE 10031626B4
Authority
DE
Germany
Prior art keywords
trench
layer
polysilicon
gate
highly conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10031626A
Other languages
English (en)
Other versions
DE10031626A1 (de
Inventor
Brian S. Mo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE10031626A1 publication Critical patent/DE10031626A1/de
Application granted granted Critical
Publication of DE10031626B4 publication Critical patent/DE10031626B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

bildeten Graben; einem dielektrischen Material, was zumindest eine Wand des Grabens auskleidet, um eine dielektrische Schicht auszubilden; einer Pufferschicht, die auf der dielektrischen Schicht ausgebildet wird, wobei die Pufferschicht eine erste Leitfähigkeit aufweist; und einer hochleitfähigen Schicht, die benachbart mit der Pufferschicht ausgebildet wird und elektrisch mit der Pufferschicht gekoppelt ist, wobei die hochleitfähige Schicht eine zweite Leitfähigkeit aufweist, die größer als die erste Leitfähigkeit ist, wobei die hochleitfähige Schicht einen zentralen Abschnitt des Grabens ausfüllt und Metall aufweist.

Description

  • Die Erfindung betrifft im allgemeinen Halbleitervorrichtungen und Verarbeitungen und insbesondere Grabenstrukturen, die beispielsweise in Graben-Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) verwendet werden sowie Verfahren zu deren Herstellung.
  • Derartige Vorrichtungen und Verfahren sind beispielsweise aus der US 5895951 A und der US 5915180 A bekannt geworden.
  • 1 zeigt einen vereinfachten Querschnitt eines Abschnitts eines n-Kanal Graben MOSFET (Trench-MOSFET). Ein Graben 10 ist mit einem elektrisch isolierenden Material 12 wie beispielsweise Siliziumdioxid ausgekleidet, das als Gate-Dielektrikum dient. Es wird dann mit einem leitfähigen Material 14 wie beispielsweise Polysilizium gefüllt, das den Gateanschluss des Transistors bildet. Der Graben erstreckt sich in ein n-Typ-Draingebiet 16, welches durch das Substrat der Vorrichtung elektrisch kontaktiert werden kann. Eine p-Typ-Wanne oder ein Körpergebiet 15 sind auf dem Substrat und n-Typ-Sourcegebiet 18 sind wie gezeigt auf beiden Seiten des Grabens ausgebildet. Das aktive Gebiet des MOS-Transistors ist somit in einem Kanalgebiet 20 neben dem Gate 14 und zwischen dem Source 18 und dem Drain 16 ausgebildet.
  • Grabentransistoren werden oft für energie-handhabende Anwendungen wie beispielsweise Energieversorgungs-Management-Schaltungen, Festplatten-Antriebsschaltungen etc. verwendet. Grabentransistoren können bei 12 bis 100 V im Vergleich zu 2 bis 5 V für ein MOSFET der logischen Bauart betrieben werden. Das Gate eines Grabentransistors, welches proportional zu der Tiefe des Grabens ist, wird relativ weit ausgeführt, um die Stromführungseigenschaften des Grabentransistors zu verbessern. Der Bereich des in 1 gezeigten Grabentransistors wird oft als eine Zelle bezeichnet, da es einen Abschnitt der Vorrichtung beinhaltet, welcher über die Chipelemente (die) wiederholt wird. Die Gräben in beispielsweise Leistungs-MOFET werden typischerweise entweder in einem in 2 gezeigten Gittermuster, welches einen geschlossenen Zellenaufbau ausbildet, in ein in 3 gezeigtes Streifenmuster 30, welches einen offenen Zellenaufbau ausbildet oder in anderen Mustertypen, wie beispielsweise ein hexagonales Muster, ausgelegt. Das Substrat des Chipelementes arbeitet als gemeinsamer Dreinanschluss für alle Zellen, alle Sourceanschlüsse sind miteinander verbunden und alle Gateanschlüsse sind miteinander verbunden, um einen großen Graben-MOSFET auszubilden.
  • Für viele Anwendungen ist die Schaltgeschwindigkeit des Graben-MOSFET eine Schlüsseleigenschaft. Um die Schaltgeschwindigkeit des Graben-MOSFET zu maximieren, ist es wünschenswert, den spezifischen elektrischen Widerstand seines Gatematerials zu minimieren. Da die Chipelementgröße (die size) für große Leistungs-MOSFET sowie die Länge der Gräben sich erhöhen, muss die Geschwindigkeit, bei der die Gateladung über die Länge der Gräben verteilt wird, mit berücksichtigt werden. Um den spezifischen elektrischen Widerstand des Gates für größere Graben-MOSFET zu senken, werden Gräben typischerweise in kürzere Segmente geteilt und der Gatemetall-Kontakt wird entlang der Oberfläche des Chipelementes verteilt. 4 zeigt eine Draufsicht auf ein Chipelement, das die Gate- und Source-Verdrahtung für einen großen Graben-Leistungs-MOSFET der offenen Zellenbauart zeigt. Das Gate, das üblicherweise aus Metall (beispielsweise Aluminium) hergestellt wird, beinhaltet einen Bonding-Anschlussflächenbereich 400, welches Bondingdraht 402 empfängt, und Gatebusse 404, die sich parallel entlang des Chipelementes (die) erstrecken. Gatebusse 404 verteilen die Gatevorspannung auf Gräben 406, wobei lediglich einige davon zur Veranschaulichung gezeigt sind. Anstatt sich – zur Übertragung der Gatevorspannung – auf das Gatematerial innerhalb der Gräben zu verlassen, versichern Metallbusse 404 demgemäß eine schnellere und gleichmäßigere Verteilung der Gateladung auf die entfernten Enden der Gräben über dem Chipelement (die). Somit stellen Gatebusse 404 einen Pfad mit niedrigem Widerstand von der Gate-Bonding-Anschlussfläche 402 zu den aktiven Gates auf dem Chipelement bereit, was die Schaltgeschwindigkeit des MOSFETs verbessert.
  • Die verbesserte Schaltgeschwindigkeit, die dadurch hervorgebracht wird, dass die Gateelektrode mit einer Leitung über dem Chipelement geführt wird, bewirkt einen erhöhten Widerstand an der Sourceelektrode. Dies erfolgt, da die Source-Metallschicht in verschiedene Bereiche 408 aufgeteilt werden muss, um eine Verwendung eines Gates als Leitung zu erlauben, anstatt eine einzelne durchgehende Metallschicht aufzuweisen, die die obere Oberfläche des Chipelementes abdeckt. Der hähere Source-Widerstand wirkt sich nachteilig auf den Widerstand RDSon zwischen Drain und Source bei eingeschaltetem Zustand des MOSFETs aus, welches eine weitere geschwindigkeitskritische Eigenschaft für Leistungs-MOSFETs darstellt.
  • Es ist daher wünschenswert, einen Graben herzustellen, der mit einem Material mit einer niedrigen spezifischen elektrischen Widerstand für Anwendungen wie beispielsweise Graben-MOSFETs gefüllt ist, wobei ein niedrigerer Gate-Widerstand und schnelleres Schalten erhalten werden kann, ohne sich dabei negativ auf RDSon auszuwirken.
  • Die vorliegende Erfindung sieht eine Grabenstruktur vor, die im wesentlichen mit einem hitzebeständiges Metall gefüllt ist, um beispielsweise MOSFET-Gate-Anschlüsse mit einem niedrigen Widerstand und einer hohen Schaltgeschwindigkeit auszubilden. Ein Grabentransistor, der mit dem Grabenprozess gemäß der vorliegenden Erfindung hergestellt wurde, weist einen niedrigeren Gate-Widerstand zum schnelleren Schalten auf, während ein niedriger Gate-Leckstrom aufrechterhalten wird. Der niedrigere Widerstand des Gate-Materials eliminiert die Notwendigkeit das Gate-Kontaktmetall entlang der oberen Oberfläche des Chipelementes (die) als Bus zu führen. Dies erlaubt wiederum eine einzelne rechteckige zusammenhängende Source-Kontaktschicht für ein optimales RDSon.
  • Bei einer spezifischen Implementierung wird nach Ausbilden der Gräben und der dielektrischen Gate-Schicht eine Pufferschicht, wie beispielsweise Polysilizium, über die dielektrische Gate-Schicht ausgebildet. Ein hitzebeständiges Metall, wie beispielsweise Wolfram, wird dann über die Puffer-Polysilizium-Schicht unter Verwendung von beispielsweise Wolframhexafluorid in einem unter niedrigem Druck stattfindenden chemischen Aufdampfungsprozess (Low-Pressure-Chemical-Vapor-Depositian-(LPCVD)-Prozess) abgeschieden. Die Puffer-Polysilizium-Schicht verringert mechanische Spannungen, die in der dielektrischen Gate-Schicht vorhanden sind und reduziert ein Gateleck. Die Verwendung von Metall als Gate-Material reduziert die Dotiererfordernisse für das Puffer-Poly. Dies resultiert in einem niedrigeren Gateleck-Strom für n-Kanal-Graben-MOFETs und kann Probleme beseitigen, die mit hochenergetischen Implantierungen, wie beispielsweise eine Bor-Penetration in p-Kanal-Graben-MOSFETs, zusammenhängen.
  • Dementsprechend sieht die vorliegende Erfindung in einem Ausführungsbeispiel eine Grabenstruktur einschließlich eines Grabens, der in dem Substrat ausgebildet ist, eines dielektrischen Materials, das zumindest eine Wand des Grabens auskleidet, um eine dielektrische Schicht zu bilden; eine Pufferschicht, die auf der dielektrischen Schicht ausgebildet wird, wobei die Pufferschicht eine erste Leitfähigkeit aufweist, und eine hochleitfähige, benachbart zu und elektrisch mit der Pufferschicht gekoppelten Schicht vor, wobei die hochleitfähige Schicht eine zweite Leitfähigkeit aufweist, welche größer als die erste Leitfähigkeit ist.
  • In einem spezifischeren Ausführungsbeispiel sieht die vorliegende Erfindung einen Graben-Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) mit einem in einem Silizium-Substrat ausgebildeten Graben, eine Gate-Oxidschicht, die die Seitenwände und den Boden des Grabens auskleidet, eine Polysilizium-Pufferschicht, die die Gate-Oxidschicht auskleidet und eine einen zentralen Abschnitt des Grabens auskleidende Metallschicht vor.
  • In einem weiteren Ausführungsbeispiel sieht die vorliegende Erfindung ein Verfahren zum Herrstellen einer Grabenstruktur in einem Substrat vor, wobei das Verfahren die Schritte des (a) Ausbilden eines Grabens in dem Substrat, (b) Ausbilden einer dielektrischen Schicht zum Auskleiden des Grabens, (c) Ausbilden einer Schicht aus Puffermaterial auf der dielektrischen Schicht, um einen ersten Abschnitt des Grabens auszufüllen, wobei das Puffermaterial eine erste elektrische Leitfähigkeit aufweist und (d) Ausfüllen eines zweiten Abschnitts des Grabens mit einem hochleitfähigen Material mit einer zweiten elektrischen Leitfähigkeit, wobei die zweite elektrische Leitfähigkeit größer als die erste elektrische Leitfähigkeit ist.
  • Die folgende detaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungen dienen dem besseren Verständnis der Natur und der Vorteile des hitzebeständigen Metall-Gate-Graben-MOSFET der vorliegenden Erfindung.
  • 1 zeigt einen Querschnitt eines typischen Grabentransistors;
  • 2 zeigt eine vereinfachte perspektivische Ansicht eines Gate-Aufbaus mit geschlossenen Zellen;
  • 3 zeigt eine vereinfachte perspektivische Ansicht eines Gate-Aufbaus mit offenen Zellen;
  • 4 zeigt eine Draufsicht eines Graben-MOSFET-Chipelement, die einen Gate- und einen Source-Bus auf der Chipelementoberfläche zeigen;
  • 5 zeigt einen vereinfachten Querschnitt eines Abschnitts eines Graben transistors gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
  • 6 bis 6D veranschaulichen Querschnitte von Abschnitten eines Substrats, das herrgestellt wird, um einen Metall-Gate-Graben-Transistor gemäß einem Ausführungsbeispiel der vorliegenden Erfindung herzustellen;
  • 7 zeigt ein vereinfachtes Flussdiagramm eines Prozesses gemäß der vorliegenden Erfindung; und
  • 8 zeigt eine Draufsicht eines großen Leistungs-MOSFET-Chipelementes, die den Gate- und den Source-Bus, wie durch die vorliegende Erfindung freigegeben, anzeigt.
  • Die vorliegende Erfindung sieht eine Grabenstruktur zur Verwendung in beispielsweise ”Doppelt-Diffundierten (Double-Diffused)”-Leistungs-Transistoren (DMOS) vor, die überlegene Betriebseigenschaften, insbesondere ein schnelleres Gate-Schalten und einen niedrigeren RDSon aufweisen. Diese Vorteile werden durch Herstellen einer Graben-Struktur mit einem Gate-Material erhalten, das im wesentlichen aus einem hochleitfähigen, wie beispielsweise einem hitzebeständigen, (refractory) Metall, gebildet wird. Während die Graben-Struktur gemäß der vorliegenden Erfindung in dem Kontext eines Graben-MOSFET beschrieben wird, sei erwähnt, dass ähnliche Vorteile auch mit anderen Halbleiterstrukturen wie beispielsweise Graben-Kondensatoren und dergleichen erhalten werden können.
  • In 5 ist ein vereinfachter Querschnitt eines Abschnitts eines beispielhaften n-Kanal-Graben-Transistors 500 mit einem Gate mit niedrigem Widerstand gern einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Jeder Graben wird mit einer dünnen Schicht eines dielektrischen Materials wie beispielsweise Siliziumdioxid (Gate-Oxid) 502 ausgekleidet und dann mit einer Pufferschicht 504 und einem hochleitfähigen zentralen Abschnitt 506 gefüllt. Die Pufferschicht 504 ist vorzugsweise aus dotiertem Polysilizium und der hochleitfähige zentrale Abschnitt 506 ist aus einem hitzebeständigen Metall wie beispielsweise Wolfram aufgebaut. Wenn der Graben einem nachfolgenden Temperaturzyklus unterzogen wird, wird eine Schicht von Wolfram-Polycide (WSix) 512 an der Polysilizium-Wolframgrenzfläche ausgebildet. Es sei angemerkt, dass der Begriff Polycid sich sowohl auf Silizide als auch auf Polycide bezieht, Eine dielektrische Schicht 508 befindet sich oberhalb der Gate-Region und isoliert das Gate elektrisch von der Source-Metallisierungsschicht 510. Das Gate ist elektrisch mit einem Gate-Bus oder einem Endbereich 512 verbunden. Der hochleitfähige zentrale Abschnitt des Gates stellt einen Pfad mit niedrigem Widerstand von dem Gate-Bus zu dem aktiven Gate-Bereich her.
  • Eine direkte Grenzfläche zwischen der hochleitfähigen Schicht 506 und der Gate-Oxidschicht 502 kann Spannung in dem Gate-Oxid erzeugen, was die Durchbruchstärke der Gate-Oxidschicht verschlechtert und möglicherweise den Gate-Leckstrom IGSS erhöht. Die Pufferschicht 504 dient zum Aufrechterhalten der dielektrischen Stärke der Gate-Oxidschicht 502 und verbessert die Haftung zwischen der Gate-Oxidschicht 502 und dem hochleitfähigen Gate-Material 506, was zu einer Reduzierung des Abblätterns führt. Gemäß dem derzeitigen Stand der Technik kann die Pufferschicht 504 eine Dicke von ungefähr 200 bis 300 nm aufweisen.
  • Eine bevorzugtes Verfahren zum Herrstellen eines beispielhaften n-Kanal-Metall-Gate-Graben-MOSFET gemäß der vorliegenden Erfindung ist nachstehend mit Bezug auf die Querschnitts-Ansichten von 6A bis 6D sowie dem Flussdiagramm von 7 beschrieben. Es sei angemerkt, dass die Verwendung eines n-Kanal-Transistors lediglich zur Veranschaulichung dient und dass dieselben Vorteile für einen p-Kanal-MOSFET erhalten werden können, welcher gemäß der grundlegenden Lehre der vorliegenden Erfindung herrgestellt wird. In 6A wird ein beispielhafter Querschnitt eines Abschnitts eines Substrats 600 gezeigt, welches den Prozessen bis zur Ausbildung der Gräben 602 unterzogen wurde. Dieses beinhaltet verschiedene Schritte, die eine p-Wanne 604, einen schweren Körper (heavy body) 606, Source-Gebiete 608 und eine Zellabschluss-Wanne 610 ausbilden. Ferner wurden die Gräben 602 in dem Substrat ausgebildet und eine dünne dielektrische Schicht 612 kleidet die Gräben aus. Die dielektrische Schicht 612 dient als Gate-Dielektrikum und ist typischerweise aus Siliziumdioxid hergestellt worden, kann aber auch aus anderen dielektrischen Materialien, wie beispielsweise einem Nitrit oder einem Oxy-Nitrit, hergestellt werden. Es sei angemerkt, dass irgendeine Anzahl von bekannten Grabenprozessen einschließlich der mit verschiedenen Wannen oder Körper-Strukturen zum Ausbilden dieses oder ähnlicher Schritte verwendet werden können, um das Substrat bis zu diesem Produkt vorzubereiten. Ein Beispiel eines bevorzugten Graben-MOSFET-Prozesses, welches diese Schritte detaillierter beschreibt, kann in der offengelegten Patentanmeldung Nummer 08/970,221, erteilt als US 6,429,481 B1 mit dem Titel ”Field Effect Transistor and Method of its Manufacture” eingesehen werden, welche hiermit in ihrer Gesamtheit als Referenz eingeschlossen wird.
  • In 6B wird nach dem Ausbilden einer dielektrischen Gate-Schicht 612 eine Polysilizium-Schicht 614 auf dem Substrat einschließlich über dem Endbereich 616 abgeschieden, welches von dem Substrat durch ein dickes Oxidgebiet 618 isoliert ist. Es sei angemerkt, dass der hier verwendetet Begriff ”Polysilizium” Polysilizium und amorphes Silizium einschließt Die Polysiliziumschicht 614 wird unter Verwendung von herkömmlichen Dotierprozessen, wie beispielsweise POCL3 für n-Typ Poly(n-Kanal-Transistor), p-Typ(beispielsweise Bor) oder n-Typ (beispielsweise Phosphor) Implantate für p-Kanal- oder n-Kanal-Transistoren oder in-situ Dotierung von n- oder p-Typ-Dotieratomen dotiert. Beispielhafte Größen von verschiedenen Dimensionen können beispielsweise ungefähr 1 μm für die Startbreite des Grabens, 50 nm für die Gate-Oxiddichte und ungefähr 300 nm für die Polysilizium-Dicke betragen.
  • Als nächstes wird eine Schicht mit einem hochleitfähigen Material, wie beispielsweise ein Metall 620, über in 6C gezeigtem Poly 614 abgeschieden. Die Schicht des hochleitfähigen Materials 620 kann irgendeinen Typ eines hitzebeständigen Materials wie beispielsweise Wolfram, Titan, Platin, Kupfer oder dergleichen darstellen. Wolfram wird hierbei lediglich zur Veranschaulichung verwendet. Der Metallausbildeschritt wird vorzugsweise unter Verwendung eines unter niedrigem Druck stattfindenden chemischen Aufdampfungsprozesses (LPCVD) mit einem Fluoride beinhaltenden Bestandteil wie beispielsweise Wolfram-Hexafluorid (WF6) als ein Precursor durchgeführt. Andere Prozesse wie beispielsweise ein physikalischer Aufdampfungsprozess (Physical Vapor Deposition) (Sputtering) und Sintern können verwendet werden, aber LPCVD weist einen niedrigen Sticking-Koeffizienten auf, was in eine sehr konturgetreue Deposition resultiert und die Gräben lückenlos und zuverlässig füllt. Ferner wird angenommen, dass Fluor die Reaktion des Precursor ausbildet, welcher bei der Wolframbildung durch Polysilizium 614 migriert und sich an der Grenzfläche zwischen dem Bulk-Silizium und dem Gate-Oxid 612 absondert und Si-F-Bindungen erzeugt, welche die Oberfläche des Gate-Oxids passivieren. Die Si-F-Bindungen sind typischerweise stärker als die traditionellen Si-H-Bindungen und resultieren in eine fluorinierte dielektrische Gate-Schicht, die stabiler und robuster und weniger anfällig für einen Leckstrom aufgrund von Spannungen ist. Der LPCVD-Depositionsprozess kann beispielsweise zwischen ungefähr 0,1333 bis 0,6666 hPa durchgeführt werden.
  • 6D zeigt einen vereinfachten Querschnitt eines Substrats 600 nach dem Polysilizium/Wolfram-Ätzen aber vor Entfernen des Resists. Eine Photoresist-Schicht 622 wurde gemustert, um das Wolfram-Gate 620 und Polysilizium 614 über dem Abschlussbereich 616 zu konservieren. Der Atzschritt, welcher den Wolfram und des Polysilizium von dem Feld entfernt, kann etwas von dem Polysilizium und dem Wolfram von den Gräben entfernen oder nicht, was möglicherweise eine Aussparung 624 des Gates von der Oberfläche des Substrats erzeugen kann. Die Gates der verschiedenen Zellen des Graben-Transistors werden elektrisch mit dem Gate-Bus und dem Gate-Anschlussfleck durch herkömmliche Verfahren (nicht gezeigt) gekoppelt.
  • Die endgültige Verarbeitung nach dem Entfernen des Photoresists beinhaltet herkömmliche Schritte der dielektrischen Deposition gefolgt von einer Kontaktiermaske und Ätzen sowie Metallisierung gefolgt von einer Metallmaske und Ätzen. Schließlich wird das Substrat passiviert, gefolgt von einer Anschlussfleck-Maske und Ätzen sowie einem endgültigen Legierschritt. Somit ist der Legierschritt, der beispielsweise bei 400°C auftritt, der einzige Schritt, der die Poly/Wolfram-Grenzfläche innerhalb des Grabens einem Temperaturzyklus aussetzt. Diese Temperaturbehandlung bewirkt die Ausbildung einer dünnen Schicht von Wolfram-Polycide (WSix) 626 an der Poly/Wolfram-Grenzfläche. Die resultierende Graben-Struktur nach dem Legierschritt enthält somit ein Gate-Oxid 612, Poly-Puffer 614, Polycide 626 und Wolfram 620.
  • 7 zeigt ein vereinfachtes Flussdiagramm eines Prozessmodules für die Ausbildung eines Metall-Gate-Grabens 700 gemäß einem beispielhaften Ausführungsbeispiel der vorliegenden Erfindung in dem Kontext eines Graben-MOSFET-Prozesses. Bei diesem gezeigten Beispiel wird das Graben-Prozess-Modul 700 so spät wie möglich in den Prozessfluss eingebracht, um zu vermeiden, dass der Graben hohen Temperaturzyklen ausgesetzt wird. Somit treten gemäß diesem Ausführungsbeispiel die Schritte des Ausbildens eines Zellabschlusses (71), das Definieren der aktiven Bereiche (72), das Ausbilden einer Wanne (73) und eines schweren Körpers (heavy body) (74) sowie von Source-Gebieten (75) vor der Grabenbildung auf. Das Graben-Prozess-Modul 700 gemäß der vorliegenden Erfindung beinhaltet einen Schritt des Bildens von Gräben in dem Substrat (Schritt 702) gefolgt von dem Ausbilden einer dielektrischen Gate-Schicht (beispielsweise SiO2) an den Seitenwänden und dem Boden des Grabens (Schritt 704). Dann wird eine Polysilizium-Schicht in dem Graben (Schritt 706) über der dielektrischen Gate-Schicht ausgebildet. Das Polysilizium kann unter Verwendung einer Vielzahl von bekannten Dotiermechanismen dotiert werden. Der Graben wird dann (Schritt 708) mit einem hochleitfähigen Material wie beispielsweise Wolfram vorzugsweise unter Verwendung eines LPCVD-Prozesses gefüllt. Ein Maskierschritt schützt ausgewählte Abschnitte der Metallschicht und des Polysiliziums während eines Ätzschritts (710), welcher das Metall und das Polysilizium von dem Feld des Substrats entfernt, mit der Ausnahme der durch die Ätzmaske geschützten Bereiche, Nachfolgende Schritte beinhalten typischerweise ein Definieren von Kontaktbereichen (76), Metallisierung und Strukturierung (77), Passivierung (78) und Legierung (79) und basieren auf bekannten Verfahren zum Beenden des Fabrikationsprozesses des Graben-Transistors.
  • Die Verarbeitung des Metall-Gate-Grabens (700) gemäß der vorliegenden Erfindung kann als ein unabhängiges Prozess-Modul angesehen werden, das an verschiedenen Punkten innerhalb des Prozessflusses einer Vielzahl von verschiedenen Graben-MOSFET-Prozessen durchgeführt werden. Beispielsweise führt das vorstehend angeführte beispielhafte Ausführungsbeispiel das Graben-Prozess-Modul vorzugsweise nach dem Ausbilden des letzten Dotierstoffübergangs aus (das heißt nach Schritt 75), um nachfolgende hohe Temperaturzyklen zu vermeiden. Dies minimiert die Menge von Polycid (oder Siliziden), die sich an der Poly-Wolfram-Grenzfläche aufgrund der Temperaturbehandlung ausbilden und ein nicht erwünschtes Ausdünnen des Poly-Puffers verhindern, welches ansonsten zu einem erhöhten Leckstrom beiträgt. Eine minimale Polycid Ausbildung maximiert ebenfalls die Gate-Leitfähigkeit. Gemäß verschiedenen Ausführungsbeispielen der vorliegenden Erfindung kann das Graben-Prozess-Modul 700 jedoch vor dem Ausbilden der Source- und Körper-Gebieten (beispielsweise zwischen Schritt 72 und 73) oder an einem anderen geeigneten Punkt in dem Prozessfluss abhängig von der Anwendung durchgeführt werden.
  • Es sind eine Anzahl von Vorteilen vorhanden, die durch des Metall-Gate-Graben-MOSFET der vorliegenden Erfindung geboten werden. Mit hochleitfähigem Material wie beispielsweise Metall, das zum Ausbilden des Gates verwendet wird, können Gräben sich über eine lange Distanz erstrecken, ohne dass der Gate-Widerstand sich beschränkend auswirkt. Somit beseitigt der Metall-Gate-Grabe-MOSFET-Prozess gemäß der vorliegenden Erfindung die Notwendigkeit der Segmentierung der Gräben und dem Führen eines Busses des Gate-Metalls als Leitung (busing) über dem Chipelement (die), ohne dabei die Gate-Schaltgeschwindigkeit zu vernachlässigen, selbst wenn größere Graben-MOSFETs auf größeren Chipelementen (die) implementiert werden, 8 zeigt eine vereinfachte Draufsicht eines Graben-Transistor-Chipelementes 800 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Gräben 801 erstrecken sich in voller Länge über den Chipelement 800, welches einen Umfangs-Gate-Bus 802 kontaktiert, welches Gate-Ladung von der Gate-Anschluss-Stelle 804 in den aktiven Gate-Gebieten verteilt. Somit kann die Source-Kontaktschicht 806 ein einzelnes zusammenhängendes Quadrat von Metall darstellen, welches einen stark reduzierten RDSon vorsieht, im Vergleich zu einem herkömmlichen Graben-Transistor-Chipelement (die) mit internem Gate-Bussing.
  • Ein weiterer Vorteil des Metall-Gate-Graben-Prozesses der vorliegenden Erfindung ist eine wesentliche Verbesserung der Gate-Oxid-Zuverlässigkeit und -Integrität. Dies erfolgt aufgrund einer Kombination von Faktoren einschließlich dem Absenken des Polysilizium-Dotier-Pegels, wie durch die vorliegende Erfindung ermöglicht. Die höhere Leitfähigkeit des Gate-Metalls ermöglicht eine Reduzierung der Polysilizium-Dotier-Konzentration ahne dabei die Gate-Schaltgeschwindigkeit negativ zu beeinflussen. Beispielsweise ist der Widerstand von hochdotiertem Polysilizium typischerweise ungefähr 500 μΩ-cm verglichen mit 0,5 μΩ-cm für Wolfram und 50 μΩ-cm für Polycide (WSi2). Somit muss die Polysiliziumschicht nicht so hoch dotiert wie bei herkömmlichen Poly-Gate-Graben-MOSFET sein. Bei herkömmlichen n-Kanal-Graben-MOSFETs ist es beispielsweise typisch, POCL3 hochdotiertes Polysilizium zu finden, welches einen der Hauptbeiträger zu einem erhöhten Gate-Leckstrom IGSS darstellt. Anstatt von POCL3 in einem Ausführungsbeispiel dotiert die vorliegende Erfindung die Puffer-Polysiliziumschicht durch Implatierung von beispielsweise Phosphor mit reduzierten Konzentrationen von beispielsweise 1 × 1018. Dies resultiert unmittelbar in einem reduzierten Gate-Leckstrom IGSS. Ferner stellen weitere unerwünschte Seiteneffekte von Implantierungen bei herkömmlichen p-Kanal-Graben-MOSFETs, beispielsweise ein Phänomen dar, das weithin als Bor-Penetration bekannt ist. Bor-Penetration tritt auf, wenn das implantierte Bor durch das Gate-Oxid und in den Kanalbereich penetriert, was die MOSFET-Schwellspannung negativ beeinflusst. Die vorliegende Erfindung erlaubt die Reduktion der Bor-Dotierkonzentrations-Anforderungen auf beispielsweise 1 × 1018, wodurch der Bor-Penetrationseffekt reduziert wird. Der reduzierte Gate-Leckstrom für n-Kanal-Transistoren, eine reduzierte Bor-Penetration in dem Fall von p-Kanal-Transistoren sowie stärkere Si-F-Bindungen an den Si-SiO2-Grenzflächen (wie vorstehend beschrieben) stellt einen robusteren Grabe-MOSFET mit wesentlich verbesserter Gate-Oxid-Zuverlässigkeit und -Integrität bereit.
  • Während das Vorstehende eine vollständige Beschreibung von spezifischen Ausführungsbeispielen der vorliegenden Erfindung darstellt, können verschiedene Modifikationen, Variationen und Alternativen ausgeführt werden. Beispielsweise kann der gleiche oder ein ähnliches Prozess-Modul bei anderen Prozessen wie beispielsweise denen bei der Ausbildung Von Graben-Kondensatoren oder ähnlichen Strukturen angewandt werden, obwohl spezifische Ausführungsbeispiele des Geringer-Widerstand-Graben-Prozess-Modul in dem Kontext eines Graben-MOSFET-Prozess beschrieben wurde. Ebenso während Wolfram als ein Beispiel eines Gate-Materials mit niedrigem Widerstand angegeben wurde, können andere Materialien, wie beispielsweise Titansilizide oder Platinsilizide oder andere hitzebeständige Metalle zum Ausbilden eines Gates mit niedrigem Widerstand verwendet werden. Auf ähnliche Weise können, obwohl Polysilizium als ein Beispiel für ein Gate-Puffer-Material angegeben wurde, andere Materialien die geeignete Spannungs-Entspannung bereitstellen, während es als ein Gate-Material in Kontakt mit dem dielektrischen Gate-Material betrieben wird, Ferner wurde das spezifische Ausführungsbeispiel in dem Kontext von Silizium-Wafer-Verarbeitung lediglich zur Veranschaulichung verwendet, und andere Typen von Substraten, beispielsweise Halbleiter-auf-Isolator-Substrate, Silizium-Germanium-Substrate oder ein Silizium-Carbid-Substrat können verwendet werden.

Claims (26)

  1. Graben-Struktur mit: einem in einem Substrat ausgebildeten Graben; einem dielektrischen Material, was zumindest eine Wand des Grabens auskleidet, um eine dielektrische Schicht auszubilden; einer Pufferschicht, die auf der dielektrischen Schicht ausgebildet wird, wobei die Pufferschicht eine erste Leitfähigkeit aufweist; und einer hochleitfähigen Schicht, die benachbart mit der Pufferschicht ausgebildet wird und elektrisch mit der Pufferschicht gekoppelt ist, wobei die hochleitfähige Schicht eine zweite Leitfähigkeit aufweist, die größer als die erste Leitfähigkeit ist, wobei die hochleitfähige Schicht einen zentralen Abschnitt des Grabens ausfüllt und Metall aufweist.
  2. Graben-Struktur nach Anspruch 1, wobei eine Schicht von Polycid in dem Graben und angeordnet zwischen der Pufferschicht und der hochleitfähigen Schicht vorgesehen ist.
  3. Graben-Struktur nach Anspruch 1 oder 2, wobei die Pufferschicht Polysilizium aufweist.
  4. Graben-Struktur nach Anspruch 3, wobei das Polysilizium mindestens 200 bis 300 nm dick ist.
  5. Graben-Struktur nach einem der Ansprüche 1 bis 4, wobei die hochleitfähige Schicht eine Anzahl von hitzebeständigen Metallen einschließlich Wolfram, Titan, Platin oder eine Kombination daraus aufweist.
  6. Graben-Struktur nach einem der Ansprüche 1 bis 5, wobei der Graben in einem Silizium-Substrat ausgebildet wird und das dielektrische Material Siliziumdioxid aufweist.
  7. Graben-Struktur nach Anspruch 6, wobei die hochleitfähige Schicht Wolfram aufweist, und wobei die Graben-Struktur ferner einer Polycidschicht zwischen der Pufferschicht und der hochleitfähigen Schicht aufweist.
  8. Graben-Struktur nach Anspruch 7, ferner mit einer fluorierten Grenzfläche zwischen der dielektrischen Schicht und der Wand des Grabens.
  9. Graben-Metalloxid-Halbleiter-Feldeffekt-Transistor (MOSFET), mit: einem in einem Siliziumsubstrat ausgebildeten Graben; einer Gate-Oxidschicht, welche die Seitenwände und den Boden des Grabens auskleidet; einer Polysilizium-Pufferschicht, welche die Gate-Oxidschicht auskleidet; und einer Metallschicht, welche den zentralen Abschnitt des Grabens ausfüllt.
  10. Graben-MOSFET nach Anspruch 9, wobei eine Polycid-Schicht in dem Graben und angeordnet zwischen der Metallschicht und der Polysilizium-Pufferschicht vorgesehen ist.
  11. Graben-MOSFET nach Anspruch 9 oder 10, ferner mit Source-Bereichen eines ersten Leitfähigkeitstypes, welcher auf den beiden Seiten des Grabens ausgebildet wird und einem Körperbereich innerhalb des Grabens von einem zweiter Leitfähigkeitstyp ausgebildet wird.
  12. Graben-MOSFET nach Anspruch 11, wobei die Metallschicht Wolfram aufweist.
  13. Graben-MOSFET nach Anspruch 12, wobei der Graben ferner eine Polycidschicht aufweist, welche zwischen der Polysilizium-Pufferschicht und der Metallschicht vorgesehen ist.
  14. Graben-Struktur nach Anspruch 13, mit: einem fluorierten Grenzflächen-Gebiet zwischen dem Substrat und der dielektreschen Schicht.
  15. Verfahren zum Herstellen einer Graben-Struktur in einem Substrat, mit den Schritten: (a) Ausbilden eines Grabens in dem Substrat; (b) Ausbilden einer dielektrischen Schicht, um den Graben auszukleiden; (c) Ausbilden einer Schicht von Puffermaterial auf der dielektrischen Schicht, um einen ersten Abschnitt des Grabens auszufüllen, wobei das Puffermaterial eine erste elektrische Leitfähigkeit aufweist; und (d) Ausfüllen eines zweiten Abschnittes des Grabens mit einem hochleitfähigen Material, welches eine zweite elektrische Leitfähigkeit aufweist, wobei die zweite elektrische Leitfähigkeit größer als die erste elektrische Leitfähigkeit ist.
  16. Verfahren nach Anspruch 15, mit dem Schritt: (e) Ausbilden einer Polycid-Schicht in dem Graben zwischen der Pufferschicht und dem hochleitfähigen Material.
  17. Verfahren nach Anspruch 15 oder 16, wobei der Schritt des Ausbildens einer Schicht von Puffermaterial die Herstellung einer Polysiliziumschicht enthält.
  18. Verfahren nach Anspruch 17, wobei der Schritt des Ausbildens einer Polysilizium-Schicht ferner einen Schritt des Implantierens der Polysilizium-Schicht enthält.
  19. Verfahren nach Anspruch 17, wobei der Schritt des Ausfüllens eines zweiten Abschnitts des Grabens mit einem hochleitfähigen Material ein Ausbilden einer Schicht eines hitzebeständigen Materials enthält.
  20. Verfahren nach Anspruch 19, wobei der Schritt des Ausbildens einer Schicht von hitzebeständigem Material einen unter niedrigem Druck stattfindenden chemischen Aufdampfungsprozess (LPCVD) enthält.
  21. Verfahren nach Anspruch 20, wobei ein Fluorid enthaltender Precursor in dem LPCVD-Prozess verwendet wird.
  22. Verfahren nach Anspruch 20, wobei der Fluorid enthaltende Precursor Wolfram-Hexafluorid aufweist.
  23. Verfahren nach Anspruch 19, wobei die Graben-Struktur als ein Teil eines Graben-Transistors ausgebildet wird, und wobei die Schritte zum Ausbildens des Grabens nach Schritten ablaufen, welche die Schritte zur Ausbildung von Dotierstoffübergängen enthalten.
  24. Verfahren nach Anspruch 23, ferner mit einem Schritt des Legierens nachdem die Graben-Struktur ausgebildet wird, wodurch Polycid an einer Grenzfläche zwischen der Metallschicht und der Polysilizium-Pufferschicht ausgebildet wird.
  25. Verfahren nach Anspruch 15, wobei der Schritt des Bildens einer Puffermaterialschicht aufweist: Abscheiden einer konturgetreuen Schicht von Polysilizium auf der dielektrischen
  26. Verfahren nach einem der Ansprüche 15 oder 25, wobei der Schritt des Ausfüllens ein Abscheiden von Wolfram durch LPCVD-Prozess unter Verwendung von Wolfram-Hexafluorid als Precursor enthält.
DE10031626A 1999-06-30 2000-06-29 Mit hochleitendem Material gefüllte Graben-Struktur und Verfahren zur Herstellung Expired - Fee Related DE10031626B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/343,330 US6274905B1 (en) 1999-06-30 1999-06-30 Trench structure substantially filled with high-conductivity material
US343330 1999-06-30

Publications (2)

Publication Number Publication Date
DE10031626A1 DE10031626A1 (de) 2001-02-22
DE10031626B4 true DE10031626B4 (de) 2012-12-13

Family

ID=23345670

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10031626A Expired - Fee Related DE10031626B4 (de) 1999-06-30 2000-06-29 Mit hochleitendem Material gefüllte Graben-Struktur und Verfahren zur Herstellung

Country Status (5)

Country Link
US (2) US6274905B1 (de)
JP (1) JP2001044435A (de)
DE (1) DE10031626B4 (de)
FR (1) FR2799304B1 (de)
TW (1) TW477026B (de)

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP3773755B2 (ja) * 2000-06-02 2006-05-10 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
US6635534B2 (en) * 2000-06-05 2003-10-21 Fairchild Semiconductor Corporation Method of manufacturing a trench MOSFET using selective growth epitaxy
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6700158B1 (en) * 2000-08-18 2004-03-02 Fairchild Semiconductor Corporation Trench corner protection for trench MOSFET
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6893923B2 (en) * 2001-03-21 2005-05-17 International Rectifier Corporation Reduced mask count process for manufacture of mosgated device
GB0122122D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6674124B2 (en) * 2001-11-15 2004-01-06 General Semiconductor, Inc. Trench MOSFET having low gate charge
DE10297694T5 (de) * 2002-03-29 2005-05-12 Fairchild Semiconductor Corp. Feldeffekttransistor mit einer lateralen Verarmungs-Struktur
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US7102167B1 (en) * 2002-04-29 2006-09-05 Micrel, Inc. Method and system for providing a CMOS output stage utilizing a buried power buss
JP2003324197A (ja) * 2002-04-30 2003-11-14 Rohm Co Ltd 半導体装置およびその製造方法
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
KR100452947B1 (ko) * 2002-12-07 2004-10-14 한국전자통신연구원 반도체 소자의 제조 방법
US6838741B2 (en) * 2002-12-10 2005-01-04 General Electtric Company Avalanche photodiode for use in harsh environments
US8227860B2 (en) * 2003-02-28 2012-07-24 Micrel, Inc. System for vertical DMOS with slots
US7087491B1 (en) * 2003-02-28 2006-08-08 Micrel, Inc. Method and system for vertical DMOS with slots
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4627974B2 (ja) * 2003-08-01 2011-02-09 セイコーインスツル株式会社 半導体装置の製造方法
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
JP4917246B2 (ja) 2003-11-17 2012-04-18 ローム株式会社 半導体装置およびその製造方法
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US20050164469A1 (en) * 2004-01-28 2005-07-28 Infineon Technologies North America Corp. Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches
KR100593734B1 (ko) * 2004-03-05 2006-06-28 삼성전자주식회사 채널부 홀 내 채널 영역을 갖는 반도체 장치의트랜지스터들 및 그 제조 방법들
DE102004012855B4 (de) * 2004-03-16 2006-02-02 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit Isolationskragen
US7582931B2 (en) * 2004-06-04 2009-09-01 Samsung Electronics Co., Ltd. Recessed gate electrodes having covered layer interfaces and methods of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE112005002418B4 (de) * 2004-10-07 2017-01-05 Fairchild Semiconductor Corporation Leistungstransistoren mit MOS-Gate und konstruierter Bandlücke
CN101185169B (zh) 2005-04-06 2010-08-18 飞兆半导体公司 沟栅场效应晶体管及其形成方法
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
AT504290A2 (de) 2005-06-10 2008-04-15 Fairchild Semiconductor Feldeffekttransistor mit ladungsgleichgewicht
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7943990B2 (en) * 2005-08-17 2011-05-17 International Rectifier Corporation Power semiconductor device with interconnected gate trenches
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7867845B2 (en) * 2005-09-01 2011-01-11 Micron Technology, Inc. Transistor gate forming methods and transistor structures
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7416943B2 (en) * 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
JP4501820B2 (ja) * 2005-09-07 2010-07-14 株式会社デンソー 半導体装置の製造方法
US7851349B2 (en) * 2005-09-26 2010-12-14 Infineon Technologies Austria Ag Method for producing a connection electrode for two semiconductor zones arranged one above another
US7462550B2 (en) * 2005-10-24 2008-12-09 Semiconductor Components Industries, L.L.C. Method of forming a trench semiconductor device and structure therefor
KR100650626B1 (ko) * 2005-11-15 2006-11-27 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7656024B2 (en) 2006-06-30 2010-02-02 Fairchild Semiconductor Corporation Chip module for complete power train
KR100790267B1 (ko) * 2006-07-27 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자의 트랜지스터 및 그 제조방법
US7858471B2 (en) * 2006-09-13 2010-12-28 Micron Technology, Inc. Methods of fabricating an access transistor for an integrated circuit device, methods of fabricating periphery transistors and access transistors, and methods of fabricating an access device comprising access transistors in an access circuitry region and peripheral transistors in a peripheral circuitry region spaced from the access circuitry region
US8058687B2 (en) * 2007-01-30 2011-11-15 Alpha & Omega Semiconductor, Ltd. Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET
US7564099B2 (en) * 2007-03-12 2009-07-21 International Rectifier Corporation Monolithic MOSFET and Schottky diode device
JP5138274B2 (ja) * 2007-05-25 2013-02-06 三菱電機株式会社 半導体装置
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
CN103762243B (zh) 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
US8426912B2 (en) 2007-09-27 2013-04-23 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US7825465B2 (en) * 2007-12-13 2010-11-02 Fairchild Semiconductor Corporation Structure and method for forming field effect transistor with low resistance channel region
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8298889B2 (en) 2008-12-10 2012-10-30 Semiconductor Components Industries, Llc Process of forming an electronic device including a trench and a conductive structure therein
US8664713B2 (en) 2008-12-31 2014-03-04 Stmicroelectronics S.R.L. Integrated power device on a semiconductor substrate having an improved trench gate structure
KR101544509B1 (ko) * 2009-02-03 2015-08-13 삼성전자주식회사 트랜지스터를 갖는 반도체소자의 제조방법
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
CN101826551B (zh) * 2009-03-03 2012-12-05 M-Mos半导体香港有限公司 具有低栅电阻的沟槽型半导体功率器件及其制备方法
US8143125B2 (en) * 2009-03-27 2012-03-27 Fairchild Semiconductor Corporation Structure and method for forming a salicide on the gate electrode of a trench-gate FET
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
JP5511308B2 (ja) * 2009-10-26 2014-06-04 三菱電機株式会社 半導体装置およびその製造方法
KR101675373B1 (ko) * 2010-03-24 2016-11-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2011243948A (ja) * 2010-04-22 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
TWI438901B (zh) * 2010-05-27 2014-05-21 Sinopower Semiconductor Inc 具有低閘極輸入電阻之功率半導體元件及其製作方法
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US20120021577A1 (en) * 2010-07-21 2012-01-26 Purtell Robert J Gate trench conductor fill
TWI406393B (zh) * 2010-08-30 2013-08-21 Sinopower Semiconductor Inc 具有額外電容結構之半導體元件及其製作方法
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
CN102446914B (zh) * 2010-10-08 2013-09-11 大中积体电路股份有限公司 具有额外电容结构的半导体组件及其制作方法
US8598654B2 (en) 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP2013004636A (ja) * 2011-06-15 2013-01-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
CN107578994B (zh) 2011-11-23 2020-10-30 阿科恩科技公司 通过插入界面原子单层改进与iv族半导体的金属接触
JP2014007184A (ja) * 2012-06-21 2014-01-16 Ps4 Luxco S A R L 半導体装置及びその製造方法
JP2014038963A (ja) * 2012-08-17 2014-02-27 Rohm Co Ltd 半導体装置
US9601630B2 (en) * 2012-09-25 2017-03-21 Stmicroelectronics, Inc. Transistors incorporating metal quantum dots into doped source and drain regions
US9748356B2 (en) 2012-09-25 2017-08-29 Stmicroelectronics, Inc. Threshold adjustment for quantum dot array devices with metal source and drain
US9105713B2 (en) 2012-11-09 2015-08-11 Infineon Technologies Austria Ag Semiconductor device with metal-filled groove in polysilicon gate electrode
US9171738B2 (en) 2012-12-18 2015-10-27 Infineon Technologies Austria Ag Systems and methods for integrating bootstrap circuit elements in power transistors and other devices
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US9129820B2 (en) 2013-07-25 2015-09-08 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
US10002938B2 (en) 2013-08-20 2018-06-19 Stmicroelectronics, Inc. Atomic layer deposition of selected molecular clusters
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
US9773863B2 (en) * 2014-05-14 2017-09-26 Infineon Technologies Austria Ag VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body
US10468479B2 (en) 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
JP6421476B2 (ja) * 2014-07-03 2018-11-14 日産自動車株式会社 半導体装置及びその製造方法
US20160211348A1 (en) * 2015-01-21 2016-07-21 Maxchip Electronics Corp. Trench lateral diffusion metal oxide semiconductor device and manufacturing method of the same
CN104779294A (zh) * 2015-04-17 2015-07-15 上海华虹宏力半导体制造有限公司 沟槽型功率mos晶体管及其制造方法和集成电路
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
CN106684126A (zh) * 2016-12-12 2017-05-17 中航（重庆）微电子有限公司 一种沟槽型晶体管器件结构及制作方法
JP2018181911A (ja) * 2017-04-04 2018-11-15 浜松ホトニクス株式会社 光半導体装置
DE102019109368B4 (de) 2018-05-15 2024-07-04 Infineon Technologies Ag Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
CN111261702A (zh) * 2018-12-03 2020-06-09 珠海格力电器股份有限公司 沟槽型功率器件及其形成方法
JP2020127017A (ja) * 2020-04-02 2020-08-20 ローム株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895951A (en) * 1996-04-05 1999-04-20 Megamos Corporation MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches
US5915180A (en) * 1994-04-06 1999-06-22 Denso Corporation Process for producing a semiconductor device having a single thermal oxidizing step

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441247A (en) 1981-06-29 1984-04-10 Intel Corporation Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate
US4983535A (en) 1981-10-15 1991-01-08 Siliconix Incorporated Vertical DMOS transistor fabrication process
US4503601A (en) 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
US4881105A (en) 1988-06-13 1989-11-14 International Business Machines Corporation Integrated trench-transistor structure and fabrication process
JPH02206175A (ja) 1989-02-06 1990-08-15 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
JPH04145628A (ja) * 1990-10-06 1992-05-19 Nippon Telegr & Teleph Corp <Ntt> 縦型ゲート絶縁型電界効果トランジスタ及びその製法
JPH05315620A (ja) * 1992-05-08 1993-11-26 Rohm Co Ltd 半導体装置およびその製造法
US5341011A (en) 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
JP3481287B2 (ja) 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
US5455190A (en) 1994-12-07 1995-10-03 United Microelectronics Corporation Method of making a vertical channel device using buried source techniques
US5648670A (en) 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
JP3201221B2 (ja) * 1995-07-05 2001-08-20 日本電気株式会社 半導体装置の製造方法
US5808340A (en) * 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
JPH10173072A (ja) * 1996-12-09 1998-06-26 Sony Corp 半導体装置の製造方法および半導体装置
US6051468A (en) * 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
JP3052918B2 (ja) * 1997-11-27 2000-06-19 日本電気株式会社 半導体装置
US6097061A (en) * 1998-03-30 2000-08-01 Advanced Micro Devices, Inc. Trenched gate metal oxide semiconductor device and method
US6486067B1 (en) * 1999-10-29 2002-11-26 Taiwan Semiconductor Manufacturing Company Method for improving the electrical isolation between the contact and gate in a self-aligned contact MOSFET device structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915180A (en) * 1994-04-06 1999-06-22 Denso Corporation Process for producing a semiconductor device having a single thermal oxidizing step
US5895951A (en) * 1996-04-05 1999-04-20 Megamos Corporation MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches

Also Published As

Publication number Publication date
FR2799304A1 (fr) 2001-04-06
JP2001044435A (ja) 2001-02-16
TW477026B (en) 2002-02-21
US20020024091A1 (en) 2002-02-28
US6737323B2 (en) 2004-05-18
FR2799304B1 (fr) 2008-09-26
US6274905B1 (en) 2001-08-14
DE10031626A1 (de) 2001-02-22

Similar Documents

Publication Publication Date Title
DE10031626B4 (de) Mit hochleitendem Material gefüllte Graben-Struktur und Verfahren zur Herstellung
DE69029595T2 (de) Halbleiterbauelemente mit einem Wolframkontakt und sein Herstellungsverfahren
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE112009000670B4 (de) Verfahren zum Herstellen einer Metall-Gate-Struktur
DE10353387B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE112005001675T5 (de) Leistungshalbleiterbauelement mit einem oberseitigen Drain unter Verwendung eines Sinker-Trenches
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2006094495A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
EP1151478A1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE10056871A1 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE102007054064A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102008049775A1 (de) Metalldeckschicht mit besserer Ätzwiderstandsfähigkeit für kupferbasierte Metallgebiete in Halbleiterbauelementen
DE102008054075A1 (de) Abgesenkter Drain- und Sourcebereich in Verbindung mit einer komplexen Silizidherstellung in Transistoren
DE4423558B4 (de) Halbleiterbauelement mit einer leitfähigen Schicht, MOS-Feldeffekttransistor mit einer leitfähigen Schicht und Verfahren zu deren Herstellung
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE102014113115B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE102006056620B4 (de) Halbleiterstruktur und Verfahren zu ihrer Herstellung
DE102011080439B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102004063025B4 (de) Speicherbauelement und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130314

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee