DE112009000670B4 - Verfahren zum Herstellen einer Metall-Gate-Struktur - Google Patents

Verfahren zum Herstellen einer Metall-Gate-Struktur Download PDF

Info

Publication number
DE112009000670B4
DE112009000670B4 DE112009000670T DE112009000670T DE112009000670B4 DE 112009000670 B4 DE112009000670 B4 DE 112009000670B4 DE 112009000670 T DE112009000670 T DE 112009000670T DE 112009000670 T DE112009000670 T DE 112009000670T DE 112009000670 B4 DE112009000670 B4 DE 112009000670B4
Authority
DE
Germany
Prior art keywords
gate
sacrificial
electrically insulating
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112009000670T
Other languages
English (en)
Other versions
DE112009000670T5 (de
Inventor
Willy Rachmady
Jason Klaus
Soley Ozer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tahoe Research Ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112009000670T5 publication Critical patent/DE112009000670T5/de
Application granted granted Critical
Publication of DE112009000670B4 publication Critical patent/DE112009000670B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Verfahren zum Herstellen einer Metall-Gate-Struktur wobei das Verfahren umfasst:
Schaffen (210) eines Substrats, das auf sich ein Gate-Dielektrikum, ein Austrittsarbeitsfunktions-Metall benachbart zum Gate-Dielektrikum und ein Gate-Metall benachbart zum Austrittsarbeitsfunktions-Metall gebildet aufweist;
selektives Bilden (220) einer Opferabdeckschicht zentriert über dem Gate-Metall;
selektives Bilden (230) einer elektrisch isolierenden Schicht über der Opferabdeckschicht, so dass die elektrisch isolierende Schicht wenigstens teilweise die Opferabdeckschicht umgibt;
selektives Entfernen (240) der Opferabdeckschicht, um einen Graben ausgerichtet mit dem Gate-Metall in der elektrisch isolierenden Schicht zu bilden; und
Füllen (250) des Grabens mit einen elektrisch isolierenden Material, um eine elektrisch isolierende Abdeckung zentriert auf dem Gate-Metall zu bilden.

Description

  • Gebiet der Erfindung
  • Die offenbarten Ausführungsbeispiele der Erfindung betreffen im allgemeinen Metall-Gate-Strukturen für mikroelektronische Geräte und betreffen insbesondere Ätzstoppschichten für solche Gate-Strukturen.
  • Hintergrund der Erfindung
  • FETS Feldeffekttransistoren umfassen Source-, Drain- und Gate-Anschlüsse, die mit einem Körper(body)-Anschluss in Verbindung stehen. Um die notwendigen elektrischen Verbindungen innerhalb des Transistors zu bilden, müssen Kontaktstrukturen gebildet werden, die verschiedene Anschlüsse mit anderen Strukturen innerhalb und außerhalb des Transistors verbinden. Da die Pitch-Skalierung zunehmend die Packungsdichte von Transistoren auf Computerchips vergrößert, nimmt der Platz, der zur Bildung solcher elektrischen Kontakte vorhanden ist, schnell ab.
  • In einer FET-Konfiguration werden Source- und Drain-Anschlüsse innerhalb des Körpers angeordnet und das Gate ist außerhalb des Körpers so angeordnet, dass, um eine elektrische Verbindung mit dem Source/Drain Anschluss zu schaffen, die Source-/Drain-Kontakte entlang des Gates führen müssen. In Anbetracht der bestehenden Pitch-Skalierungstrends wird die Erzeugung von unerwünschten elektrischen Verbindungen (Kurzschlüssen) zwischen Source-/Drain-Anschlüssen und dem Gate schnell unvermeidlich, in Anbetracht der Beschränkungen von Registrierung und der Steuerung der kritischen Dimension (CD) bei bestehenden Transistor-Herstellungstechniken.
  • US 2008/0 001 236 offenbart ein Verfahren zum Herstellen eines Mikroelektronikbauelements mit folgenden Schritten: Bereitstellen einer Transistorstruktur mit einem Transistorgate, einer Diffusionsschicht, welche von unten an das Gate angrenzt, einem ersten Abstandselement, welches einer Seite des Gates benachbart ist, und einem zweiten Abstandselement, welches einer weiteren Seite des Gates benachbart ist, Bereitstellen einer Schutzkappe, welche von oben an das Gate angrenzt; Bereitstellen von Kontaktbereichen, welche von oben an die Diffusionsschicht angrenzen, wobei die Kontaktbereiche einen ersten Kontaktbereich umfassen, welcher dem ersten Abstandselement und einer Seite der Schutzkappe benachbart ist, und einen zweiten Kontaktbereich umfassen, welcher dem zweiten Abstandselement und einer entgegen gesetzten Seite der Schutzkappe benachbart ist.
  • Kurzbeschreibung der Zeichnungen
  • Die offenbarten Ausführungen werden besser durch das Lesen der nachfolgenden detaillierten Beschreibung verstanden, wenn dieses im Zusammenhang mit den beigefügten Figuren der Zeichnung geschieht, in der:
  • 1 eine Querschnitts-Darstellung einer Metall-Gate-Struktur nach einem Ausführungsbeispiel der Erfindung ist;
  • 2 ein Flussdiagramm ist, das ein Verfahren zum Herstellen einer Metall-Gate-Struktur nach einem Ausführungsbeispiel der Erfindung zeigt, und
  • 3–5 Querschnitts-Darstellungen der Metall-Gate-Struktur der 1 an verschiedenen Punkten im Herstellungsprozess nach den Ausführungen der Erfindung sind.
  • Für die Einfachheit und Klarheit der Darstellung stellen die Figuren der Zeichnung die allgemeine Art der Konstruktion dar, während die Beschreibungen und Details von wohlbekannten Merkmalen und Techniken ausgelassen werden, um die Diskussion der bevorzugten Ausführungen der Erfindung nicht unnötig zu verschleiern. Zusätzlich müssen Elemente in den Zeichnungen nicht notwendigerweise maßstabgerecht sein. Zum Beispiel können die Dimensionen von einigen der Elemente in den Figuren relativ zu anderen Elementen übertrieben seien, um das Verständnis der Ausführungen der vorliegenden Erfindung zu verbessern. Die gleichen Bezugszeichen in verschiedenen Figuren beschreiben die gleichen Elemente, während verschiedene Bezugszeichen verschiedene Elemente bezeichnen können, aber nicht notwendigerweise müssen.
  • Die Beschreibungen ”erster”, ”zweiter”, ”dritter”, ”vierter” und so weiter in der Beschreibung und in den Ansprüchen werden, falls vorhanden, dazu benutzt, um zwischen gleichen Elementen zu unterscheiden und nicht unbedingt dafür, um eine besondere Reihenfolge oder chronologische Ordnung zu beschreiben.
  • Es wird darauf hingewiesen, dass die Begriffe, die so benutzt werden, unter geeigneten Umständen miteinander ausgetauscht werden können, so dass die Ausführungsformen der Erfindung, die hierin beschrieben sind, zum Beispiel in anderen Reihenfolgen, als den dargestellten oder sonst beschriebenen, durchgeführt werden können.
  • In gleicher Weise ist, wenn ein Verfahren hierin mit einer Serie von Schritten beschrieben wird, die Reihenfolge solcher Schritte, die hier dargestellt ist, nicht notwendigerweise die einzige Reihenfolge, in der solche Schritte durchgeführt werden können, und bestimmte der dargestellten Schritte können möglicherweise ausgelassen werden und/oder anderer bestimmte Schritte, die hierin nicht beschrieben sind, können möglicherweise zu dem Verfahren hinzugefügt werden. Im übrigen sind die Begriffe ”umfassen”, ”inklusive”, ”haben” und jede Variation davon dazu gedacht, eine nicht exklusive Einbeziehung zu bedeuten, so dass ein Verfahren, ein Prozess, ein Artikel oder eine Vorrichtung, die eine Liste von Elementen umfasst, nicht notwendigerweise auf diese Elemente beschränkt ist, sondern andere Elemente umfassen kann, die nicht ausdrücklich aufgeführt sind oder einem solchen Prozess, Verfahren, Artikel oder Vorrichtung ohnehin zugehörig sind.
  • Die Begriffe ”links”, ”rechts”, ”vorne”, ”hinten”,” oben”, ”unten”, ”über”, und dergleichen in der Beschreibung oder den Ansprüchen werden, wenn überhaupt, für beschreibende Zwecke und nicht notwendigerweise zum Beschreiben von permanenten relativen Ortsbeziehungen genutzt. Es wird darauf hingewiesen, dass die Begriffe, die derart benutzt wurden, unter geeigneten Umständen miteinander getauscht werden können, so dass die Ausführungsbeispiele der Erfindung, die hierin beschrieben sind, zum Beispiel zur Nutzung in anderen Ausrichtungen, als in denen sie dargestellt oder anderweitig beschrieben sind, durchgeführt werden können.
  • Der Begriff ”gekoppelt”, wie er hierin benutzt wird, ist als direkt oder indirekt verbunden in einer elektrischen oder nicht elektrischen Weise definiert. Objekte, die hierin als ”benachbart” zueinander beschrieben sind, können im physischen Kontakt zueinander, in enger Nachbarschaft zueinander, oder in der gleichen allgemeinen Region oder dem Bereich zueinander stehen, wie es sich im Kontext ergibt, in dem der Begriff genutzt ist. Das Auftreten des Ausdruckes ”in einem Ausführungsbeispiel” verweist nicht notwendigerweise auf dasselbe Ausführungsbeispiel.
  • Detaillierte Beschreibung der Zeichnung
  • In einem Ausführungsbeispiel der Erfindung umfasst ein Verfahren zum Herstellen einer Metallstruktur: Bereitstellen eines Substrats, das darauf ausgebildet ein Gate-Dielektrikum, ein Austrittsarbeitsfunktion-Metall benachbart dem Gate-Dielektrikum, und ein Gate-Metall benachbart zum Austrittsarbeitsfunktions-Metall aufweist; selektives Bilden einer Opferabdeckschicht zentriert über dem Gate-Metall; Bilden einer elektrischen Isolationsschicht über der Opferabdeckschicht, so dass die elektrisch isolierende Schicht wenigstens teilweise die Opferabdeckschicht umgibt; selektives Entfernen der Opferabdeckschicht, um einen Graben ausgerichtet auf das Gate-Metall in der elektrisch isolierenden Schicht zu bilden; und Füllen des Grabens mit einem elektrisch isolierenden Material, um eine elektrisch isolierende Abdeckung zentriert auf dem Gate-Metall zu bilden.
  • Wie oben beschrieben, werden die Source-/Drain- zu – Gate-Kontaktkurzschlüsse voraussichtlich zunehmend schwieriger zu vermeiden sein, in Anbetracht der aggressiven Größenskalierung die notwendig ist, um die hohen Transistordichten zu erreichen, die mit zukünftigen Prozesstechnologien einhergehen. Selbstausrichtende Abdeckstrukturen auf Kupfer-Gate-Elektroden sind gezeigt worden und konnten eine partielle Lösung für dieses Problem bieten, aber werden nicht als nutzbar bei Gate-Dimensionen unterhalb von 35 nm erwartet, da die Kupferfüllprozesse bei diesen Dimensionen sehr marginal werden.
  • Ausführungformen der Erfindung schaffen ein Verfahren, um selbstausrichtende protektive Abdeckungen auf Aluminium oder anderen Metall-Gate-Transistoren sogar bei Gate-Dimensionen von weniger als 35 nm zu schaffen, da diese Gate-Formation nicht durch Gate-Elektrodenfüllung begrenzt ist. Solche protektiven Abdeckungen können robuste Grenzen zur Kontaktregistrierung schaffen und können auch größere, kritische Dimensionen der Kontakte erlauben, wodurch ihr Kontaktwiderstand sinkt.
  • Bezugnehmend nun auf die Zeichnungen ist 1 eine Querschnittsdarstellung einer Metall-Gate-Struktur 100 nach einem Ausführungsbeispiel der vorliegenden Erfindung. Wie in 1 dargestellt, umfasst die Metall-Gate-Struktur 100 ein Substrat 110, ein Gate-Dielektrikum 120 über dem Substrat 110, ein Austrittsarbeitsfunktionsmetall 130 benachbart zum Gate-Dielektrikum 120 und ein Gate-Metall 140 benachbart zum Austrittsarbeitsfunktionsmetall 130. Die Metall-Gate-Struktur 100 umfasst weiter eine elektrisch isolierende Abdeckung 150, die, da sie nur auf dem Metall-Gate wachst, selbstausrichtend mit dem Gate-Metall 140 und auf diesem zentriert ist, eine elektrisch isolierende Schicht 160 über und die elektrisch isolierende Abdeckung 150 wenigstens teilweise umgebend, Abstandhalter 170 benachbart zu dem Gate-Dielektrikum 120 und ein dielektrisches Material 180, z. B. ein Zwischenschichtdielektrikum ILD (Inter-Layer Dielectric) wie z. B. ein first level ILD (ILD0), das wenigstens teilweise Abstandhalter 170 umgibt. Die elektrisch isolierende Schicht 160 umfasst einen unteren Abschnitt 161 und einen oberen Abschnitt 162.
  • Als ein Beispiel kann das Gate-Metall 140 ein Metall oder eine Metalllegierung, wie z. B. Aluminium, Wolfram, Titaniumnitrid oder dergleichen sein, oder jedes Metall oder jede Verbindung (zusätzlich zu denen, die bereits aufgelistet sind) sein, die für die ALD (Atomic Layer Deposition) geeignet sind. Es wird darauf hingewiesen, dass das Austrittsarbeitsfunktionsmetall 130 das gleiche Material sein kann, das das Gate-Metall 140 ausmacht. Als ein weiteres Beispiel kann die elektrisch isolierende Abdeckung 150 Siliziumnitrid (Si3N4), Siliziumkarbid (SiC) oder dergleichen oder jedes nicht elektrische (dielektrisches) Material aufweisen, das als Ätzstoppschicht für eine besondere Chemie genutzt werden kann, die während der Herstellung der Metall-Gate-Struktur 100 dient, wie im Weiteren beschrieben wird.
  • Als ein anderes Beispiel kann das Gate-Dielektrikum 120 ein Material mit einer relativ hohen dielektrischen Konstante aufweisen (traditionell wird ein solches Material im Folgenden als „Hoch-k Material”, ein „Hoch-k Dielektrikum” oder ähnlich bezeichnet). Siliziumdioxid (SiO2), das in der Vergangenheit üblicherweise als Gate-Dielektrikum genutzt wurde, hat eine dielektrische Konstante κ (oft geschrieben als „k”) von ungefähr 3,9. Eine Bezugnahme auf Hoch-k Materialien in diesem Dokument meint, dass Materialen dielektrische Konstanten haben, die wesentlich größer sind, als die dielektrische Konstante von Siliziumoxid. Zum Beispiel haben solche Materialien typischerweise dielektrische Konstanten von ungefähr 8–10 oder höher, (obwohl Materialien, die dielektrische Konstanten niedriger als diese aufweisen, immer noch als Hoch-k Materialien gelten können). In gleicher Weise werden Bezugnahmen hierin auf ein Niedrig-k Material diejenigen Materialien bezeichnen, die eine dielektrische Konstante aufweisen, die niedrig relativ zu der von SiO2 ist, z. B. Materialien, die dielektrische Konstanten von weniger als 3,5 aufweisen.
  • Als ein Beispiel kann das Gate-Dielektrikum 120 ein Hafnium-basiertes, ein Zirkon-basiertes oder ein Titan-basiertes dielektrisches Material sein, das eine dielektrische Konstante von wenigstens ungefähr 20 aufweist. In einer besonderen Ausführung kann das Hoch-k Material Hafniumoxid oder Zirkonoxid sein, die beide eine dielektrische Konstante zwischen ungefähr 20 und ungefähr 40 aufweisen.
  • In wieder einem anderen Beispiel kann der untere Abschnitt 160 der isolierenden Schicht 160 Siliziumdioxid oder ein anderes dielektrisches Material umfassen. In einigen Ausführungen ist der untere Teil 161 ein dielektrisches Niedrig-k Material. In anderen Ausführungen ist der obere Abschnitt 162 der elektrisch isolierenden Schicht 160 mit einem dielektrischen Material versehen, das identisch zu dem im unteren Abschnitt 161 ist, so dass jede Grenze zwischen dem unteren Abschnitt 161 und dem oberen Abschnitt 161 nicht leicht feststellbar ist oder völlig verschwindet. In anderen Ausführungen können der obere Abschnitt 162 und der untere Abschnitt 161 elektrisch isolierende Materialien verschiedener Typen umfassen.
  • 2 ist ein Flussdiagramm, das ein Verfahren 200 zum Herstellen einer Metall-Gate-Struktur nach einem Ausführungsbeispiel der Erfindung darstellt. Als ein Beispiel kann das Verfahren 200 in einem Transistor resultieren, der eine selbstausrichtende Schutzabdeckung aus einem Aluminium oder einem anderen Material aufweist, die die Vorteile schafft, die im Nachfolgenden beschrieben werden.
  • Bei Schritt 210 des Verfahrens 200 ist ein Substrat zu schaffen, auf dem ein Gate-Dielektrikum gebildet ist, ein Austrittsarbeitsfunktions-Metall benachbart zu dem Gate-Dielektrikum und ein Gate-Metall benachbart zu dem Austrittsarbeitsfunktionsmetall. Als ein Beispiel kann das Substrat, das Gate-Dielektrikum, das Austrittsarbeitsfunktionsmaterial, das Gate-Metall ähnlich jeweils zum Substrat 110, einem Gate-Dielektrikum 120, einem Austrittsarbeitsfunktionsmetall 130, einem Gate-Metall 140 sein, die alle in 1 dargestellt sind. Als Teil eines Schrittes 210 oder in einem anderen Schritt können Abstandhalter benachbart zu dem Hoch-k Gate-Dielektrikum und ein ILD kann benachbart zu den Abstandhaltern gebildet werden. Als Beispiel können die Abstandhalter ähnlich zu den Abstandhaltern 170 sein und das ILD kann ähnlich zu dem dielektrischen Material 180 sein, die beide zuerst in 1 dargestellt sind.
  • In einem Ausführungsbeispiel kann der Schritt 210 oder ein nachfolgender Schritt das Aussetzen des Gate-Metalls gegen eine gepufferte Hydrofluorsäurelösung oder eine verwässerte Hydrochlorsäurelösung sein. Als Beispiel kann die gepufferte Hydrofluorsäurelösung Hydrofluorsäure, ionisiertes Wasser und Puffervermittler, wie z. B. Ammoniumfluorid oder dergleichen umfassen. Der Puffervermittler hält die Hydrofluorsäurelösung an ungefähr auf einem geeigneten PH-Niveau, das wenigstens in einem Ausführungsbeispiel ein PH zwischen 4 und 6 ist. In einem anderen Ausführungsbeispiel kann die verwässerte Hydrofluorlösung einen Teil pro Volumen Hydrochlorsäure (29%ige Lösung) oder 10 Teile pro Volumen deionisiertes Wasser umfassen. In einem Ausführungsbeispiel ist das Gate-Metall der gepufferten Hydrofluorsäurelösung für eine Zeit ausgesetzt, die zwischen ungefähr 10 und ungefähr 60 Sekunden dauert (längere Aussetzzeiten können beginnen zu ätzen oder anderweitige negative Effekte an anderen Teilen der Metall-Gate-Struktur 100, wie z. B. dem ILD0 zeitigen).
  • Ein Schritt 220 des Verfahrens 200 ist es, selektiv eine Opferabdeckschicht zentriert über dem Gate-Metall zu bilden (wie weiter beschrieben, wird der Begriff „selektive Bildung” und ähnliche Begriffe, die hierin folgen, auf Verfahren verweisen, die es einem ersten Material erlauben, auf einem zweiten Material oder Materialtyp gebildet zu werden, aber nicht auf einem dritten Material oder Materialtyp). Als ein Beispiel kann die Opferabdeckschicht ähnlich einer Opferabdeckschicht 310 sein, die zum ersten Mal in 3 dargestellt ist, die eine Querschnittsdarstellung einer Metall-Gate-Struktur 100 an einem bestimmten Punkt im Herstellungsprozess nach einem Ausführungsbeispiel der Erfindung ist. Es wird darauf hingewiesen, dass 3 eine Metall-Gate-Struktur 100 an einem früheren Punkt im Herstellungsprozess als in 1 darstellt.
  • Als ein Beispiel kann die Opferabdeckschicht 310 Wolfram oder ein anderes Material umfassen, das eine selbstausrichtende Struktur auf der Oberseite des Gate-Metalls 140 bilden kann. Im Folgenden wird eine Ausführung beschrieben, in der die Opferabdeckschicht 310 Wolfram umfasst und das Gattermetall 140 Aluminium umfasst.
  • Die CVD-W (Chemische Dampfablagerung von Wolfram) ist eine wichtige Metallisierungstechnik für verschiedene Anwendungen. In ULSI (Ultra Large-Scale Integrated Circuit Application) wird diese Technik CVD-W oft dazu genutzt, Kontaktvias aufzufüllen aufgrund ihrer Eignung Hochaspektverhältnisstrukturen aufzufüllen, ohne Leerstellen zu belassen. Ein anderer Aspekt der CVD-W Ablagerung ist ihre Eignung unter bestimmten Ablagerungsbedingungen selektiv auf Silizium und anderen Metalle abzulagern, aber nicht auf SiO2 oder anderen Isolatoren.
  • Ausführungen der Erfindung nutzen diese selektive Ablagerungsfähigkeit, um eine Opferabdeckschicht 310 selbst ausgerichtet auf (z. B., zentriert auf) dem Aluminium des Gate-Metalls 140 zu bilden. In einem Ausführungsbeispiel wird zum Beispiel Wolfram selektiv unter Benutzung einer CVD Technik, wobei mit hohem Fluss (z. B. bei ungefähr einem Torr) Wasserstoff (H2) und niedrigem Fluss (z. B. 30 mTorr) Wolfram Hexafluorid (WF6) Precursoren in eine CVD Kammer bei einer Temperatur zwischen ungefähr 200° Celsius (°C) und ungefähr 300°C eingeführt werden, mit ungefähr 5–10 CVD Zyklen abgelagert. Eine Sequenz von chemischen Reaktionen für dieses Ausführungsbeispiel wird im Folgenden dargestellt, wobei Al Aluminium bedeutet, AlF3 Aluminiumtrifluorid, AlF2 Aluminiumdifluorid und HF Hydrofluorsäure ist. WF6 + 2Al → W W + AlF3 2AlF3 → 3AlF2 (erhitzt auf ungefähr 300°C) WF6 + 3H2 → W + 6HF
  • In einem besonderen Ausführungsbeispiel wird der Reaktionsschritt 220 bei einer Temperatur zwischen ungefähr 200°C und ungefähr 275°C durchgeführt, wobei die niedrigeren Temperaturen in diesem Bereich bevorzugt werden. Wenn die Temperatur zu hoch ist (z. B., ungefähr 300°C), kann das Wolfram beginnen, sich mit dem Aluminium zu legieren, was die Gate-Struktur verletzen würde. Andererseits kann, wenn die Temperatur zu niedrig ist (z. B. unterhalb von 200°C) die gewünschte Selektivität beginnen, verloren zu gehen.
  • Ein Schritt 230 des Verfahrens 200 ist es, eine elektrisch isolierende Schicht über der Opferabdeckschicht zu bilden, so dass die elektrisch isolierende Schicht wenigstens teilweise die Opferabdeckschicht umgibt. Zum Beispiel kann die elektrisch isolierende Schicht ähnlich zum unteren Abschnitt 161 der elektrisch isolierenden Schicht 160 sein, die in 1 dargestellt ist. Nach der Ablagerung der elektrisch isolierenden Schicht wird diese geebnet und poliert, um so das Wolfram (oder andere) Opferabdeckschichten freizulegen.
  • Ein Schritt 240 des Verfahrens 200 ist es, selektiv die Opferabdeckschicht zu entfernen, um einen Graben, der mit dem Gate-Metall ausgerichtet ist, in der elektrisch isolierenden Schicht zu bilden. Es sollte verstanden werden, dass das Wort „Graben”, wie es in diesem Kontext benutzt ist, allgemein jede Art von Öffnung, Ausnehmung, Loch, Leerraum oder dergleichen bezeichnet, die später mit einem Material gefüllt werden kann, wie im Folgenden beschrieben ist. Als Beispiel kann der Graben ähnlich zu einem Graben 410 sein, wie er zuerst in 4 dargestellt ist, der in der Querschnittsdarstellung der Metall-Gate-Struktur 100 an einem bestimmten Punkt im Herstellungsprozess nach einem Ausführungsbeispiel der Erfindung dargestellt ist. Es wird darauf hingewiesen, dass 4 ähnlich wie 3, eine Metall-Gate-Struktur 100 an einem früheren Punkt in dem Herstellungsprozess als in der 1 zeigt. Wie in 4 dargestellt, wird der Graben 410 oberhalb und mit dem Gate-Metall 140 ausgerichtet angeordnet.
  • In einer Ausführung umfasst der Schritt 240 das Wegätzen der Opferabdeckschicht unter Benutzung einer Ätzlösung, die eine Base und einen Oxidationsvermittler enthält. Als ein Beispiel kann die Base NH4OH (Ammoniumhydroxid) oder TMAH (Tetra Methyl Ammonium Hydroxid) oder dergleichen umfassen. In einem anderen Beispiel kann der Oxidationsvermittler Hydrogenperoxid (H2O2) gelöstes Ozon (O3) oder dergleichen umfassen. In wieder einem anderen Beispiel kann die Ätzlösung einen PH zwischen 4 und 10 aufweisen. In einem besonderen Ausführungsbeispiel kann der PH der Ätzlösung zwischen 6 und 8 liegen. Mit Bedingungen und Kompositionen wie denen oben angegebenen kann eine Ätzlösung in Verbindung mit Ausführungsformen der Erfindung selektiv Wolfram auflösen, z. B. Wolfram und nicht Aluminium oder das Austrittsarbeitsfunktionsmetall, um dadurch die Bildung einer selbstausrichtenden Schutzabdeckung über einem Aluminiumgatter zu erlauben (oder Gates, die aus anderen Materialien hergestellt sind), wie im Folgenden beschrieben ist.
  • Ein Schritt 250 des Verfahrens 200 ist es, den Graben mit einem elektrisch isolierenden Material zu füllen, um eine elektrisch isolierende Abdeckung zentriert auf dem Gate-Metall zu bilden. Als Beispiel wird die elektrisch isolierende Abdeckung ähnlich zu der elektrisch isolierenden Abdeckung 150 sein, die in 1 dargestellt ist. Diese elektrisch isolierende Abdeckung deckt komplett die darunter liegende Gate-Elektrode ab und schützt diese zum Beispiel, indem sie als Ätzstoppschicht während der Source-Drain Kontaktätzung funktioniert. Als ein Beispiel kann die Zusammensetzung der elektrisch isolierenden Abdeckung und/oder der Ätzchemie der Source-Drain Kontaktätzung so ausgewählt werden, dass die elektrisch isolierende Abdeckung sich im wesentlichen zu jeder Kontaktätzchemie undurchlässig verhält, damit die Kontaktätzung ohne Erhöhung von Gate-Metall-Schäden vor sich gehen kann. Dies wiederum führt zu vergrößerten Kontaktregistrationsgrenzen und anderen Vorteilen, wie oben beschrieben ist.
  • Die elektrisch isolierende Abdeckung 150 ist auch in 5 dargestellt, die eine Querschnittsdarstellung der Metall-Gate-Struktur 100 an einem bestimmten Punkt in ihrem Herstellungsprozess nach einem Ausführungsbeispiel der Erfindung ist. Es wird darauf hingewiesen, dass 5 ebenso wie 3 und 4 die Metall-Gate-Struktur 100 an einem früheren Punkt im Herstellungsprozess als 1 zeigt. 5 illustriert die elektrisch isolierende Abdeckung 150 unmittelbar nach ihrer Ablagerung, wobei sie zu diesem Zeitpunkt eine abgerundete Oberseite besitzt; die im wesentlichen flache Oberseite wird ihr erst im Folgenden verliehen (siehe 1), indem die elektrisch isolierende Abdeckung 150 zurückpoliert wird, so dass sie eben mit der Oberfläche 565 des unteren Abschnitts 161 der elektrisch isolierenden Schicht 160 ist. Eine gepunktete Linie 555 in 5 zeigt ein Niveau an, auf das die elektrisch isolierende Abdeckung in wenigstens einem Ausführungsbeispiel zurückpoliert ist.
  • Folgend auf das Zurückpolieren der elektrisch isolierenden Abdeckung 150 ist ein oberer Abschnitt 162 der elektrisch isolierenden Schicht 160 über dem unteren Abschnitt 161 abgelagert. Als Beispiel kann die Metall-Gate-Struktur 100 dann die Form annehmen, wie sie in 1 dargestellt ist, und die elektrisch isolierende Abdeckung 150 wird das Gate-Metall 140 während des Source/Drain Kontaktätzens insgesamt schützen, wie es hierin beschrieben ist.

Claims (17)

  1. Verfahren zum Herstellen einer Metall-Gate-Struktur wobei das Verfahren umfasst: Schaffen (210) eines Substrats, das auf sich ein Gate-Dielektrikum, ein Austrittsarbeitsfunktions-Metall benachbart zum Gate-Dielektrikum und ein Gate-Metall benachbart zum Austrittsarbeitsfunktions-Metall gebildet aufweist; selektives Bilden (220) einer Opferabdeckschicht zentriert über dem Gate-Metall; selektives Bilden (230) einer elektrisch isolierenden Schicht über der Opferabdeckschicht, so dass die elektrisch isolierende Schicht wenigstens teilweise die Opferabdeckschicht umgibt; selektives Entfernen (240) der Opferabdeckschicht, um einen Graben ausgerichtet mit dem Gate-Metall in der elektrisch isolierenden Schicht zu bilden; und Füllen (250) des Grabens mit einen elektrisch isolierenden Material, um eine elektrisch isolierende Abdeckung zentriert auf dem Gate-Metall zu bilden.
  2. Verfahren nach Anspruch 1, wobei das selektive Bilden der Opferabdeckschicht das Bilden einer Wolfram-Abdeckschicht umfasst.
  3. Verfahren nach Anspruch 2 wobei das selektive Bilden der Opferabdeckschicht bei einer Temperatur zwischen ungefähr 200°C und ungefähr 275°C durchgeführt wird.
  4. Verfahren nach Anspruch 2 weiter umfassend: Aussetzen des Gate-Metalls an eine gepufferte Hydrofluor-Säurelösung vor dem selektiven Bilden der Opferabdeckschicht.
  5. Verfahren nach Anspruch 4, wobei die Hydro-Fluor-Säure-Lösung einen Puffer-Vermittler umfasst und der Puffer-Vermittler Ammoniumfluorid umfasst.
  6. Verfahren nach Anspruch 5, wobei das Gate-Metall der gepufferten Säurelösung für zwischen ungefähr 10 und ungefähr 60 s ausgesetzt ist.
  7. Verfahren nach Anspruch 2 weiter umfassend: Aussetzen des Gate-Metalls an eine verdünnte Hydrochlor-Säurelösung vor dem selektiven Bilden der Opferabdeckschicht.
  8. Verfahren nach Anspruch 7, wobei die verdünnte Hydrochlor-Säurelösung ein Teil pro Volumen Hydrochlorsäure und 10 Teile pro Volumen deionisiertes Wasser umfasst.
  9. Verfahren nach Anspruch 2, wobei das selektive Entfernen der Opferabdeckschicht das Wegätzen von Opferabdeckschicht unter Benutzung einer Ätzlösung umfasst, die eine Base und einen Oxidier-Vermittler enthält.
  10. Verfahren nach Anspruch 9, wobei die Base Ammoniumhydroxid und der Oxidier-Vermittler Wasserstoffperoxid und Ozon enthält.
  11. Verfahren nach Anspruch 10, wobei die Ätzlösung einen PH zwischen vier und 10 besitzt.
  12. Verfahren nach einem der Ansprüche 1–11, wobei das Schaffen eines Substrats, das auf sich ein Gate-Dielektrikum, ein Austrittsarbeitsfunktions-Metall benachbart zum Gate-Dielektrikum und ein Gate-Metall benachbart zum Austrittsarbeitsfunktions-Metall gebildet aufweist, ein Schaffen eines Substrats, das darauf gebildet ein Hoch-k Gate-Dielektrikum, ein Austrittsarbeitsfunktions-Metall benachbart zum Hoch-k Gate-Dielektrikum, eine Aluminium Gate-Elektrode benachbart zum Austrittsarbeitsfunktions-Metall, und Abstandhalter benachbart zum Hoch-k Gate-Dielektrikum, und ein Zwischenschicht-Dielektrikum benachbart zu den Abstandhaltern besitzt, wobei das selektive Bilden einer Opferabdeckschicht zentriert über dem Gate-Metall ein selektives Bilden einer Wolfram-Opferabdeckschicht zentriert über der Aluminium-Gateelektrode umfasst, wobei das selektive Bilden einer elektrisch isolierenden Schicht über der Opferabdeckschicht, so dass die elektrisch isolierende Schicht wenigstens teilweise die Opferabdeckschicht umgibt, ein Bilden eines Siliziumoxidfilms über der Wolfram-Opferabdeckschicht, so dass der Siliziumoxidfilm wenigstens teilweise die Wolfram-Opferabdeckschicht umgibt, umfasst, wobei das selektive Entfernen der Opferabdeckschicht um einen Graben ausgerichtet mit dem Gate-Metall in der elektrisch isolierenden Schicht zu bilden, ein selektives Entfernen der Wolfram-Opferabdeckschicht, um einen Graben ausgerichtet auf die Aluminium-Gateelektrode, in dem Siliziumoxidfilm zu schaffen, umfasst und wobei das Füllen des Grabens mit einem elektrisch isolierenden Material, um eine elektrisch isolierende Abdeckung zentriert über dem Gate-Metall zu bilden, ein Füllen des Grabens mit einer Siliziumnitrit-Abdeckung auf der Aluminium-Gateelektrode zentriert, umfasst.
  13. Verfahren nach Anspruch 12, wobei das selektive Bilden der Wolfram-Opferabdeckschicht unter Benutzung eines CVD Verfahrens erfolgt.
  14. Verfahren nach Anspruch 13, wobei das CVD Verfahren einen molekularen Wasserstoff-Precursor und einen Wolfram-Hexafluorid-Precursor nutzt.
  15. Verfahren nach Anspruch 14, wobei der molekulare Wasserstoff-Precursor mit einer ersten Flussrate in eine CVD Kammer eingebracht wird, der Wasserstoff-Hexafluorid-Precursor mit einer zweiten Flussrate in die chemische Dampfabscheidungskammer eingebracht wird und die erste Flussrate höher als im zweite Flussrate ist.
  16. Verfahren nach Anspruch 15, weiter umfassend: Aussetzen der Aluminium Gate-Elektrode an eine gepufferte Hydrofluor-Säurelösung für ungefähr 10 s vor dem Selektiven Bilden der Wolfram-Opferabdeckschicht.
  17. Verfahren nach Anspruch 16, wobei das selektive Entfernen der Wolfram-Opferabdeckschicht das Wegätzen der Wolfram-Opferabdeckschicht unter Benutzung einer Ätzlösung beinhaltet, die eine Base und einen Oxidations-Vermittler umfasst; die Base Ammoniumhydroxid umfasst; der Oxidations-Vermittler wenigstens eines von Wasserstoffperoxid und gelöstem Ozon umfasst; und die Ätz-Lösung einen PH zwischen 6 und 8 besitzt.
DE112009000670T 2008-05-21 2009-05-14 Verfahren zum Herstellen einer Metall-Gate-Struktur Active DE112009000670B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/154,307 2008-05-21
US12/154,307 US7875519B2 (en) 2008-05-21 2008-05-21 Metal gate structure and method of manufacturing same
PCT/US2009/043898 WO2009142982A2 (en) 2008-05-21 2009-05-14 Metal gate structure and method of manufacturing same

Publications (2)

Publication Number Publication Date
DE112009000670T5 DE112009000670T5 (de) 2011-04-21
DE112009000670B4 true DE112009000670B4 (de) 2013-06-27

Family

ID=41340788

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009000670T Active DE112009000670B4 (de) 2008-05-21 2009-05-14 Verfahren zum Herstellen einer Metall-Gate-Struktur

Country Status (5)

Country Link
US (2) US7875519B2 (de)
CN (1) CN101981673B (de)
DE (1) DE112009000670B4 (de)
TW (1) TW201007943A (de)
WO (1) WO2009142982A2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875519B2 (en) 2008-05-21 2011-01-25 Intel Corporation Metal gate structure and method of manufacturing same
US8436404B2 (en) 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
TWI536451B (zh) * 2010-04-26 2016-06-01 應用材料股份有限公司 使用具金屬系前驅物之化學氣相沉積與原子層沉積製程之ｎ型金氧半導體金屬閘極材料、製造方法及設備
KR101615654B1 (ko) * 2010-05-14 2016-05-12 삼성전자주식회사 반도체 소자의 형성방법
US9755039B2 (en) * 2011-07-28 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a metal gate electrode stack
CN104011835B (zh) 2011-12-22 2016-10-26 英特尔公司 栅极对准接触部及其制造方法
US20130175619A1 (en) * 2012-01-06 2013-07-11 International Business Machines Corporation Silicon-on-insulator transistor with self-aligned borderless source/drain contacts
US8779515B2 (en) 2012-05-21 2014-07-15 International Business Machines Corporation Semiconductor structure containing an aluminum-containing replacement gate electrode
US8896030B2 (en) 2012-09-07 2014-11-25 Intel Corporation Integrated circuits with selective gate electrode recess
US9384988B2 (en) * 2013-11-19 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Gate protection caps and method of forming the same
KR20150091895A (ko) * 2014-02-04 2015-08-12 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
US9419097B2 (en) * 2014-11-24 2016-08-16 International Business Machines Corporation Replacement metal gate dielectric cap
US9876114B2 (en) 2014-12-30 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D FinFET metal gate
CN106531776B (zh) * 2015-09-11 2021-06-29 联华电子股份有限公司 半导体结构
US9570450B1 (en) 2015-11-19 2017-02-14 International Business Machines Corporation Hybrid logic and SRAM contacts
US10797047B2 (en) * 2015-12-26 2020-10-06 Intel Corporation Gate isolation in non-planar transistors
US9929046B2 (en) 2016-07-21 2018-03-27 International Business Machines Corporation Self-aligned contact cap
US20180144973A1 (en) * 2016-11-01 2018-05-24 Applied Materials, Inc. Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
US10242918B2 (en) 2017-02-08 2019-03-26 International Business Machines Corporation Shallow trench isolation structures and contact patterning
US20180240861A1 (en) * 2017-02-23 2018-08-23 International Business Machines Corporation Multilayer dielectric for metal-insulator-metal capacitor (mimcap) capacitance and leakage improvement
DE102017216937A1 (de) * 2017-09-25 2019-03-28 Robert Bosch Gmbh Verfahren zum Herstellen zumindest einer Durchkontaktierung in einem Wafer
DE102017124596A1 (de) * 2017-10-20 2019-04-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
KR102516879B1 (ko) * 2018-08-17 2023-03-31 삼성전자주식회사 다양한 선폭을 가지는 반도체 소자 및 이의 제조 방법
US11289375B2 (en) 2020-03-23 2022-03-29 International Business Machines Corporation Fully aligned interconnects with selective area deposition

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001236A1 (en) * 2006-06-28 2008-01-03 Change Peter L D Method of forming a transistor having gate protection and transistor formed according to the method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752505A (en) * 1987-01-13 1988-06-21 Hewlett-Packard Company Pre-metal deposition cleaning for bipolar semiconductors
US4920403A (en) * 1989-04-17 1990-04-24 Hughes Aircraft Company Selective tungsten interconnection for yield enhancement
DE69632969T2 (de) * 1995-03-20 2005-07-28 Unitive International Ltd. Verfahren zum Bilden von Loterhebungen und Loterhebungsstruktur
US5937303A (en) * 1997-10-29 1999-08-10 Advanced Micro Devices High dielectric constant gate dielectric integrated with nitrogenated gate electrode
US6165863A (en) * 1998-06-22 2000-12-26 Micron Technology, Inc. Aluminum-filled self-aligned trench for stacked capacitor structure and methods
US6184129B1 (en) * 1998-09-29 2001-02-06 Texas Instruments Incorporated Low resistivity poly-silicon gate produced by selective metal growth
US6445050B1 (en) * 2000-02-08 2002-09-03 International Business Machines Corporation Symmetric device with contacts self aligned to gate
US6429126B1 (en) * 2000-03-29 2002-08-06 Applied Materials, Inc. Reduced fluorine contamination for tungsten CVD
KR100502407B1 (ko) * 2002-04-11 2005-07-19 삼성전자주식회사 고유전막과 높은 도전성의 전극을 갖는 게이트 구조체 및그 형성 방법
US6846741B2 (en) * 2002-07-24 2005-01-25 International Business Machines Corporation Sacrificial metal spacer damascene process
US6727560B1 (en) * 2003-02-10 2004-04-27 Advanced Micro Devices, Inc. Engineered metal gate electrode
US6921978B2 (en) * 2003-05-08 2005-07-26 International Business Machines Corporation Method to generate porous organic dielectric
US6939764B2 (en) * 2003-06-24 2005-09-06 Micron Technology, Inc. Methods of forming memory cells having self-aligned silicide
US20050070109A1 (en) * 2003-09-30 2005-03-31 Feller A. Daniel Novel slurry for chemical mechanical polishing of metals
US7338888B2 (en) * 2004-03-26 2008-03-04 Texas Instruments Incorporated Method for manufacturing a semiconductor device having a silicided gate electrode and a method for manufacturing an integrated circuit including the same
US7145208B2 (en) * 2004-06-25 2006-12-05 United Microelectronics Corp. MOS transistor having a work-function-dominating layer
US7253049B2 (en) * 2004-12-20 2007-08-07 Texas Instruments Incorporated Method for fabricating dual work function metal gates
US7294890B2 (en) * 2005-03-03 2007-11-13 Agency For Science, Technology And Research Fully salicided (FUSA) MOSFET structure
TWI298545B (en) * 2006-04-24 2008-07-01 Au Optronics Corp Method for fabricating a thin film transistor
US7776729B2 (en) * 2006-11-30 2010-08-17 Intel Corporation Transistor, method of manufacturing same, etchant for use during manufacture of same, and system containing same
US7875519B2 (en) 2008-05-21 2011-01-25 Intel Corporation Metal gate structure and method of manufacturing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001236A1 (en) * 2006-06-28 2008-01-03 Change Peter L D Method of forming a transistor having gate protection and transistor formed according to the method

Also Published As

Publication number Publication date
US20110079830A1 (en) 2011-04-07
WO2009142982A3 (en) 2010-03-04
TW201007943A (en) 2010-02-16
CN101981673B (zh) 2016-08-03
US8294223B2 (en) 2012-10-23
US20090289334A1 (en) 2009-11-26
WO2009142982A2 (en) 2009-11-26
US7875519B2 (en) 2011-01-25
CN101981673A (zh) 2011-02-23
DE112009000670T5 (de) 2011-04-21

Similar Documents

Publication Publication Date Title
DE112009000670B4 (de) Verfahren zum Herstellen einer Metall-Gate-Struktur
DE102017119616B4 (de) Abstandshalter für Nanodraht-basierte integrierte Schaltungsvorrichtung und Herstellungsverfahren
DE102018104654B4 (de) Doppelte metalldurchkontaktierung für übergangswiderstand
DE112005001593B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer High-K-Gate-Dielektrikumschicht und einer Metall-Gateelektrode
DE102017117796B4 (de) Verfahren zur bildung von kontaktsteckern mit verringerter korrosion
DE112007001436B4 (de) CMOS-Schaltungen mit geringem Kontaktwiderstand
DE102016114705B4 (de) Ätzstoppschicht für Halbleiter-Bauelemente
DE102006040764B4 (de) Halbleiterbauelement mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung desselben
DE102007004867B4 (de) Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE102014107437B4 (de) Metall-Halbleiter-Kontaktstruktur mit dotierter Zwischenschicht und Herstellungsverfahren dafür
DE102008007001B4 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102015116912A1 (de) Halbleiterstruktur und Verfahren zum Herstellen von dieser
DE102014119164B4 (de) Verfahren zum Reinigen einer Metallgateoberfläche
DE102017124072B4 (de) Zusammenschaltungsstruktur für halbleitervorrichtung und verfahren zu ihrer herstellung
DE102005052001B4 (de) Halbleiterbauelement mit einem Kontaktpfropfen auf Kupferbasis und ein Verfahren zur Herstellung desselben
DE102017118311B4 (de) Verfahren zum reinigen eines wafers nach einem cmp-schritt und struktur
DE102019112264B4 (de) Metall-heteroübergangsstruktur mit metallkappenschicht
DE112008002270T5 (de) MOS-Strukturen mit einem geringeren Kontaktwiderstand und Verfahren zu deren Herstellung
DE102010028460A1 (de) Reduzierte Defektrate in Kontakten eines Halbleiterbauelements, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist
DE102014119648B4 (de) METALL-GATE-STAPEL MIT TaAlCN-SCHICHT
DE102020127319B4 (de) Verfahren zum Bilden einer Halbleitervorrichtung
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130928

R081 Change of applicant/patentee

Owner name: TAHOE RESEARCH, LTD., IE

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: DENNEMEYER & ASSOCIATES S.A., DE