TW201007943A - Metal gate structure and method of manufacturing same - Google Patents

Metal gate structure and method of manufacturing same Download PDF

Info

Publication number
TW201007943A
TW201007943A TW098116392A TW98116392A TW201007943A TW 201007943 A TW201007943 A TW 201007943A TW 098116392 A TW098116392 A TW 098116392A TW 98116392 A TW98116392 A TW 98116392A TW 201007943 A TW201007943 A TW 201007943A
Authority
TW
Taiwan
Prior art keywords
gate
metal
sacrificial
layer
cap layer
Prior art date
Application number
TW098116392A
Other languages
English (en)
Inventor
Willy Rachmady
Soley Ozer
Jason Klaus
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201007943A publication Critical patent/TW201007943A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

201007943 六、發明說明： 【發明所屬之技術領域】 本發明之揭示實施例大致關係於用於微電子裝置的金 屬閘極結構，尤其關係於此閘極結構的保護鈾刻停止層。 【先前技術】 場效電晶體（FET )包含源極、汲極與閘極端，這些 φ 係相關聯於一本體端。爲了在電晶體內提供必要電連接， 接觸結構必須形成，以將各種終端連接在該電晶體內外的 其他結構。當間距縮小持續進行以增加在電腦晶片上之電 晶體的封裝密度，可用以形成此等電接觸之空間迅速減少 〇 在一FET架構中，源極及汲極端係位於本體內及閘極 係位於該主體上，使得爲了形成與源極/汲極端的電連接 ，源極/汲極接觸必須靠在閘極旁通過。假定現存間距縮 9 小持續進行，及在現行電晶體製造技術下的對準與臨限尺 寸（CD )控制的限制，則在源極/汲極端與閘極間產生不 想要的電連接（短路）將很快變得無法避免。 【發明內容與實施方式】 所揭示實施例將由以下詳細說明，配合上附圖加以了 解。 爲了簡明顯示，所示圖式只顯示結構的大略方式，已 知特性與技術的說明與細節可以被省略，以避免不必要地 -5- 201007943 阻礙本發明所述實施例的討論。另外，在圖式中之元件並 不必然依比例規格繪製。例如，在圖中之部份元件之尺寸 可能相對於其他元件被誇大，以協助對本發明實施例之了 解。在不同圖式中之相同元件符號表示相同元件，而類似 元件符號可以但並不必然表示類似元件。 發明說明與申請專利範圍.中之用語“第一”、“第二”、 “第三”、“第四”等等（如有的話）係用以區分類似元件並 不必然描述特定順序或時間上之順序。可以了解的是，如 @ 此使用的用語在適當環境下係可互換的，使得於此所述之 本發明實施例能例如在於此所示或所描述以外的順序操作 。同樣地，如果於此所述之方法包含一連串的步驟，於此 所述步驟之順序並不必然爲可執行此等步驟的唯一順序， 且所述步驟的某些可能可以省略及/或某些於此未描述之 其他步驟可能可以加入該方法中。再者，用語“包含”、“ 包括”、“具有”及其任何變化係想要涵蓋非排它性的包含 ，使得包含一列元件之製程、方法、物件或設備並不必然 Θ 限定於這些元件，但可以包含其他未列出的元件，或製程 、方法、物件或設備所固有的元件。 在發明說明與申請專利範圍中之用語“左”、“右”、“ 前”、“後”、“上”、“下”、“之上”、“之下”等如果有的話係 用作說明目的並不必然用以描述永久之相對位置。應了解 的是，如此使用之用語在適當環境下係可互換的，使得於 此所述之本發明實施例能例如以於此所示或所描述以外之 取向加以操作。於此所用之用語“耦接”係界定爲以電或非 -6- 201007943 電方式直接或間接連接。只要文中所用之文句適當，於此 所述之物體“鄰近”彼此可以是彼此實體接觸、彼此相當接 近、或彼此在相同區域。於此所出現之“在一實施例”並不 必然表示同一實施例。 在本發明一實施例中，製造金屬閘極結構的方法包含 :提供其上形成有閘極介電層、功函數金屬鄰近該閘極介 電層、及閘極金屬鄰近該功函數金屬的基板；選擇地形成 • 犧牲蓋層對中於該閘極金屬之上；形成電絕緣層於該犧牲 蓋層之上，使得該電絕緣層至少部份包圍該犧牲蓋層；選 擇地移除該犧牲蓋層，以在該電絕緣層中，形成對準該閘 • 極金屬的溝渠；及以電絕緣材料塡入該溝渠，以形成對中 該閘極金屬之電絕緣蓋。 如上所述，依照爲了達成將伴隨未來製程技術的高電 晶體密度所需之積極間距縮小，預計源極/汲極對閘極的 接觸短路會愈來愈難以避免。在銅閘極電極上之自對準蓋 Φ 結構已經被明示並可提供此問題的部份解答，但對於閘極 尺寸小於35奈米（nm)並不認爲有效，因爲銅塡入製程在 這些尺寸下變成非常精密配合。 本發明實施例提供在鋁及其他金屬閘極電晶體上形成 自對準保護蓋的方法，甚至在低於35nm的閘極尺寸，因爲 閘極形成並不爲閘極電極塡入所限制。此保護蓋可以提供 接觸對準之強健邊際也允許接觸CD更大，藉以降低接觸電 阻。 現參考附圖，圖1爲依據本發明實施例之金屬閘極結 201007943 構100的剖面圖。如圖1所示，金屬閘極結構100包含基板 110、於基板110之上之閘極介電層120、鄰近閘極介電層 120的功函數金靥130、及鄰近功函數金屬130的閘極金屬 140。金屬閘極結構100更包含電絕緣蓋150 (其因爲只成 長於金屬閘極上所以對中且自對準於閘極金屬140)、一 電絕緣層160在該電絕緣蓋150之上並至少部份包圍該電絕 緣蓋150、間隔層170鄰近該閘極介電層120、及一介電材 料180 (例如層間介電層（ILD )，如第一層ILD ( ILDO ) φ )至少部份包圍間隔層170。電絕緣層160包含下部61及上 部 162。 例如，閘極金屬140可以爲金屬或金屬合金，例如鋁 . 、鎢、鈦-氮化物等等，或者任意金屬或合金（除了已列 出者之外），其將自已提供給原子層沈積（ALD )。應注 意的是’功函數金屬130以與作成閘極金屣140相同的材料 。另一例子，電絕緣蓋150可以包含氮化矽（Si3N4 )、碳 化矽（SiC )等等，或者任意非導電（介電）材料，其可 @ 以作爲在如下所討論之製造金屬閘極結構1〇〇時所用之特 定蝕刻化學品的蝕刻停止層者。 另一例子’閘極介電層120可以爲具有相當高介電常 數之材料。（傳統上’此材料稱爲“高_k材料”、“高_k介電 質”或類似物）。在過去寬泛用作爲閘極介電層的二氧化 砍（8丨〇2)具有約3.9的介電常數让（經常寫爲“1^，）。在本 文中所述之高-k材料表示具有介電常數顯著大於si〇2的介 電常數的材料。事實上，此等材料典型具有約8_1〇或更高 -8 - 201007943 的介電常數（雖然具有較該介電常數爲低者仍可能符合 高-k材料）。同樣地，於此稱“低-k”材料表示具有較Si〇2 的介電常數爲低之材料，例如具有低於約3.5的介電常數 材料。 另一例子，閘極介電層120也可以是給爲主、錆爲主 、或鈦爲主的介電材料，具有至少約20的介電常數。在一 特定實施例中，高-k材料可以爲氧化給或氧化銷、其兩者 9 具有於約20至約40間之介電常數。 另一例子中，電絕緣層160的下部161可以包含氧化矽 • 或另一介電材料。在某些實施例中，下部161爲低-k介電 ， 材料。在某些實施例中，電絕緣層160的上部162包含與下 部161相同的介電材料，使得於下部161與上部162間之邊 界並不是立即可辨或整個消失。在其他實施例中，上部 162及下部161可以包含不同類型之電絕緣材料。 圖2顯示製造依據本發明實施例之金屬閘極結構的方 ® 法200之流程圖。例如，方法200可以造成具有自對準保護 蓋於鋁或其他閘極金屬上的電晶體，該保護蓋提供如於此 所述之優點。 方法2 00的步驟210提供其上形成有閘極介電層、鄰近 該閘極介電層之功函數金屬、鄰近該功函數金屬的閘極金 屬的基板。例如，基板、閘極介電層、功函數金屬、及閘 極金屬可以分別類似於圖1所示的基板110、閘極介電層 120、功函數金屬130、及閘極金屬140。在一部份的步驟 210中’或另一步驟中，間隔層可以形成在鄰近高-k閘極 -9- 201007943 介電層及ILD可以形成在鄰近該等間隔層。例如，間隔層 可以類似於間隔層170及ILD可以類似於介電材料180，兩 者均首先示於圖1。 在一實施例中，步驟210或下一步驟可以包含將閘極 金屬曝露至緩衝氫氟酸溶液或稀釋鹽酸溶液。例如，緩衝 氫氟酸溶液可以包含氫氟酸、去離子水、及緩衝劑，如氮 化銨等等。緩衝劑維持氫氟酸溶液於適當pH位準，其在至 少一實施例中爲4至6間之pH値。另一例子中，稀釋鹽酸溶 液可以包含1體積份鹽酸（2 9 %水溶液）及1 0體積份去離子 水。在一實施例中，閘極金屬係曝露至緩衝鹽酸溶液持續 約10至約60秒間之時間段。（更長的曝露時間可能開始蝕 刻或負面影響金屬閘極結構100的其他部份，例如ILD0 ) 〇 方法2 00的步驟22 0爲選擇地形成對中於閘極金屬之上 的犧牲蓋層。（如下所討論，用語“選擇形成’，及類似用語 表示製程’其允許第一材料予以形成在第二材料上或材料 類型上，但不在第三材料或材料類型上。）例如，犧牲蓋 層可以類似於首先示於圖3的犧牲蓋層310，圖3係爲金屬 閘極結構100在依據本發明實施例之製程中之特定點的剖 面圖。應注意的是’圖3表示金屬閘極結構100在較圖1爲 早之製程中一點。 例如’犧牲蓋層310可以包含鎢或另—材料，其可以 在閘極金屬140上形成自對準結構。以下所述的是—實施 例’其中犧牲蓋層310包含鎢及閘極金屬14〇包含銘。 201007943 化學氣相沈積-鎢（CVD-W )係爲各種應用的重要金 屬化技術。在超大級積體電路（ULSI )應用中，由於 CVD-W能在沒有孔隙下塡入高深寬比的結構中，所以其係 經常被用以塡入接觸導孔。CVD-W的另一態樣爲其能力， 在某些沈積條件下，能選擇地沈積至矽或其他金屬，而不 會沈積在Si02或其他絕緣體上。 本發明實施例利用此選擇性沈積能力以形成犧牲蓋層 參 3 1 0，自對準（即對中）於閘極金屬140的鋁。例如，在一 實施例中，鎢係使用CVD技術被選擇地沈積，其中高流率 (例如，約1托耳）氫（H2 )及低流率（例如，約3 0毫托 耳）六氟化鎢（WF6 )前驅物被引入至由約攝氏200 ( °C ) 至約300 °C的CVD室，以約5至10CVD循環。此實施例的化 學反應順序係顯示如下，其中A1爲鋁、A1F3爲三氟化鋁、 A1F2爲二氟化鋁、及HF爲氫氟酸。 φ WF6 + 2A1— W + A1F3 2A1F3- 3A1F2 (加熱至 300°C 以上）
WF6 + 3H2-> W + 6HF 在特定實施例中，步驟220的反應係被執行於約200°C 與約275 °C間之一溫度，以此範圍內的較低溫度爲較佳。 如果溫度太高（例如超出約3 0(TC )，則鎢開始與鋁作成 合金，而犧牲掉閘極結構。另外，如果溫度太低（例如， 低於約200°C )，則想要選擇性開始損失。 201007943 方法200的步驟230係在犧牲蓋層之上形成電絕緣層， 使得電絕緣層至少部份包圍犧牲蓋層。例如，電絕緣層可 以類似於如圖1所示之電絕緣層160的下部161。在沈積後 ’電絕緣層被平坦化並回硏磨以曝露出鎢（或其他）犧牲 蓋層。 方法200的步驟240係選擇地移除該犧牲蓋層，以在電 絕緣層中，形成對準閘極金屬的溝渠。應了解的是，於此 中所用之“溝渠”係被廣泛地使用，使得其可以表示任意類 @ 型之開口、間隙、空腔、孔、空白空間等等，其可以隨後 如下所討論被塡入以材料。例如，溝渠可以類似於圖4中 所首先示出的溝渠410，圖4爲在依據本發明實施例之製程 的特定點之金屬閘極結構100的剖面圖。應注意的是圖4， 如同圖3，描繪出在較圖1更早的製程中之一點時之金屬閘 極結構100。如於圖4所示，溝渠410係位在閘極金屬140上 並與之對準。 在一實施例中，步驟240包含使用包含鹼及氧化劑的 G 蝕刻劑，蝕去該犧牲蓋層。例如，鹸可以包含氫氧化銨（ NH4OH )、氫氧化四甲銨（TMAH )等等。另一例子爲氧 化劑可以包含過氧化氫（H202 )、溶解臭氧（03)等等。 另一例子爲，蝕刻劑可以具有於4至10間之pH値。在一特 定實施例中，蝕刻劑的pH値爲6至8間。以如上所給定之條 件與組成物，用以配合本發明實施例之飩刻劑選擇地溶解 鎢，即溶解鎢及非鋁或功函數金屬，藉以允許自對準保護 蓋形成在鋁閘極之上（或其他材料作成之閘極上），並將 -12- 201007943 如以下所討論。 方法200的步驟250係以電絕緣材料塡入溝渠，以形成 對中於閘極金屬的電絕緣蓋。例如，電絕緣蓋可以類似於 圖1所示之電絕緣蓋150。藉由例如在源極/汲極接觸蝕刻 時作爲鈾刻停止層，此電絕緣蓋完全地覆蓋並保護下層之 閘極電極。例如，電絕緣蓋的組成物及/或源極/汲極接觸 蝕刻的蝕刻化學品可以被選擇，以使得電絕緣蓋能對接觸 〇 鈾刻化學品實質不滲透，以使得該接觸蝕刻可以進行，而 不會造成閘極金屬損壞問題。這隨後造成增加之接觸對準 邊際及其他如上所討論的優點。 電絕緣蓋150也示於圖5，其係爲依據本發明實施例之 製程中之特定點的金屬閘極結構100的剖面圖。應注意的 是，圖5如同圖3及圖4，描繪較圖1之製程中爲早的一點之 金屬閘極結構1〇〇。圖5顯示在沈積後的電絕緣蓋150，在 沈積時其有圓頂部；其隨後的實質平坦頂部（見圖1)， • 係藉由回硏磨電絕緣蓋150加以產生，使得頂部對齊電絕 緣層160的下部161的表面565。圖5中之虛線555表示在至 少一實施例中電絕緣蓋被回硏磨的位準。 在回硏磨電絕緣蓋150後，電絕緣層160的上部162可 以沈積在下部161之上。例如，金屬閘極結構100可以然後 採用如圖1所示之形式，及電絕緣蓋150將在源極/汲極接 觸飩刻時整個保護閘極金屬140,如同於此所述。 雖然本發明已經參考特定實施例加以描述，但可以爲 熟習於本技藝者所了解，各種變化可以在不脫離本發明之 -13- 201007943 精神與範圍下加以完成。因此，本發明實施例之揭示係作 爲例示本發明之範圍並非用以限制。本發明之範圍將只被 隨附之申請專利範圍所限制。例如，熟習於本技藝者可以 迅速了解金屬閘結構與於此所討論的相關方法可以以各種 實施例加以實施，及這些實施例的前述討論並不必然表示 所有可能實施例的完整說明。 另外’優點、其他有利處、及對問題的解決方案已經 針對特定實施例加以描述。優點、問題的解決方案、或可 能有利、有優點、的任意元件或多元件係想要建立爲任意 或所有申請專利範圍的重要、必要或基本特性或元件。 再者’於此所揭示的實施例及限定並非在專用原理由 被專門使用’如果實施例及/或限制：（1 )並未在申請專 利範圍中主張，及（2)在均等論下，申請專利範圍中之 元件及/或限制的可能均等。 【圖式簡單說明】 參 圖1爲依據本發明實施例之金屬閘極結構的剖面圖； 圖2爲依據本發明實施例之製成金屬閘極結構的方法 之流程圖；及 圖3至5爲依據本發明實施例之製程中的各特定點的圖 1的金屬閘極的剖面圖。 【主要元件符號說明】 100 :金屬閘極結構 -14- 201007943 1 10 :基板 1 2 0 :閘極介電層 1 3 0 :功函數金屬 1 4 0 :閘極金屬 1 5 0 :電絕緣蓋 1 6 0 :電絕緣層 161 :下部 _ 162 :上部 1 7 〇 :間隔層 1 8 0 :介電材料 310 :犧牲蓋層 4 1 0 :溝渠 5 5 5 ·虛線 5 65 :表面

Claims (1)

  1. 201007943 七、申請專利範圍： 1. 一種金屬閘極結構，包含： —基板； 一閘極介電層在該基板之上； —功函數金屬，鄰近該閘極介電層 一閘極金屬，鄰近該功函數金屬； 一電絕緣蓋，對中該閘極金屬； 一電絕緣層，在該電絕緣蓋之上並至少部份包圍該電 @ 絕緣蓋； 間隔層，鄰近該閘極介電層；及 介電材料，至少部份包圍該等間隔層。 2. 如申請專利範圍第1項所述之金屬閘極結構，其中 該閘極金靥係由鋁、鎢及氮化鈦所構成之群組所取之 物質。 3. 如申請專利範圍第1項所述之金屬閘極結構，其中 參 該電絕緣蓋係爲由氮化矽及碳化矽所構成之群組所取 的物質。 4. 如申請專利範圍第1項所述之金屬閘極結構，其中 該閘極介電層爲高-k介電材料。 5. 如申請專利範圍第1項所述之金屬閘極結構，其中 -16- 201007943 該功函數金屬及該閘極金屬係爲相同材料。 6·—種製造金屬閘極結構的方法，該方法包含： 提供其上形成有閘極介電層、功函數金屬鄰近該閘極 介電層、及閘極金屬鄰近該功函數金屬的基板； 選擇地形成犧牲蓋層對中於該閘極金屬之上； 形成電絕緣層於該犧牲蓋層之上，使得該電絕緣層至 少部份包圍該犧牲蓋層； 選擇地移除該犧牲蓋層，以在該電絕緣層中，形成對 準該閘極金屬的溝渠；及 以電絕緣材料塡入該溝渠，以形成對中該閘極金屬之 電絕緣蓋。 7·如申請專利範圍第6項所述之方法，其中： 選擇地形成該犧牲蓋層包含形成鎢蓋層。 8.如申請專利範圍第7項所述之方法，其中：
    選擇地形成該犧牲蓋層係執行於約200。(：及約275。(：間 9. 如申請專利範圍第7項所述之方法，其中·· 在選擇地形成該犧牲蓋層之前，將該閘極金屬曝露至 緩衝氫氟酸溶液。 10. 如申請專利範圍第9項所述之方法，其中： 該緩衝氫氟酸溶液包含緩衝劑；及 該緩衝劑包含氟化銨。 1 1.如申請專利範圍第10項所述之方法，其中： 該閘極金屬係曝露至該緩衝氫氟酸溶液，持續於約1〇 -17- 201007943 至約6 0秒間。 12. 如申請專利範圍第7項所述之方法，更包含： 在選擇地形成該犧牲蓋層之前，將該閘極金屬曝露至 稀釋鹽酸溶液。 13. 如申請專利範圍第12項所述之方法，其中： 該稀釋鹽酸溶液包含1體積份鹽酸及10體積份去離子 水。 14. 如申請專利範圍第7項所述之方法，其中： ❹ 選擇地移除該犧牲蓋層包含使用包含鹼及氧化劑之蝕 刻劑，蝕去該犧牲蓋層。 15. 如申請專利範圍第14項所述之方法，其中： 該鹼包含氫氧化銨；及 該氧化劑包含過氧化氫及臭氧之一。 16. 如申請專利範圍第15項所述之方法，其中： 該蝕刻劑具有於4至10間之pH値。 17. —種製造金屬閘極結構的方法，該方法包含： @ 提供其上形成有髙-k閘極介電層、功函數金屬鄰近該 高-k閘極介電層、一鋁閘極電極鄰近該功函數金屬、間隔 層鄰近該高-k閘極介電層、及層間介電層鄰近該等間隔層 的基板； 選擇地形成犧牲鎢蓋層對中於該鋁閘極電極之上； 形成氧化矽膜於該犧牲鎢蓋層之上’使得該氧化矽膜 至少部份包圍該犧牲鎢蓋層； 選擇地移除該犧牲鎢蓋層，以在該氧化矽膜中，形成 -18- 201007943 對準該鋁閘極電極的溝渠；及 以對中該鋁閘極電極的氮化矽蓋塡入該溝渠。 18. 如申請專利範圍第17項所述之方法，其中： 選擇地形成該犧牲鎢蓋層係使用化學氣相沈積製程加 以完成。 19. 如申請專利範圍第18項所述之方法，其中·· 該化學氣相沈積製程使用分子氫前驅物及六氟化鎢前 φ 驅物。 20. 如申請專利範圍第19項所述之方法，其中： 該分子氫前驅物係以第一流率被引入化學氣相沈積室 » 該六氟化鎢前驅物係以第二流率引入該化學氣相沈積 室；及 該第一流率係高於該第二流率。 2 1.如申請專利範圍第20項所述之方法，更包含： • 在選擇地形成該犧牲鎢蓋層之前，將該鋁閘極電極曝 露至緩衝氫氟酸溶液持續約10秒。 22.如申請專利範圍第21項所述之方法，其中： 選擇地移除該犧牲鎢蓋層包含使用包含鹼與氧化劑的 蝕刻劑，蝕去該犧牲鎢蓋層； 該鹼包含氫氧化銨； 該氧化劑包含過氧化氫及溶解臭氧之一；及 該蝕刻劑具有於6至8間之pH値。 -19-
TW098116392A 2008-05-21 2009-05-18 Metal gate structure and method of manufacturing same TW201007943A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/154,307 US7875519B2 (en) 2008-05-21 2008-05-21 Metal gate structure and method of manufacturing same

Publications (1)

Publication Number Publication Date
TW201007943A true TW201007943A (en) 2010-02-16

Family

ID=41340788

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098116392A TW201007943A (en) 2008-05-21 2009-05-18 Metal gate structure and method of manufacturing same

Country Status (5)

Country Link
US (2) US7875519B2 (zh)
CN (1) CN101981673B (zh)
DE (1) DE112009000670B4 (zh)
TW (1) TW201007943A (zh)
WO (1) WO2009142982A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490945B (zh) * 2010-04-26 2015-07-01 Applied Materials Inc 處理基板的方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875519B2 (en) 2008-05-21 2011-01-25 Intel Corporation Metal gate structure and method of manufacturing same
US8436404B2 (en) 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
KR101615654B1 (ko) * 2010-05-14 2016-05-12 삼성전자주식회사 반도체 소자의 형성방법
US9755039B2 (en) * 2011-07-28 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a metal gate electrode stack
KR101900024B1 (ko) 2011-12-22 2018-09-19 인텔 코포레이션 반도체 구조
US20130175619A1 (en) * 2012-01-06 2013-07-11 International Business Machines Corporation Silicon-on-insulator transistor with self-aligned borderless source/drain contacts
US8779515B2 (en) 2012-05-21 2014-07-15 International Business Machines Corporation Semiconductor structure containing an aluminum-containing replacement gate electrode
US8896030B2 (en) 2012-09-07 2014-11-25 Intel Corporation Integrated circuits with selective gate electrode recess
US9384988B2 (en) * 2013-11-19 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Gate protection caps and method of forming the same
KR20150091895A (ko) * 2014-02-04 2015-08-12 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
US9419097B2 (en) 2014-11-24 2016-08-16 International Business Machines Corporation Replacement metal gate dielectric cap
US9876114B2 (en) 2014-12-30 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D FinFET metal gate
CN106531776B (zh) * 2015-09-11 2021-06-29 联华电子股份有限公司 半导体结构
US9570450B1 (en) 2015-11-19 2017-02-14 International Business Machines Corporation Hybrid logic and SRAM contacts
CN108369959B (zh) * 2015-12-26 2022-04-12 英特尔公司 非平面晶体管中的栅极隔离
US9929046B2 (en) 2016-07-21 2018-03-27 International Business Machines Corporation Self-aligned contact cap
US20180144973A1 (en) * 2016-11-01 2018-05-24 Applied Materials, Inc. Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
US10242918B2 (en) 2017-02-08 2019-03-26 International Business Machines Corporation Shallow trench isolation structures and contact patterning
US20180240861A1 (en) * 2017-02-23 2018-08-23 International Business Machines Corporation Multilayer dielectric for metal-insulator-metal capacitor (mimcap) capacitance and leakage improvement
DE102017216937A1 (de) * 2017-09-25 2019-03-28 Robert Bosch Gmbh Verfahren zum Herstellen zumindest einer Durchkontaktierung in einem Wafer
DE102017124596A1 (de) * 2017-10-20 2019-04-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
KR102516879B1 (ko) 2018-08-17 2023-03-31 삼성전자주식회사 다양한 선폭을 가지는 반도체 소자 및 이의 제조 방법
US11289375B2 (en) 2020-03-23 2022-03-29 International Business Machines Corporation Fully aligned interconnects with selective area deposition

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752505A (en) * 1987-01-13 1988-06-21 Hewlett-Packard Company Pre-metal deposition cleaning for bipolar semiconductors
US4920403A (en) * 1989-04-17 1990-04-24 Hughes Aircraft Company Selective tungsten interconnection for yield enhancement
EP0815593B1 (en) * 1995-03-20 2001-12-12 Unitive International Limited Solder bump fabrication methods and structure including a titanium barrier layer
US5937303A (en) * 1997-10-29 1999-08-10 Advanced Micro Devices High dielectric constant gate dielectric integrated with nitrogenated gate electrode
US6165863A (en) * 1998-06-22 2000-12-26 Micron Technology, Inc. Aluminum-filled self-aligned trench for stacked capacitor structure and methods
US6184129B1 (en) * 1998-09-29 2001-02-06 Texas Instruments Incorporated Low resistivity poly-silicon gate produced by selective metal growth
US6445050B1 (en) * 2000-02-08 2002-09-03 International Business Machines Corporation Symmetric device with contacts self aligned to gate
US6429126B1 (en) * 2000-03-29 2002-08-06 Applied Materials, Inc. Reduced fluorine contamination for tungsten CVD
KR100502407B1 (ko) * 2002-04-11 2005-07-19 삼성전자주식회사 고유전막과 높은 도전성의 전극을 갖는 게이트 구조체 및그 형성 방법
US6846741B2 (en) * 2002-07-24 2005-01-25 International Business Machines Corporation Sacrificial metal spacer damascene process
US6727560B1 (en) * 2003-02-10 2004-04-27 Advanced Micro Devices, Inc. Engineered metal gate electrode
US6921978B2 (en) * 2003-05-08 2005-07-26 International Business Machines Corporation Method to generate porous organic dielectric
US6939764B2 (en) * 2003-06-24 2005-09-06 Micron Technology, Inc. Methods of forming memory cells having self-aligned silicide
US20050070109A1 (en) * 2003-09-30 2005-03-31 Feller A. Daniel Novel slurry for chemical mechanical polishing of metals
US7338888B2 (en) * 2004-03-26 2008-03-04 Texas Instruments Incorporated Method for manufacturing a semiconductor device having a silicided gate electrode and a method for manufacturing an integrated circuit including the same
US7145208B2 (en) * 2004-06-25 2006-12-05 United Microelectronics Corp. MOS transistor having a work-function-dominating layer
US7253049B2 (en) * 2004-12-20 2007-08-07 Texas Instruments Incorporated Method for fabricating dual work function metal gates
US7294890B2 (en) * 2005-03-03 2007-11-13 Agency For Science, Technology And Research Fully salicided (FUSA) MOSFET structure
TWI298545B (en) * 2006-04-24 2008-07-01 Au Optronics Corp Method for fabricating a thin film transistor
US7544594B2 (en) * 2006-06-28 2009-06-09 Intel Corporation Method of forming a transistor having gate protection and transistor formed according to the method
US7776729B2 (en) * 2006-11-30 2010-08-17 Intel Corporation Transistor, method of manufacturing same, etchant for use during manufacture of same, and system containing same
US7875519B2 (en) 2008-05-21 2011-01-25 Intel Corporation Metal gate structure and method of manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI490945B (zh) * 2010-04-26 2015-07-01 Applied Materials Inc 處理基板的方法

Also Published As

Publication number Publication date
CN101981673B (zh) 2016-08-03
WO2009142982A2 (en) 2009-11-26
US20110079830A1 (en) 2011-04-07
US7875519B2 (en) 2011-01-25
US8294223B2 (en) 2012-10-23
WO2009142982A3 (en) 2010-03-04
US20090289334A1 (en) 2009-11-26
CN101981673A (zh) 2011-02-23
DE112009000670B4 (de) 2013-06-27
DE112009000670T5 (de) 2011-04-21

Similar Documents

Publication Publication Date Title
TW201007943A (en) Metal gate structure and method of manufacturing same
US11411094B2 (en) Contact with a silicide region
CN104835780B (zh) 半导体结构及其制造方法
JP5090173B2 (ja) 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法
CN107026195A (zh) 半导体装置与其形成方法
JP2006108602A (ja) 半導体装置及びその製造方法
JP2006108629A (ja) 半導体装置の製造方法
JPH07335674A (ja) Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法
TW201019419A (en) Method for fabricating semiconductor device
JP2006216854A (ja) 半導体装置の製造方法
US20200343370A1 (en) Method for manufacturing trench mosfet
US8324061B2 (en) Method for manufacturing semiconductor device
TW202234640A (zh) 半導體器件的觸點及其形成方法
US6284653B1 (en) Method of selectively forming a barrier layer from a directionally deposited metal layer
CN106683996B (zh) 金属硅化物及金属硅化物上接触孔的制造方法
CN108538871A (zh) 接触孔的形成方法及图像传感器
TWI579919B (zh) 製造半導體元件的乾蝕刻氣體和方法
TW201901760A (zh) 製造半導體結構之方法
JP2003234325A (ja) 半導体装置の製造方法
US20020192960A1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
JP2001338977A (ja) 半導体装置の製造方法
JP3646667B2 (ja) 半導体装置の製造方法
JP2006073704A (ja) 半導体装置の製造方法
JP2007012823A (ja) 半導体装置及びその製造方法
TW567552B (en) Method of forming contact holes