CN108538871A - 接触孔的形成方法及图像传感器 - Google Patents
接触孔的形成方法及图像传感器 Download PDFInfo
- Publication number
- CN108538871A CN108538871A CN201810218345.2A CN201810218345A CN108538871A CN 108538871 A CN108538871 A CN 108538871A CN 201810218345 A CN201810218345 A CN 201810218345A CN 108538871 A CN108538871 A CN 108538871A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- pixel region
- layer
- contact hole
- logic area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000003384 imaging method Methods 0.000 title claims abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 230
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 57
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 57
- 239000002184 metal Substances 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 230000000903 blocking effect Effects 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052914 metal silicate Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明技术方案公开了一种接触孔的形成方法及图像传感器，所述接触孔的形成方法包括：提供半导体衬底，在半导体衬底上定义出逻辑区和像素区，逻辑区和像素区分别形成有器件结构；在像素区的器件结构上形成第一绝缘层；在逻辑区的器件结构上形成金属硅化物阻挡层；在金属硅化物阻挡层上和第一绝缘层上形成第二绝缘层；刻蚀像素区的第二绝缘层，以使像素区的第二绝缘层的表面与逻辑区的第二绝缘层的表面齐平；在表面齐平的第二绝缘层上形成层间介质层；刻蚀层间介质层、第二绝缘层及第一绝缘层至露出金属硅化物阻挡层和像素区的器件结构，形成接触孔。本发明的技术方案可以在接触孔刻蚀时减少金属硅化物的损耗，从而降低接触孔的接触电阻。
Description
技术领域
本发明涉及半导体器件的制造领域，尤其涉及接触孔的形成方法及图像传感器。
背景技术
随着半导体器件制作技术的飞速发展，越来越多的人希望能够降低接触孔结构的电阻，从而提高整体性能。在图像传感器的制造工艺中，为了降低接触孔的接触电阻，常会采用硅化物区域阻挡(Silicide Area Block，SAB)的方式在逻辑区形成金属硅化物阻挡层，由于像素区不能接触金属，在进行金属硅化物阻挡时会先用绝缘层挡住像素区。然而，现有的工艺在接触孔刻蚀时，逻辑区的金属硅化物会有较多的损失，金属硅化物损耗越多，接触电阻相对越大。
发明内容
本发明技术方案要解决的技术问题是现有的接触孔的接触电阻较大。
为解决上述技术问题，本发明技术方案提供一种接触孔的形成方法，包括：提供半导体衬底，在所述半导体衬底上定义出逻辑区和像素区，所述逻辑区和像素区分别形成有器件结构；在所述像素区的器件结构上形成第一绝缘层；在所述逻辑区的器件结构上形成金属硅化物阻挡层；在所述金属硅化物阻挡层上和所述第一绝缘层上形成第二绝缘层；刻蚀像素区的第二绝缘层，以使所述像素区的第二绝缘层的表面与所述逻辑区的第二绝缘层的表面齐平；在表面齐平的所述第二绝缘层上形成层间介质层；刻蚀所述层间介质层、所述第二绝缘层及所述第一绝缘层至露出所述金属硅化物阻挡层和所述像素区的器件结构，形成接触孔。
可选的，所述在所述像素区的器件结构上形成第一绝缘层包括：在所述逻辑区和像素区的器件结构上沉积第一绝缘层；在所述第一绝缘层上形成光刻胶层；采用曝光工艺去除所述逻辑区的光刻胶层；以曝光后的光刻胶层为掩模，刻蚀去除所述逻辑区的第一绝缘层。
可选的，采用自对准金属硅化物工艺在所述逻辑区的器件结构上形成金属硅化物阻挡层。
可选的，所述刻蚀所述第二绝缘层，以使所述像素区的第二绝缘层的表面与所述逻辑区的第二绝缘层的表面齐平包括：在所述第二绝缘层上形成光刻胶层；采用曝光工艺去除所述像素区的光刻胶层；以曝光后的光刻胶层为掩模，刻蚀所述像素区的第二绝缘层，以使所述像素区的第二绝缘层的表面与所述逻辑区的第二绝缘层的表面齐平。
可选的，刻蚀所述像素区的第二绝缘层的刻蚀速率676埃/分钟至1014埃/分钟，刻蚀时间为15秒至20秒。
可选的，所述金属硅化物阻挡层的材料为硅化镍。
可选的，所述第一绝缘层的材料为氮化硅。
可选的，所述第二绝缘层的材料为氮化硅。
可选的，所述层间介质层的材料为氧化物。
为解决上述技术问题，本发明还提供了一种图像传感器，包括：半导体衬底，所述半导体衬底上定义有逻辑区和像素区，所述逻辑区和像素区分别形成有器件结构；第一绝缘层，形成在所述像素区的器件结构上；金属硅化物阻挡层，形成在所述逻辑区的器件结构上；表面齐平的第二绝缘层，形成在所述金属硅化物阻挡层上和所述第一绝缘层上；层间介质层，形成在所述表面齐平的第二绝缘层上；暴露出所述逻辑区的金属硅化物阻挡层的接触孔；以及，暴露出所述像素区的器件结构的接触孔。
与现有技术相比，本发明技术方案具有以下有益效果：在所述第二绝缘层上形成层间介质层前，增加了一道刻蚀工序，即刻蚀所述第二绝缘层，以使所述像素区的第二绝缘层的表面与所述逻辑区的第二绝缘层的表面齐平，这样使得像素区的器件结构上的绝缘层厚度与逻辑区的金属硅化物阻挡层上的绝缘层厚度均匀一致，由此在接触孔刻蚀时可以减少金属硅化物阻挡层的损耗，从而降低接触孔的接触电阻，同时增大了接触孔刻蚀的制程窗口，降低了接触孔刻蚀的难度。
附图说明
图1至图5为一种接触孔的形成方法各步骤对应的结构示意图；
图6至图15为本发明实施例的接触孔的形成方法各步骤对应的结构示意图。
具体实施方式
由背景技术可知，现有技术所形成的接触孔存在金属硅化物损耗较多的情况，造成接触电阻相对较大的问题。现结合一种接触孔的形成方法分析接触电阻较大的原因：
图1至图5示出了接触孔的形成方法各步骤对应的结构示意图。如图1所示，半导体衬底10包含逻辑区101和像素区102，在逻辑区101和像素区102分别形成有器件结构11、12。
如图2所示，先在像素区102的器件结构12上形成第一绝缘层13，第一绝缘层13的材料可以是氮化硅(SiN)；再在逻辑区101的器件结构11上形成金属硅化物阻挡层14，用以防止后续接触孔内的导电物质扩散至器件结构11中，金属硅化物阻挡层14的材料可以是硅化镍(NiSi)。
如图3所示，在金属硅化物阻挡层14上和第一绝缘层13上形成第二绝缘层15，第二绝缘层15的材料可以是氮化硅。
如图4所示，在第二绝缘层15上形成层间介质层16，刻蚀层间介质层16至露出第二绝缘层15。
如图5所示，刻蚀第二绝缘层15和第一绝缘层13至露出金属硅化物阻挡层14和像素区102的器件结构12，形成接触孔171、172、173、174。
对于绝缘层，其各部分的刻蚀速率是一样的，由于像素区102的绝缘层(第一绝缘层13和第二绝缘层15)较逻辑区101的绝缘层(第二绝缘层15)要厚，当逻辑区101的绝缘层打开后，像素区102的绝缘层还未打开，所以将会继续刻蚀至像素区102的绝缘层打开，露出像素区102的器件结构12，与此同时逻辑区101的金属硅化物阻挡层14就会被刻蚀，这样便造成了金属硅化物的损耗。
由上述分析可知，现有技术由于像素区不能接触金属，在进行硅化物阻挡时会先用绝缘层挡住像素区，从而造成逻辑区的绝缘层(第二绝缘层)与像素区的绝缘层(第一绝缘层和第二绝缘层)厚度不一致，厚度的差异会导致在接触孔刻蚀时，逻辑区的金属硅化物有较多的损失，金属硅化物损耗越多，接触电阻相对越大。
为解决所述技术问题，本发明技术方案提供一种接触孔的形成方法，在形成层间介质层前，对第二绝缘层进行刻蚀，使得像素区与逻辑区的绝缘层的厚度一致，避免了在后续接触孔刻蚀时，逻辑区的金属硅化物阻挡层也被刻蚀的现象。
下面结合实施例和附图对本发明技术方案进行详细说明。
图6至图15为本发明实施例中接触孔的形成方法各步骤对应的结构示意图。
如图6所示，提供半导体衬底20，在半导体衬底20上定义出逻辑区201和像素区202，逻辑区201和像素区202分别形成有器件结构，如，器件结构21形成在逻辑区201，器件结构22形成在像素区202。半导体衬底20可以采用硅或锗等现有的衬底材料。
结合图7和图8所示，在像素区202的器件结构22上形成第一绝缘层23。由于像素区不能接触金属，第一绝缘层23具有在后续金属硅化物形成时绝缘隔离金属的作用。第一绝缘层23的材料可以是氮化硅，也可以是其它现有的可用于绝缘隔离的材料。
在本实施例中，在像素区202的器件结构22上形成第一绝缘层23可以包括：在逻辑区201和像素区202的器件结构21和22上沉积第一绝缘层23'，如图7所示；在第一绝缘层23'上形成光刻胶层(未图示)，然后采用曝光工艺去除逻辑区201的光刻胶层；以曝光后的光刻胶层为掩模，刻蚀去除逻辑区201的第一绝缘层；去除所述曝光后的光刻胶层，由此第一绝缘层23仅形成在像素区202，如图8所示。
如图9所示，在逻辑区201的器件结构21上形成金属硅化物阻挡层24，用以降低接触孔的接触电阻，防止后续接触孔内的导电物质扩散至器件结构21中。金属硅化物阻挡层24的材料为金属硅化物，如硅化镍等。本实施例中，可以采用自对准金属硅化物(Self-Aligned Silicide)工艺在逻辑区201的器件结构21上形成金属硅化物阻挡层24。
如图10所示，在金属硅化物阻挡层24上和第一绝缘层23上形成第二绝缘层25'。通常，第二绝缘层25'的厚度大于第一绝缘层23的厚度。第二绝缘层25'的材料可为氮化硅，用于器件结构和膜层间的绝缘隔离，第二绝缘层25'的形成工艺可以是化学气相沉积法。
结合图11和图12所示，刻蚀像素区的第二绝缘层25'，以使像素区202的第二绝缘层25的表面与逻辑区201的第二绝缘层25的表面齐平。本发明技术方案与现有技术相比，增加了调节像素区的第二绝缘层的厚度的工序。
可以采用光刻工艺刻蚀第二绝缘层25'，具体地，刻蚀像素区的第二绝缘层25'，以使像素区202的第二绝缘层25的表面与逻辑区201的第二绝缘层25的表面齐平包括：在第二绝缘层25'上形成光刻胶层，采用曝光工艺去除像素区202的光刻胶层，如图11所示；以曝光后的光刻胶层26为掩模，干法刻蚀像素区202的第二绝缘层25，以去除部分厚度的第二绝缘层，使得像素区202的第二绝缘层25的表面与逻辑区201的第二绝缘层25的表面齐平，如图12所示；之后，去除逻辑区201的光刻胶层26。实际实施时，像素区202的第二绝缘层25'的刻蚀量约为像素区202的绝缘层(第一绝缘层23和第二绝缘层25')与逻辑区201的绝缘层(第二绝缘层25)的厚度的差值，这样逻辑区的绝缘层的厚度与像素区的绝缘层的厚度基本一致，在后续接触孔刻蚀时，逻辑区的绝缘层与像素区的绝缘层可以同时打开。
刻蚀过程中，需要控制刻蚀均匀性和刻蚀速率，并通过控制刻蚀时间来调整像素区202的第二绝缘层25的厚度。在实际实施时，控制所述像素区的第二绝缘层25的刻蚀速率可以为(845±845*20％)埃/分钟即例如，刻蚀时间可以为15秒(s)～20s，例如，15s、16s、17s、18s、19s、20s等，可选用的气体种类为CF4、CH2F2、O2、气体流量分别为5标准毫升/分钟(sccm)～15sccm、10sccm～15sccm、5sccm～10sccm，腔内压力为10毫托(mT)～30mT，电极施加的功率为上电极200瓦特(W)～500W、下电极300瓦特～500W。
如图13所示，在表面齐平的第二绝缘层25上形成层间介质层27。在本实施例中，层间介质层27的材料可选用氧化物，如氧化硅等，形成层间介质层27的工艺可以为化学气相沉积法。
结合图14和图15所示，刻蚀层间介质层27、第二绝缘层25及第一绝缘层23至露出金属硅化物阻挡层24和像素区202的器件结构22，形成接触孔281、282、283、284。
具体实施时，分两步刻蚀形成接触孔281、282、283、284：刻蚀层间介质层27至露出像素区202的第一绝缘层23，同时逻辑区201的第二绝缘层25也被刻蚀部分厚度，如图14所示；继续刻蚀第二绝缘层25和第一绝缘层23至露出逻辑区201的金属硅化物阻挡层24和像素区202的器件结构22，由此，在逻辑区201的金属硅化物阻挡层24上形成接触孔281和282，在像素区202的器件结构22上形成接触孔283和284，如图15所示。可以采用光刻工艺，在刻蚀时通过光刻胶层定义出接触孔图形和位置再进行曝光，以曝光后的光刻胶层为掩模刻蚀层间介质层27、第二绝缘层25及第一绝缘层23。
基于上述接触孔的形成方法，本发明还提供了一种图像传感器，如图15所示，所述图像传感器包括：半导体衬底20，半导体衬底20上定义有逻辑区201和像素区202，逻辑区201形成有器件结构21，像素区202形成有器件结构22；第一绝缘层23，形成在像素区202的器件结构22上；金属硅化物阻挡层24，形成在逻辑区201的器件结构21上；表面齐平的第二绝缘层25，形成在金属硅化物阻挡层24上和第一绝缘层23上；层间介质层27，形成在表面齐平的第二绝缘层25上；暴露出逻辑区201的金属硅化物阻挡层24的接触孔281、282；以及，暴露出像素区202的器件结构22的接触孔283、284。
通过上述实施例形成的接触孔，其接触电阻大为降低，提高了接触孔的电性能，保证了半导体器件的良率，有效地提高了图像传感器的性能。
本发明虽然已以较佳实施方式公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施方式所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种接触孔的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上定义出逻辑区和像素区，所述逻辑区和像素区分别形成有器件结构；
在所述像素区的器件结构上形成第一绝缘层；
在所述逻辑区的器件结构上形成金属硅化物阻挡层；
在所述金属硅化物阻挡层上和所述第一绝缘层上形成第二绝缘层；
刻蚀像素区的第二绝缘层，以使所述像素区的第二绝缘层的表面与所述逻辑区的第二绝缘层的表面齐平；
在表面齐平的所述第二绝缘层上形成层间介质层；
刻蚀所述层间介质层、所述第二绝缘层及所述第一绝缘层至露出所述金属硅化物阻挡层和所述像素区的器件结构，形成接触孔。
2.如权利要求1所述的接触孔的形成方法，其特征在于，所述在所述像素区的器件结构上形成第一绝缘层包括：
在所述逻辑区和像素区的器件结构上沉积第一绝缘层；
在所述第一绝缘层上形成光刻胶层；
采用曝光工艺去除所述逻辑区的光刻胶层；
以曝光后的光刻胶层为掩模，刻蚀去除所述逻辑区的第一绝缘层。
3.如权利要求1所述的接触孔的形成方法，其特征在于，采用自对准金属硅化物工艺在所述逻辑区的器件结构上形成金属硅化物阻挡层。
4.如权利要求1所述的接触孔的形成方法，其特征在于，所述刻蚀像素区的第二绝缘层，以使所述像素区的第二绝缘层的表面与所述逻辑区的第二绝缘层的表面齐平包括：
在所述第二绝缘层上形成光刻胶层；
采用曝光工艺去除所述像素区的光刻胶层；
以曝光后的光刻胶层为掩模，刻蚀所述像素区的第二绝缘层，以使所述像素区的第二绝缘层的表面与所述逻辑区的第二绝缘层的表面齐平。
5.如权利要求4所述的接触孔的形成方法，其特征在于，刻蚀所述像素区的第二绝缘层的刻蚀速率为676埃/分钟至1014埃/分钟，刻蚀时间为15秒至20秒。
6.如权利要求1所述的接触孔的形成方法，其特征在于，所述金属硅化物阻挡层的材料为硅化镍。
7.如权利要求1所述的接触孔的形成方法，其特征在于，所述第一绝缘层的材料为氮化硅。
8.如权利要求1所述的接触孔的形成方法，其特征在于，所述第二绝缘层的材料为氮化硅。
9.如权利要求1所述的接触孔的形成方法，其特征在于，所述层间介质层的材料为氧化物。
10.一种图像传感器，其特征在于，包括：
半导体衬底，所述半导体衬底上定义有逻辑区和像素区，所述逻辑区和像素区分别形成有器件结构；
第一绝缘层，形成在所述像素区的器件结构上；
金属硅化物阻挡层，形成在所述逻辑区的器件结构上；
表面齐平的第二绝缘层，形成在所述金属硅化物阻挡层上和所述第一绝缘层上；
层间介质层，形成在所述表面齐平的第二绝缘层上；
暴露出所述逻辑区的金属硅化物阻挡层的接触孔；以及，
暴露出所述像素区的器件结构的接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810218345.2A CN108538871A (zh) | 2018-03-16 | 2018-03-16 | 接触孔的形成方法及图像传感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810218345.2A CN108538871A (zh) | 2018-03-16 | 2018-03-16 | 接触孔的形成方法及图像传感器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108538871A true CN108538871A (zh) | 2018-09-14 |
Family
ID=63484112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810218345.2A Pending CN108538871A (zh) | 2018-03-16 | 2018-03-16 | 接触孔的形成方法及图像传感器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108538871A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261636A (zh) * | 2020-01-21 | 2020-06-09 | 长江存储科技有限责任公司 | 一种接触凹槽形成方法及半导体 |
| CN117594622A (zh) * | 2024-01-18 | 2024-02-23 | 粤芯半导体技术股份有限公司 | Cis芯片的形成方法 |
| CN117878060A (zh) * | 2024-03-11 | 2024-04-12 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070049778A (ko) * | 2005-11-09 | 2007-05-14 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| CN102074563A (zh) * | 2008-10-10 | 2011-05-25 | 台湾积体电路制造股份有限公司 | 具有增强的背面照明量子效率的图像传感器 |
| CN102420188A (zh) * | 2011-06-07 | 2012-04-18 | 上海华力微电子有限公司 | 一种用于双刻蚀阻挡层技术的应变硅工艺制作方法 |
| CN103337475A (zh) * | 2013-06-27 | 2013-10-02 | 上海华力微电子有限公司 | 双结构接触孔同步刻蚀工艺 |
| CN105742237A (zh) * | 2016-02-26 | 2016-07-06 | 上海华力微电子有限公司 | 双结构接触孔同步刻蚀工艺 |
-
2018
- 2018-03-16 CN CN201810218345.2A patent/CN108538871A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070049778A (ko) * | 2005-11-09 | 2007-05-14 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| CN102074563A (zh) * | 2008-10-10 | 2011-05-25 | 台湾积体电路制造股份有限公司 | 具有增强的背面照明量子效率的图像传感器 |
| CN102420188A (zh) * | 2011-06-07 | 2012-04-18 | 上海华力微电子有限公司 | 一种用于双刻蚀阻挡层技术的应变硅工艺制作方法 |
| CN103337475A (zh) * | 2013-06-27 | 2013-10-02 | 上海华力微电子有限公司 | 双结构接触孔同步刻蚀工艺 |
| CN105742237A (zh) * | 2016-02-26 | 2016-07-06 | 上海华力微电子有限公司 | 双结构接触孔同步刻蚀工艺 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261636A (zh) * | 2020-01-21 | 2020-06-09 | 长江存储科技有限责任公司 | 一种接触凹槽形成方法及半导体 |
| CN111261636B (zh) * | 2020-01-21 | 2021-07-20 | 长江存储科技有限责任公司 | 一种接触凹槽形成方法及半导体 |
| CN117594622A (zh) * | 2024-01-18 | 2024-02-23 | 粤芯半导体技术股份有限公司 | Cis芯片的形成方法 |
| CN117878060A (zh) * | 2024-03-11 | 2024-04-12 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117878060B (zh) * | 2024-03-11 | 2024-05-28 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101159339B1 (ko) | 이중 금속 게이트 구조 형성 프로세스 | |
| AU2017360504B2 (en) | Method of making a Josephson junction based superconductor device | |
| JPH03291921A (ja) | 集積回路製作方法 | |
| GB2214709A (en) | A method of enabling connection to a substructure forming part of an electronic device | |
| JP4417439B2 (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| TW201007943A (en) | Metal gate structure and method of manufacturing same | |
| JPS62502301A (ja) | 集積回路製造方法 | |
| JP2006190947A (ja) | リセスゲート及びそれを備えた半導体装置の製造方法 | |
| TW412793B (en) | Process for fabricating semiconductor integrated circuit device having polycide line and impurity region respectively exposed to contact holes different in depth | |
| CN108538871A (zh) | 接触孔的形成方法及图像传感器 | |
| US8324061B2 (en) | Method for manufacturing semiconductor device | |
| KR100643570B1 (ko) | 반도체 소자 제조 방법 | |
| JPH08195384A (ja) | 半導体装置の製造方法 | |
| TW200306649A (en) | Method for manufacturing a semiconductor device having a layered gate electrode | |
| US20220246470A1 (en) | New method to form contacts with multiple depth by enhanced cesl | |
| JP3383939B2 (ja) | ドライエッチング方法 | |
| KR100838483B1 (ko) | 반도체 소자의 게이트 식각방법 | |
| KR100615822B1 (ko) | 반도체 소자의 파티클 제거 방법 | |
| KR100877878B1 (ko) | 반도체 소자의 제조방법 | |
| JPH04359423A (ja) | 半導体装置の製造方法 | |
| JPH05235338A (ja) | 半導体装置およびその製造方法 | |
| JPH04307932A (ja) | 集積回路製造方法 | |
| KR101015143B1 (ko) | 게이트산화막에 대한 플라즈마 손실을 감소시키는 반도체소자의 제조 방법 | |
| KR20070089498A (ko) | 반도체 소자 제조 방법 | |
| JPH1126461A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180914 |
|
| WD01 | Invention patent application deemed withdrawn after publication |