DE102007054064A1 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102007054064A1
DE102007054064A1 DE102007054064A DE102007054064A DE102007054064A1 DE 102007054064 A1 DE102007054064 A1 DE 102007054064A1 DE 102007054064 A DE102007054064 A DE 102007054064A DE 102007054064 A DE102007054064 A DE 102007054064A DE 102007054064 A1 DE102007054064 A1 DE 102007054064A1
Authority
DE
Germany
Prior art keywords
silicide
contact
layer
structured
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102007054064A
Other languages
English (en)
Inventor
Matthias Goldbach
Dietmar Henke
Sven Schmidbauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE102007054064A1 publication Critical patent/DE102007054064A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung. Ein Siliziumsubstrat, wenigstens einen strukturierten Bereich aufweist, in welchem ein Dotierstoff implantiert ist, wird bereitgestellt. Ein Kontakt modifizierendes Material wird auf der Oberfläche des wenigstens einen strukturierten Bereichs bereitgestellt. Eine Silizid Schicht wird auf der Oberfläche des wenigstens einen strukturierten Bereichs gebildet, wobei die Silizid Schicht wenigstens eines aus Titan Silizid, Titannitrid Silizid und Kobalt Silizid aufweist.

Description

  • Hintergrund der Technik
  • Gebiet der Technik
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung. Ferner betrifft die vorliegende Erfindung eine Halbleitervorrichtung, die durch das erfinderische Verfahren hergestellt ist.
  • Beschreibung des technischen Gebiets
  • Obwohl sie grundsätzlich auf beliebige integrierte Halbleiterstrukturen anwendbar ist, wird die vorliegende Erfindung und das ihr zu Grunde liegende Problem bezüglich auf integrierte DRAM Speicherschaltungen in Siliziumtechnologie erläutert.
  • Eine DRAM Speichervorrichtung weist eine Mehrzahl von Speicherzellen auf, in welchen Information in der Form von elektrischen Ladungen in Kondensatoren gespeichert ist. Ein Zugriff auf die elektrische Ladung wird durch Auswahltransistoren gesteuert.
  • Es gibt ein großes Interesse daran, die Zeit zu reduzieren, die benötigt wird, um Ladungen, das heißt die Information, in dem Kondensator mittels des Auswahltransistors zu speichern. Eine untere Grenze für die Zugriffszeit ist durch die Tiefpass-Filter Charakteristik (RC Charakteristik) des Auswahltransistors und der Kontakte gegeben, die den Auswahltransistor kontaktieren.
  • Es ist von Interesse den Spannungsabfall über Kontakten und Schnittstellen zu reduzieren. Daher wird ein geringer spezifischer Widerstand der Schnittstellen und Kontakte gefordert.
  • Die Auswahltransistoren werden im Allgemeinen als n-FET Transistoren hergestellt. Daher sind die Drain/Source Bereiche der Auswahltransistoren stark n-dotiert. Die Drain/Source Bereiche sind mittels eines metallischen Vertikalkontakts (plug) kontaktiert.
  • An der Schnittstelle des metallischen Vertikalkontakts und des Silizium Drain Bereichs wird ein Metall Silizid hergestellt.
  • Die Schnittstelle des stark dotierten Drain/Source Bereichs und des Metall Silizids weist eine Schottky Potenzialbarriere aufgrund der unterschiedlichen Fermi Niveaus von Metall Silizid und dotierten Silizium auf. Die Schottky Potenzialbarriere trägt zu dem spezifischen Widerstand des Auswahltransistors bei und erhöht die untere Grenze für die Verzögerungszeit eines Zugriffs auf Ladungen in dem Kondensator.
  • Kurzzusammenfassung der Erfindung
  • Die vorliegende Erfindung schafft ein Verfahren zum Herstellen eines Kontaktbereichs, wobei der Kontaktbereich eine geringe Potenzialbarriere aufweist.
  • Das erfindungsgemäße Verfahren zum Herstellen einer Halbleitervorrichtung umfasst die Schritte:
    • (a) Bereitstellen eines Siliziumsubstrats, das mindestens einen strukturierten Bereich aufweist, in welchem ein Dotierstoff implantiert ist;
    • (b) Bereitstellen eines Kontakt modifizierenden Materials auf der Oberfläche des mindestens einen strukturierten Bereichs;
    • (c) Bilden einer Silizid Schicht auf der Oberfläche des mindestens einen strukturierten Bereichs, wobei die Silizid Schicht wenigstens eines aufweist aus: Titan Silizid, Titannitrid Silizid, Kobalt Silizid, Nickel Silizid, Ytterbium Silizid, Erbium Silizid, Platin Silizid, Palladium Silizid und Rhenium Silizid.
  • Die Vorrichtung, die durch das erfindungsgemäße Verfahren hergestellt ist, beinhaltet:
    einen Source/Drain Bereich,
    einen Kontakt, der mindestens einen unteren Teil aufweist, der aus Metall Silizid gebildet ist,
    eine leitfähige Schicht, die ein Kontakt modifizierendes Material aufweist, wobei eine obere Seite der Schicht an das Metall Silizid des Kontakts angrenzt und eine untere Seite der Schicht an den Source/Drain Bereich angrenzt.
  • Das Kontakt modifizierende Material reduziert die Schottky Barrierenhöhe. Somit wird der spezifische Widerstand des Kontakts reduziert und die RC-Konstante verringert. DRAM Vorrichtungen und logische Vorrichtungen, die solche Kontakte beinhalten weisen das Potenzial auf, die Zugriffszeit auf Daten zu verbessern und der Spannungsabfall in der Vorrichtung sinkt.
  • Die Konzentration des Dotierstoff Materials kann wenigstens 5 1018 Atome pro Kubikzentimeter betragen.
  • Der strukturierte Bereich kann ein Source/Drain Bereich eines Transistor sein, z.B. ein Transistor einer logischen Vorrichtung, oder ein Kontaktbereich zum Kontaktieren eines Source/Drain Bereichs einer Speicherzelle.
  • Titan Silizid, Titannitrid Silizid, Kobalt Silizid, Ytterbium Silizid und Erbium Silizid eignen sich insbesondere gut für n-dotierte strukturierte Bereich. Platin Silizid, Palladium Silizid und Rhenium Silizid werden vorzugsweise für p-dotierte strukturierte Bereiche verwendet.
  • Das Siliziumsubstrat, das die Dotierstoffe beinhaltet, kann einem Hochtemperatur Aktivierungsverfahren zum Aktivieren der Dotierstoffe unterzogen werden. In einem nächsten Schritt wird das Kontakt modifizierende Material in den strukturierten Bereich des dotierten Siliziumsubstrats implantiert oder auf dem strukturierten Bereich des dotierten Siliziumsubstrats abgeschieden. Die Siliziumsschicht wird auf dem modifizierten und dotierten strukturierten Bereich gebildet. Diese Art der Herstellung ist von besonderem Interesse für die Herstellung von Halbleiterspeicher Vorrichtungen, z.B. DRAM.
  • Das Kontakt modifizierende Material kann zuerst in die strukturierten Bereiche implantiert werden und nachträglich können die Dotierstoffe durch einen Hochtemperaturschritt aktiviert werden. Die Silizid Schicht wird auf dem modifizierten und dotierten strukturierten Bereich gebildet. Diese Art der Herstellung ist von besonderem Interesse für die Herstellung von logischen Vorrichtungen.
  • Die Silizid Schicht kann zuerst gebildet werden und nachfolgend kann das Kontakt modifizierende Material durch die Silizid Schicht auf die Oberfläche zumindest eines strukturierten Bereichs implantiert werden. Da es keinen Bedarf für einen Aktivierungsschritt des Kontakt modifizierenden Materials gibt, kann das Kontakt modifizierende Material bei einem späteren Stadium des Verfahrens angewandt werden.
  • Das Passivierungsmaterial kann auf der Oberfläche des mindestens einen Kontaktbereichs abgeschieden werden und die Silizid Schicht kann auf der Oberfläche gebildet werden, die mit dem Passivierungsmaterial versehen ist.
  • Das Kontakt modifizierende Material kann in eine Reaktionkammer während des Herstellens der Silizid Schicht eingebracht werden.
  • Das Kontakt modifizierende Material kann Schwefel aufweisen.
  • Das Kontakt modifizierende Material kann Silizium, Lanthan, Strontium, Gadolinium, Tellur, seltene Erden Metalle, insbesondere für n-dotierte strukturierte Bereiche aufweisen. Aluminium, Indium und Gallium können für p-dotierte strukturierte Bereiche verwendet werden. Ferner kann Germanium, Silizium, Xenon und Argon zum Implantieren eines Kontakt modifizierenden Materials verwendet werden.
  • Die Konzentration des Kontakt modifizierenden Materials übersteigt vorzugsweise 1013 Atome pro Kubikzentimeter. Eine geringere Konzentration zeigt ein unerwünschtes Ansteigen der Schottky Barriere, z.B. wenn Schwefel als Kontakt modifizierendes Material für stark p-dotierte strukturierte Bereiche verwendet wird, wenn ebenso in die p-dotierten strukturierten Bereiche implantiert wird.
  • Das Siliziumsubstrat kann mit vorgefertigten Halbleitervorrichtungen versehen sein, die mittels der strukturierten Bereiche kontaktiert sind und wobei eine Isolationsschicht über dem Siliziumsubstrat zum Bedecken der vorgefertigten Halbleitervorrichtungen vorgesehen werden und Öffnungen in die Isolationsschicht gebildet werden. Das Kontakt modifizierende Material wird durch die Öffnung zugeführt und die Silizid Schicht wird in der Öffnung gebildet.
  • Der untere Teil des Kontakts kann sich in den Source/Drain Bereich erstrecken.
  • Der untere Teil des Kontakts kann planar sein und die obere Oberfläche des Source/Drain Bereichs bedecken.
  • Eine Halbleitervorrichtung weist einen der obigen Transistoren auf.
  • Beschreibung der Zeichnungen
  • Bevorzugte Ausführungsformen des Verfahrens zum Herstellen von Kondensatorstrukturen gemäß der vorliegenden Erfindung werden nachfolgend mit Bezug auf die beigefügten Figuren zum Erläutern der Merkmale der Erfindung beschrieben.
  • In den Figuren:
  • 1 bis 4 zeigen Teilquerschnitte eines Siliziumsubstrats, um ein Verfahren zum Herstellen eines Kontaktes gemäß einer ersten Ausführungsform zu illustrieren;
  • 5 bis 8 zeigen Teilquerschnitte eines Siliziumsubstrats, um ein Verfahren zum Herstellen eines Kontakts gemäß einer zweiten Ausführungsform zu illustrieren;
  • 9 zeigt eine Teilquerschnitte eines Transistor; und
  • 10 zeigt eine Teilquerschnitte eines Transistor
  • Kurzbeschreibung der bevorzugten Ausführungsformen
  • Identische Bezugszeichen bezeichnen identische oder ähnliche Elemente in den 1 bis 10.
  • Die erste Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen eines Kontakts wird zusammen mit 1 bis 4 illustriert. 1 zeigt einen Teilquerschnitt eines Siliziumsubstrats 1. Der Teil des Siliziumsubstrats 1, der in 1 gezeigt ist, kann n-dotiert sein, zum Beispiel falls dieser Teil einen Source/Drain Bereich eines MOSFET Transistors bildet. Eine Maske 2 wird auf das Siliziumsubstrat 1 angewandt, um einen strukturierten Bereich 3 zu definieren. Der strukturierte Bereich kann ein Kontaktbereich auf oder in einem Source/Drain Bereich sein oder der Source/Drain Bereich selbst.
  • In einem ersten aber optionalen Schritt wird dotiertes Material 4 in einer hohen Dosis in das Siliziumsubstrat 1 deponiert. Der starke dotierte Bereich 5, das heißt mit einer Konzentration von wenigstens 5 1018 Atomen pro Kubikzentimeter, erstreckt sich vorzugsweise bis zu der Oberfläche 6 des Siliziumsubstrats 1. Die Polarität des stark dotierten Bereichs 5 ist die gleiche, wie die der Umgebung oder des teilweise umgebenden Siliziumsubstrats 1. Das bedeutet in dem obigen Beispiel eines n-dotierten Source/Drain Bereichs ist der stark dotierte Bereichs 5 ebenfalls n-dotiert.
  • Die Dotierstoffe werden durch einen Hochtemperatur Aktivierungsschritt aktiviert, der typischerweise für eine Dotierstoff-Aktivierung (Spike-/Laser-/Flashheilen) für wenige Millisekunden bis Sekunden angewandt wird.
  • In einem nächsten Schritt wird ein Kontakt modifizierende Material 7 in oder auf die Oberfläche 6 des Siliziumsubstrats 1 in dem strukturierten Bereich 3 abgeschieden. Die Ausführungsform wird mit Schwefel als dem am meisten bevorzugten Beispiel für ein Kontakt modifizierendes Material 7 erläutert, aber es ist zu beachten, dass andere Kontakt modifizierende Materialien 7, die nachfolgend aufgeführt werden, Schwefel ersetzen können oder zusätzlich zu Schwefel verwendet werden können.
  • An der Oberfläche 6 des Siliziumsubstrats 1 wird eine sehr dünne Schnittstellenschicht 8 von wenigen Nanometer Dicke 9 gebildet, die vorzugsweise stark dotiertes Siliziumsubstrat und Schwefelatome 7 aufweist (2). Die Konzentration des Schädels ist beispielsweise in dem Bereich von 1013–1015, vorzugsweise 0,5 1014–1,0 1014 Schwefelatome pro Quadratzentimeter. Eine bevorzugte Implantationstiefe 9 von etwa fünf bis 10 nm kann durch Implantieren der Schwefelatome mit einer kinetischer Energie von etwa 3 bis 6 keV erhalten werden.
  • In einem nächsten Schritt (3) wird das Siliziumsubstrat 1 an seiner Oberfläche 6 in dem strukturierten Bereich 3 silizidiert. Ein bevorzugtes Metall für das Silizid ist Titan oder Kobalt. Eine Schicht 10 aus Titan Silizid oder Kobalt Silizid 10 wird gebildet oder auf dem Siliziumsubstrat aufgewachsen und auf der Schicht 8 mit den Schwefelatomen.
  • Die Schicht mit den Schwefelatomen 8 bildet eine Schnittstellenschicht zwischen dem stark dotierten Siliziumsubstrat 5 und der Titan Silizid Schicht oder der Kobalt Silizid Schicht 10. An der Schnittstelle wird eine Schottky Barriere gebildet. Die Schwefelatome 7 an der Schnittstellenschicht 8 werden den spezifischen Widerstand des Kontakts verringern. Es wurde gezeigt, dass mittels Verwenden von Schwefel die spezifische Leitfähigkeit zwischen dem hoch dotierten Bereich 5 und der Silizid Schicht 10 um etwa 20 bis 50% erhöht wurde.
  • Die Herstellung des Kontakts wird durch Abscheiden eines Metalls abgeschlossen, insbesondere von Titan, Titannitrid oder Wolfram auf der Silizid Schicht 10 (4).
  • Die Abscheidung der Siliziumsatome 7 und das Aufwachsen auf den Silizid 10 kann in einem einzigen Schritt durchgeführt werden. Während dem Hinzufügen des Metalls können die Schwefelatome 7 ebenso in eine Reaktionskammer eingebracht werden.
  • Ein Hochtemperatur-Aktivierungsschritt zum Aktivieren der Schwefelatome ist nicht notwendig und wird daher nicht ausgeführt.
  • Eine zweite Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen eines Kontakts wird zusammen mit den 5 bis 8 illustriert. Zuerst wird eine Siliziumsubstrat 1 bereitgestellt, welches mittels einer Maske 2 zum Definieren eines strukturierten Bereichs 3 strukturiert wird. Der strukturierte Bereich 3 wird mit einem hoch dotierten Bereich 5 präpariert, wie in der ersten Ausführungsform.
  • Eine Silizid Schicht 12 wird unmittelbar auf die Oberfläche 6 des Siliziumsubstrats 1 aufgewachsen (6). Die Silizid Schicht kann aus einem der Materialien Titan Silizid und Kobalt Silizid oder anderen hierin aufgeführten bestehen.
  • Ein Kontakt modifizierende Material 13 wird durch die Silizid Schicht 12 implantiert, so dass eine Schnittstellen Schicht 14 zwischen der Silizid Schicht 12 und dem Siliziumsubstrat oder dem stark dotierten Bereich 5 des Siliziumsubstrats 1 gebildet wird. Das Kontakt modifizierende Material ist vorzugsweise Schwefel. Die Implantation kann mittels einer genetischer Energie der Schwefelatome von 3–6 keV durchgeführt werden.
  • Die Herstellung des Kontakts wird durch Abscheiden eines Metalls, vorzugsweise einem Metall entsprechend dem Metall, das die Silizid Schicht 12 bildet, oder durch Wolfram abgeschlossen.
  • Die Implantation der Schwefelatome oder andere Kontakt modifizierende Materialien kann durch die Silizid Schicht 12 angewandt werden, nachdem das dotierte Material in der Schicht 5 aktiviert wird und Kristalldefekte in dem hoch dotierten Bereich 5 durch einen Hochtemperatur Schritt ausgeheilt werden. Es gibt keinen Bedarf für eine Aktivierung des Kontakt modifizierenden Materials 13, um die Schottky Barrierenhöhe zu reduzieren.
  • Die Schottky Barrierenhöhe wird reduziert, wenn der hoch dotierte Bereich 5 mit einem n-dotierten Material dotiert wird. In dem Fall, dass der hoch dotierte Bereich 5 mit einem p-dotierten Material dotiert wird, wird die Schottky Barrierenhöhe nicht erhöht, sondern bleibt im wesentlichen konstant.
  • Dies ist erstaunlich, da ein theoretisches Standardmodell vorhersagen würde, dass das Fermi Niveau der Silizid Schicht durch den Schwefelgehalt verschoben werden würde. Solch eine Verschiebung würde vorteilhaft für entweder n-dotierte Bereiche oder p-dotierte Bereiche durch Verringern der Schottky Barrierenhöhe sein. Die Schottky Barrierenhöhe des entsprechenden gegensätzlich dotierten Bereichs (entweder p-dotierten Bereich oder n-dotierten Bereich in der obigen Reihenfolge) würde jedoch erhöht werden.
  • 9 illustriert einen Auswahltransistor, der in einem logischen oder Beschaltungsbereich einer DRAM Speichervorrichtung verwendet wird. Diese Transistoren 19 werden verwendet, um die Bit- und Wortleitungen der Speichervorrichtung zu adressieren. In dem logischen Bereich werden beide Typen von n-MOSFET und p-MOSFET verwendet. Beispielhaft zeigt 9 einen n-MOSFET. In dem Substrat 20 wird eine p-dotierte Wanne 21 gebildet. Ein Gateoxid 22 und eine Gateelektrode 23, 24 werden auf der p-Wanne 21 gebildet. Source/Drain Bereiche 25, die n-dotiertes Material aufweisen, werden in der p-Wanne 21 gebildet.
  • Eine Schnittstellenschicht 26, die Schwefelatome aufweist und ein Metall Silizid werden auf den Source/Drain Bereichen 25 gebildet. Das Metall Silizid ist vorzugsweise eines aus Titan Silizid und Kobalt Silizid. Während des Herstellens des Metall Silizids werden Schwefelatome oder andere Kontakt modifizierende Materialien in die Reaktionskammer eingeführt. Oder die Atome werden mittels einer Ionenimplantation in dem Metall Silizid abgeschieden.
  • Auf der Schnittstellenschicht 26 wird eine im Wesentlichen reine Metall Silizid Schicht 27 angewandt. Eine metallische Vertikalverbindung (plug) 28 wird auf der Oberseite des Silizids 27 gebildet, um die Kontakte fertig zustellen.
  • Die Schnittstellenschicht 26, die Silizid Schicht 27 und die metallische Vertikalverbindung 28 werden vorzugsweise gebildet, nachdem ein dielektrisches Material 29 auf der Transistorstruk tur 19 abgeschieden ist und Öffnungen in den strukturierten Bereichen 30 gebildet sind.
  • Die Herstellung der Schnittstellenschicht und der Silizid Schicht kann durch eines der Verfahren, die in Zusammenhang mit den 1 bis 8 illustriert sind, durchgeführt werden.
  • Zusammen mit 10 ist ein zweiter Typ eines Transistors 31 in einem Teil Querschnitt gezeigt, der mit einem der erfindungsgemäßen Verfahren hergestellt ist, die mit den 1 bis 8 illustriert sind. Im Gegensatz zu dem Transistor 19, der für Logik Bereiche der DRAM Vorrichtungen oder für eine reine Logik Vorrichtung verwendet werden, ist der Kontakt in der Source/Drain Bereiche 32 unterschiedlich gebildet. In ersten Schritten wird der Transistor 31, der aus den Source/Drain Bereichen 32 und dem Gateoxid 33 und der Gateelektrode 34 besteht, auf oder in dem Siliziumsubstrat 35 gebildet. In einem nächsten Schritt wird die Transistorstruktur 31 durch ein dielektrisches Material 36 bedeckt. Öffnungen 37 werden in das dielektrische Material 36 in dem Bereich der Source/Drain Bereiche 32 gebildet, die zu kontaktieren sind.
  • Ein silizidierter Bereich 38 wird in dem Source/Drain Bereiche 32 gebildet. Das Metall und die Reaktionsgase werden durch die Öffnung transportiert. Die Implantation der Schwefelatome 39 findet durch die bereitgestellten Öffnungen 37 in dem dielektrischen Material 36 statt. Die Reihenfolge der Schritte: Silizidieren des Source/Drain Bereichs und Implantieren der Schwefelatome kann ausgetauscht werden oder zur gleichen Zeit durchgeführt werden. Auf der Oberseite des silizidierten Bereichs wird eine metallische Vertikalverbindung zum Bilden eines CS-Kontakts abgeschieden.
  • Obwohl die vorliegende Erfindung mit Bezug auf eine bevorzugte Ausführungsform beschrieben wurde, ist sie nicht darauf beschränkt, sondern kann in vielfältiger Weise abgeändert werden, die einem Fachmann offensichtlich sind. Daher ist beabsichtigt, dass die vorliegende Erfindung nur durch den Umfang der hier beigefügten Ansprüche beschränkt ist.
  • Anstelle von Schwefel kann als Kontakt modifizierende Material Selen, Lanthan, Strontium, Gadolinium, Tellur, seltene Erden ebenso für Schnittstellen von n-dotiertem Silizium und wenigstens eines von Kobalt Silizid und Titan Silizid verwendet werden. Aluminium, Indium und Gallium eignen sich für Schnittstellen von p-dotiertem Silizium. Germanium, Silizium, Xenon und Argon können auch als Kontakt modifizierende Materialen verwendet werden.

Claims (16)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten: (a) Bereitstellen eines Siliziumsubstrats, das wenigstens einen strukturierten Bereich aufweist, in welchem Dotierstoff Material implantiert ist; (b) Bereitstellen eines Kontakt modifizierende Materials auf der Oberfläche des wenigstens einen strukturierten Bereichs und (c) Bilden einer Silizid Schicht auf der modifizierten Oberfläche des wenigstens einen strukturierten Bereichs, wobei die Silizid Schicht wenigstens eines aus enthält: Titan Silizid, Titannitrid Silizid, Kobalt Silizid, Nickel Silizid, Ytterbium Silizid, Erbium Silizid, Platin Silizid, Palladium Silizid und Rhenium Silizid.
  2. Verfahren nach Anspruch 1, wobei das Kontakt modifizierende Material in eine Reaktionskammer während des Bildens der Silizid Schicht eingeführt wird.
  3. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten: (a) Bereitstellen eines Siliziumsubstrats, das wenigstens einen strukturierten Bereich aufweist, in welchem ein Dotierstoff Material implantiert ist; (b) Bilden einer Silizid Schicht auf der Oberfläche des wenigstens einen strukturierten Bereichs, wobei die Silizid Schicht wenigstens eines aufweist aus: Titan Silizid, Titannitrid Silizid, Kobalt Silizid, Nickel Silizid, Ytterbium Silizid, Erbium Silizid, Platin Silizid, Palladium Silizid und Rhenium Silizid und (c) Implantieren eines Kontakt modifizierenden Materials durch die Silizid Schicht auf die Oberfläche des wenigstens einen strukturierten Bereichs.
  4. Verfahren nach Anspruch 1, wobei das Kontakt modifizierende Material Schwefel aufweist.
  5. Verfahren nach Anspruch 3, wobei das Kontakt modifizierende Material Schwefel aufweist.
  6. Verfahren nach Anspruch 1, wobei die Kontakt modifizierenden Materialien für n-dotierte strukturierte Bereiche aus wenigstens einem von Selen, Lanthan, Strontium, Gadolinium, Tellur, seltenen Erden sind und für p-dotierte Strukturen aus wenigstens einem von Aluminium, Indium und Gallium sind oder wenigstens eines aus Germanium, Silizium, Xenon und Argon sind.
  7. Verfahren nach Anspruch 3, wobei die Kontakt modifizierenden Materialien für n-dotierte strukturierte Bereiche aus wenigstens einem von Selen, Lanthan, Strontium, Gadolinium, Tellur, seltenen Erden sind und für p-dotierte Strukturen aus wenigstens einem von Aluminium, Indium und Gallium sind oder wenigstens eines aus Germanium, Silizium, Xenon und Argon sind.
  8. Verfahren nach Anspruch 1, wobei das Siliziumsubstrat mit vorgefertigten Halbleitervorrichtungen versehen ist, die mittels der strukturierten Bereichen kontaktiert sind; wobei eine Isolationsschicht über dem Siliziumsubstrat zum Bedecken der vorgefertigten Halbleitervorrichtungen bereitgestellt wird; Öffnungen in die Isolationsschicht gebildet werden; das Kontakt modifizierende Material durch die Öffnungen bereitgestellt wird und die Silizid Schicht in der Öffnung gebildet wird.
  9. Verfahren nach Anspruch 3, wobei das Siliziumsubstrat mit vorgefertigten Halbleitervorrichtungen versehen ist, die mittels der strukturierten Bereichen kontaktiert sind; wobei eine Isolationsschicht über dem Siliziumsubstrat zum Bedecken der vorgefertigten Halbleitervorrichtungen bereitgestellt wird; Öffnungen in die Isolationsschicht gebildet werden; das Kontakt modifizie rende Material durch die Öffnungen bereitgestellt wird und die Silizid Schicht in der Öffnung gebildet wird.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten in folgender Reihenfolge: (a) Bereitstellen eines Siliziumsubstrats, das wenigstens einen strukturierten Bereich aufweist, in welchem ein Dotierstoff Material in einer Konzentration von wenigstens 5 1018 Atomen pro Kubikzentimeter implantiert ist; (b) Implantieren von Schwefel in die Oberfläche des wenigstens einen strukturierten Bereichs in einer Oberflächen Konzentration von 1013–1015 Atomen pro Quadratzentimeter; (c) Aktivieren des Dotierstoff Materials mittels eines Hochtemperatur Ausheilungsschrittes; (d) Bilden einer Silizid Schicht auf der modifizierten Oberfläche des wenigstens einen strukturierten Bereichs, wobei die Silizid Schicht wenigstens eines aufweist aus: Titan Silizid, Titannitrid Silizid, Kobalt Silizid, Nickel Silizid, Ytterbium Silizid, Erbium Silizid, Platin Silizid, Palladium Silizid und Rhenium Silizid.
  11. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten in der folgenden Reihenfolge: (a) Bereitstellen eines Siliziumsubstrats, das wenigstens einen strukturierten Bereich aufweist, in welchem ein Dotierstoff Material in einer Konzentration von wenigstens 5 1018 Atomen pro Kubikzentimeter implantiert ist; (b) Aktivieren des Dotierstoff Materials mittels eines Hochtemperatur Ausheilungsschritts; (c) Implantieren von Schwefel in die Oberfläche des wenigstens einen strukturierten Bereichs in einer Oberflächen Konzentration von 1013–1015 Atomen pro Quadratzentimeter; (d) Bilden einer Silizid Schicht auf der modifizierten Oberfläche des wenigstens einen strukturierten Bereichs, wobei die Silizid Schicht wenigstens eines aufweist aus: Titan Silizid, Titannitrid Silizid, Kobalt Silizid, Nickel Silizid, Ytterbium Silizid, Erbium Silizid, Platin Silizid, Palladium Silizid und Rhenium Silizid.
  12. Halbleitertransistor mit: einem Source/Drain Bereich, einem Kontakt, der einen unteren Teil aufweist, der aus wenigstens einem von Titan Silizid, Titannitrid Silizid und Kobalt Silizid gebildet ist, einer leitfähige Schicht, die Schwefel an einer unteren Seite der Schicht aufweist, die angrenzend an das Metall Silizid ist, und eine untere Seite der Schicht angrenzend an den Source/Drain Bereich ist.
  13. Halbleitertransistor nach Anspruch 12, wobei der untere Teil des Kontakts sich in den Source/Drain Bereich erstreckt.
  14. Halbleitertransistor nach Anspruch 12, wobei der untere Teil des Kontakts planar ist und eine obere Oberfläche des Source/Drain Bereichs bedeckt.
  15. Halbleiterspeichervorrichtung, die einen Transistor gemäß Anspruch 12 in einem Beschaltungsbereich und/oder einem Speicherzellebereich aufweist.
  16. Halbleitertransistor mit: einem Source/Drain Bereich, einem Kontakt, der einen unteren Teil aufweist, der wenigstens aus Titan Silizid, Titannitrid Silizid und/oder Kobalt Silizid gebildet ist; einer leitfähigen Schicht, die Schwefel an einer unteren Seite der Schicht aufweist, die angrenzend an das Metall Silizid des Kontakts ist, und eine untere Seite der Schicht angrenzend an den Source/Drain Bereich ist.
DE102007054064A 2006-11-20 2007-11-13 Verfahren zum Herstellen einer Halbleitervorrichtung Ceased DE102007054064A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/602,066 US20080116494A1 (en) 2006-11-20 2006-11-20 Method for manufacturing a semiconductor device
US11/602,066 2006-11-20

Publications (1)

Publication Number Publication Date
DE102007054064A1 true DE102007054064A1 (de) 2008-05-29

Family

ID=39326602

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007054064A Ceased DE102007054064A1 (de) 2006-11-20 2007-11-13 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20080116494A1 (de)
JP (1) JP2008131051A (de)
CN (1) CN101188200A (de)
DE (1) DE102007054064A1 (de)
TW (1) TW200824087A (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2913283A1 (fr) * 2007-03-02 2008-09-05 St Microelectronics Crolles 2 Augmentation de la capacite d'un dispositif capacitif par micromasquage.
US7566651B2 (en) * 2007-03-28 2009-07-28 International Business Machines Corporation Low contact resistance metal contact
FR2930073B1 (fr) * 2008-04-11 2010-09-03 Centre Nat Rech Scient Procede de fabrication de transistors mosfet complementaires de type p et n, et dispositif electronique comprenant de tels transistors, et processeur comprenant au moins un tel dispositif.
JP5367340B2 (ja) * 2008-10-30 2013-12-11 株式会社東芝 半導体装置および半導体装置の製造方法
JP5550511B2 (ja) * 2010-09-29 2014-07-16 株式会社東芝 半導体装置の製造方法
US8349716B2 (en) * 2010-10-25 2013-01-08 International Business Machines Corporation Semiconductor device with reduced junction leakage and an associated method of forming such a semiconductor device
US8415751B2 (en) * 2010-12-30 2013-04-09 Intel Corporation Method to reduce contact resistance of N-channel transistors by using a III-V semiconductor interlayer in source and drain
CN103515217A (zh) * 2012-06-26 2014-01-15 中芯国际集成电路制造(上海)有限公司 金属硅化物层的形成方法和nmos晶体管的形成方法
US20140065819A1 (en) * 2012-09-03 2014-03-06 Intermolecular, Inc. Methods and Systems for Low Resistance Contact Formation
KR20140089639A (ko) * 2013-01-03 2014-07-16 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
KR20140121617A (ko) * 2013-04-08 2014-10-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20150118833A1 (en) * 2013-10-24 2015-04-30 Applied Materials, Inc. Method of making source/drain contacts by sputtering a doped target
DE102015102130B4 (de) * 2015-02-13 2022-07-14 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
US9484251B1 (en) * 2015-10-30 2016-11-01 Lam Research Corporation Contact integration for reduced interface and series contact resistance
KR102276650B1 (ko) 2017-04-03 2021-07-15 삼성전자주식회사 반도체 소자의 제조 방법
TW202335050A (zh) * 2022-02-22 2023-09-01 美商應用材料股份有限公司 用於半導體應用之低接觸電阻的非矽化物

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2537413B2 (ja) * 1989-03-14 1996-09-25 三菱電機株式会社 半導体装置およびその製造方法
JPH0727880B2 (ja) * 1989-11-10 1995-03-29 株式会社東芝 半導体装置の製造方法
JPH09205152A (ja) * 1996-01-25 1997-08-05 Sony Corp ２層ゲート電極構造を有するｃｍｏｓ半導体装置及びその製造方法
JPH10247747A (ja) * 1997-03-05 1998-09-14 Toshiba Corp 半導体発光素子およびその製造方法
US6197645B1 (en) * 1997-04-21 2001-03-06 Advanced Micro Devices, Inc. Method of making an IGFET with elevated source/drain regions in close proximity to gate with sloped sidewalls
US6187617B1 (en) * 1999-07-29 2001-02-13 International Business Machines Corporation Semiconductor structure having heterogeneous silicide regions and method for forming same
DE19964214C2 (de) * 1999-09-07 2002-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Driftzone eines Kompensationsbauelements
JP2001319893A (ja) * 2000-05-11 2001-11-16 Nec Corp 半導体装置の製造方法
US6635566B1 (en) * 2000-06-15 2003-10-21 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit
JP2002076336A (ja) * 2000-09-01 2002-03-15 Mitsubishi Electric Corp 半導体装置およびｓｏｉ基板
US20060189108A1 (en) * 2005-02-23 2006-08-24 Board Of Regents, The University Of Texas System Suppressing formation of metal silicides on semiconductor surfaces
US7504155B2 (en) * 2003-02-28 2009-03-17 Board Of Regents, The University Of Texas System Suppression of chemical reactivity on semiconductor surfaces
US7534729B2 (en) * 2003-02-28 2009-05-19 Board Of Regents, The University Of Texas System Modification of semiconductor surfaces in a liquid
DE10334353A1 (de) * 2003-07-25 2005-02-17 Forschungszentrum Jülich GmbH Verfahren zur Herstellung eines Kontaktes und elektronisches Bauelement, umfassend derartige Kontakte
US20050090067A1 (en) * 2003-10-27 2005-04-28 Dharmesh Jawarani Silicide formation for a semiconductor device
US7179700B2 (en) * 2004-07-21 2007-02-20 Freescale Semiconductor, Inc. Semiconductor device with low resistance contacts
US7211516B2 (en) * 2005-04-01 2007-05-01 Texas Instruments Incorporated Nickel silicide including indium and a method of manufacture therefor
JP4237161B2 (ja) * 2005-05-09 2009-03-11 エルピーダメモリ株式会社 半導体装置の製造方法
DE102005022840B3 (de) * 2005-05-18 2006-09-28 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktstrukturen für DRAM-Halbleiterspeicher

Also Published As

Publication number Publication date
TW200824087A (en) 2008-06-01
CN101188200A (zh) 2008-05-28
JP2008131051A (ja) 2008-06-05
US20080116494A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
DE102007054064A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE10031626B4 (de) Mit hochleitendem Material gefüllte Graben-Struktur und Verfahren zur Herstellung
EP0740347B1 (de) Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
DE19603165C2 (de) Halbleitervorrichtung mit einer Verdrahtungsschicht mit einem TiSi¶2¶-Film mit C49- oder C54-Struktur und Verfahren zu seiner Herstellung
DE10234931A1 (de) Verfahren zur Herstellung eines Metallsilizidgates in einer standardmässigen MOS-Prozesssequenz
DE3910033A1 (de) Halbleiterspeicher und verfahren zu dessen herstellung
EP1166350A1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
EP1005090B1 (de) Halbleiterbauelement mit zumindest einem Widerstandselement aufweisenden Kondensator sowie Verfahren zu dessen Herstellung
DE102007030321B4 (de) Halbleiterbauelement mit Gatestruktur und Herstellungsverfahren des Halbleiterbauelements
DE3543937A1 (de) Halbleitervorrichtung
EP0867926A1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE102005015789A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4435461A1 (de) Dünnfilmtransistoren und Verfahren zum Herstellen
DE112004003004T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3923619C2 (de)
EP0864177B1 (de) Festwert-speicherzellenanordnung und verfahren zu deren herstellung
EP1479105A1 (de) Floating-gate-speicherzelle, floating-gate-speicheranordnung, schaltkreis-anordnung und verfahren zum herstellen einer floating-gate-speicherzelle
DE112021002396T5 (de) Verfahren zur verwendung von ätzstoppmaterial bei der herstellung von kondensatoren, integrierte baugruppen, die kondensatoren umfassen
DE102007014115B3 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE19735826A1 (de) Vorgabe einer Dicke von Gateoxiden durch Implantieren von Stickstoff für integrierte Schaltungen
DE4007895C2 (de) Verfahren zum Reduzieren der Hot-Electron-Degradation in Halbleiterbauelementen
DE10152913A1 (de) Metallisierung integrierter Schaltungen unter Verwendung einer Titan-Aluminium-Legierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20120727