WO2006033465A1 - 半導体装置及びその製造方法、並びに処理液 - Google Patents

半導体装置及びその製造方法、並びに処理液 Download PDF

Info

Publication number
WO2006033465A1
WO2006033465A1 PCT/JP2005/018049 JP2005018049W WO2006033465A1 WO 2006033465 A1 WO2006033465 A1 WO 2006033465A1 JP 2005018049 W JP2005018049 W JP 2005018049W WO 2006033465 A1 WO2006033465 A1 WO 2006033465A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
film
semiconductor device
substrate
alloy
Prior art date
Application number
PCT/JP2005/018049
Other languages
English (en)
French (fr)
Inventor
Daisuke Takagi
Xinming Wang
Akira Owatari
Akira Fukunaga
Akihiko Tashiro
Original Assignee
Ebara Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corporation filed Critical Ebara Corporation
Priority to US11/663,351 priority Critical patent/US20080067679A1/en
Publication of WO2006033465A1 publication Critical patent/WO2006033465A1/ja
Priority to US12/629,332 priority patent/US20100075498A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, a bottom surface of an embedded wiring formed by embedding a wiring material (conductor) such as copper or silver in a wiring recess provided on the surface of a substrate such as a semiconductor wafer.
  • a wiring material such as copper or silver
  • a conductive film having a function of preventing thermal diffusion of the wiring material into the interlayer insulating film or a function of improving the adhesion between the wiring and the interlayer insulating film, a magnetic film covering the wiring, etc.
  • the present invention relates to a semiconductor device having a wiring protective film and a method for manufacturing the same.
  • the present invention also relates to a processing solution used for manufacturing such a semiconductor device.
  • CM chemical mechanical polishing
  • this type of wiring for example, copper wiring using copper as the wiring material, prevents thermal diffusion of the wiring (copper) to the interlayer insulation film and improves electromigration resistance to improve reliability.
  • Forming a barrier layer on the bottom and side surfaces of the wiring, and then laminating an insulating film (oxide film) to oxidize the wiring (copper) in an oxidizing atmosphere when making a semiconductor device having a multilayer wiring structure In order to prevent this, a method such as forming an anti-oxidation film is employed.
  • metals such as tantalum, titanium, tungsten or ruthenium or nitrides thereof have been generally used as this type of barrier layer.
  • silicon nitride, silicon carbide, etc. were generally used as the antioxidant film.
  • the wiring protective film made of cobalt alloy, nickel alloy or the like selectively covers the bottom and side surfaces or the exposed surface of the embedded wiring, and the thermal diffusion of the wiring. Prevention of electromigration and oxidation has been investigated.
  • the memory cell density is increased and the design rule is reduced, the current density of the copper wiring increases and the electromigration problem arises.
  • this write has the problem that the cell approaches and does not crosstalk.
  • the YOKE structure with a magnetic film such as a cobalt alloy or nickel alloy around the copper wiring is considered effective. This magnetic film is obtained, for example, by electroless plating.
  • a wiring recess 4 of the insulating film 2 made of S i O 2 or the like deposited on the surface of the substrate W such as a semiconductor wafer, composed of T a N or the like on the surface barrier After forming the layer 6, for example, copper plating is performed, a copper film is formed on the surface of the substrate W, and copper is embedded in the wiring recess 4. Thereafter, CMP (chemical mechanical polishing) is performed on the surface of the substrate W to planarize it, thereby forming a wiring 8 made of a copper film inside the insulating film 2. Then, on the surface of the wiring (copper film) 8, a wiring protective film (cover material) 9 made of a Co WP alloy, for example, obtained by electroless plating is selectively formed to protect the wiring 8 .
  • CMP chemical mechanical polishing
  • a process of selectively forming such a wiring protective film (covering material) 9 made of a CoWP alloy on the surface of the wiring 8 by general electroless plating will be described.
  • a substrate W such as a semiconductor wafer subjected to CMP processing is immersed in, for example, room temperature dilute sulfuric acid for about 1 minute to remove the wiring metal oxide film formed on the surface of the wiring.
  • a cleaning solution such as pure water
  • the substrate W is immersed in, for example, a room temperature PdC 1 2 / HC 1 mixed solution for about 1 minute.
  • the exposed surface of the wiring 8 is activated by attaching Pd as a catalyst.
  • the substrate W is immersed in a Co WP plating solution having a temperature of 80 ° C. for about 120 seconds for activation.
  • the surface of the wiring 8 is subjected to selective electroless plating, and then the surface of the substrate W is cleaned with a cleaning solution such as pure water.
  • a wiring protective film 9 made of a CoWP alloy film is selectively formed on the exposed surface of the wiring 8 to protect the wiring 8. Disclosure of the invention
  • the H protective film (cover material) made of Co WP alloy formed by electroless plating has a function as an anti-oxidation film and a function as a copper diffusion-preventing film. Sometimes required. In order to obtain such a function, wiring protection film It is necessary to increase the film thickness to some extent, but if this film thickness becomes too thick, it will be an obstacle to lowering resistance by adopting copper wiring. Electroless plating has a correlation between the material supply speed and the plating speed. The plating speed depends on the width of the wiring pattern and the density of the distribution. For example, the place where the wiring pattern is rough is used. The plating film (alloy film) tends to be thicker than where the wiring pattern is dense. Therefore, it is required to protect the wiring by forming a plating film (alloy film) with a more uniform film thickness over the entire area of the substrate and the like without depending on the density of the wiring pattern.
  • the present invention has been made in view of the above circumstances. For example, an alloy film having a minimum necessary thickness that has a diffusion preventing effect on oxygen and copper is reduced over the entire area of the substrate while reducing the dependency on the wiring pattern. It is an object of the present invention to provide a semiconductor device formed with a more uniform film thickness and protecting the wiring, a manufacturing method thereof, and a processing liquid used for manufacturing the semiconductor device.
  • the semiconductor device of the present invention includes tungsten or molybdenum at least partially around the embedded wiring formed by embedding a wiring material in a wiring recess formed in an insulator on a substrate.
  • An alloy film containing 1 to 9 atomic%, 3 to 12 at 0 mi C % of phosphorus or boron was formed by electroless plating.
  • the alloy film that is included depends on the density of the wiring pattern during the reaction, causing a difference in the supply rate, suppressing the difference in the film formation rate, A uniform film thickness is formed over the entire area. As a result, the wiring and the like can be protected with an alloy film formed with a more uniform film thickness over the entire area of the substrate and the like while reducing the dependency on the wiring pattern.
  • W or Mo in the alloy film, the thermal stability of the alloy film is increased, and impurities such as oxygen and copper can be prevented from permeating and diffusing through the alloy film. .
  • the alloy film By containing 3 to 12 atomic% of P (phosphorus) or B (boron) in the alloy film, the alloy film becomes amorphous or microcrystallized. For this reason, an alloy film having a good surface roughness can be formed with electroless adhesion without being substantially affected by the orientation of the substrate. In addition, it may be difficult for other impurities to move through the alloy film, or P may be stabilized by bonding with impurities or wiring metal, such as copper, which may cause impurities or wiring metal to be stabilized. Diffusion can be prevented.
  • the alloy film is selectively formed on the exposed surface of the embedded wiring.
  • the wiring becomes large. It can be prevented from being exposed to the atmosphere and altered by oxidation, etc., and the strength can also improve the adhesion between the wiring and an insulating film such as an anti-oxidation film laminated thereon via the alloy film. it can.
  • Current anti-oxidation films are generally made of Si NS i C, which has a slightly higher dielectric constant of 4-7, but by selectively forming an alloy film on the exposed surface of the wiring, Si N Instead of materials such as SiC and SiC, it is possible to use a low-dielectric constant but low-permittivity material as the anti-oxidation film.
  • An interlayer insulating film can be directly laminated on the substrate. This can further reduce the effective dielectric constant between the wires.
  • the alloy film may be formed on a bottom surface and a side surface of the embedded wiring.
  • the thermal diffusion prevention film formed on the bottom and side of the wiring is mainly made of Ti, Ta, W, Ru or its nitride or silicon nitride formed by PVD, CVD, ALD method. Yes.
  • This thermal diffusion prevention film with an alloy film formed by using an electroless plating method that is a wet process, it is possible to eliminate the need for a vacuum evacuation facility or the like and to reduce capital investment.
  • wet process wet process
  • the process can be continuously performed, thereby facilitating process management.
  • the wiring material is made of copper, copper alloy, silver, silver alloy, gold or gold alloy.
  • the method for manufacturing a semiconductor device includes a pretreatment for plating on a base surface, and a monolayer concentration of tungsten or molybdenum when the molar concentration of nickel or cobalt is set to 1 on the base surface after the plating pretreatment.
  • a pretreatment for plating on a base surface and a monolayer concentration of tungsten or molybdenum when the molar concentration of nickel or cobalt is set to 1 on the base surface after the plating pretreatment.
  • a component concentration ratio in which the molar concentration of the reducing agent containing phosphorus or poron is 1 to 15 and pH is 8.0 to 9.5
  • An alloy film is formed by bringing the treatment liquid into contact therewith.
  • the alloy film deposited by the plating reaction contains 1 to 9 a toni C % of W or Mo, and a difference occurs in the supply speed depending on the density of the wiring pattern during the plating reaction.
  • the alloy film can be provided with a function as an anti-oxidation film or a wiring metal diffusion-preventing film. In some cases, a compound is formed by the alloy film and impurities, and this can promote the function of the alloy film as an anti-oxidation film or the like.
  • pre-plating treatment on the surface of a buried wiring formed by embedding a spring material in a wiring recess formed in an insulator on the substrate.
  • the sodium content in the treatment liquid is preferably 1 g ZL or less.
  • alkali metal salt or ammine salt is used for each component of electroless plating solution, and KO H, NaOH, Ca (OH) 2 , ammonia or TMAH (tetramethyl hydroxide) is used as pH adjuster.
  • sodium diffuses into the semiconductor element, it changes the characteristics of the semiconductor element. Sodium, for example, is more likely to form a stable complex with a counterion than potassium, and precipitates are likely to form (lower solubility) when the liquid temperature is lowered. For this reason, it is possible to provide a stable process by reducing the sodium content in the treatment solution used for electroless plating to 1 g ZL or less and introducing potassium instead.
  • the content of ammonia or salt thereof and Z or organic alkali or salt thereof in the treatment liquid is preferably 0.1 mol / L or less.
  • each component of the electroless plating solution is an Al metal salt or an ammine salt
  • the pH adjusting agent is KO H, NaOH, Ca (OH) 2 , ammonia or TMAH.
  • An organic alkali aqueous solution is used.
  • the ammo air forms a stable complex with the metal in the plating solution and prevents the start of the reaction, resulting in a shortened life of the plating solution.
  • AMMOYUA may complicate liquid management due to the need for research. Therefore, the content of ammonia or its salt and / or organic alcohol or its salt in the processing solution used for electroless plating is ⁇ . I molZ L or less, and potassium is introduced as a counter ion By doing so, it becomes possible to provide a stable process.
  • the temperature at which the treatment liquid comes into contact with the base surface is 50 to 90 degrees.
  • the temperature of the treatment liquid at the time of contact with the substrate surface is set to 50 to 90 degrees, the reactivity of the treatment liquid is made constant, and the alloy film excellent in in-plane film thickness uniformity. (Me Can be obtained.
  • the temperature of this treatment liquid is more preferably 60 to 75 degrees.
  • the tungsten concentration of molybdenum or molybdenum is 0.5 to 4.0, and the molar concentration of the reducing agent containing phosphorus or boron is 1-1.
  • the component concentration ratio was 5, and the pH was 8.0 to 9.5.
  • the content of sodium in the treatment liquid is preferably 1 g / L or less.
  • the content of ammonia or a salt thereof and / or an organic alcohol or a salt thereof in the treatment solution is preferably 0.1 mol mol or less.
  • the treatment liquid contains citrate or tartrate, and boric acid or tetraborate.
  • the metal complexing agent contains carboxylic acids such as citrate and tartaric acid, and citrate or tartrate that does not contain a lot of ammonia, so that the shape of the complex changes when heated continuously. And stable deposition can be performed.
  • carboxylic acids such as citrate and tartaric acid, and citrate or tartrate that does not contain a lot of ammonia, so that the shape of the complex changes when heated continuously. And stable deposition can be performed.
  • boric acid and tetraborate have a buffering action at the reaction interface in a bath in which almost no ammonia is present; thus, a stable plating reaction can be obtained by containing boric acid or tetraborate. Can do.
  • the citrate or the tartrate has a force lime as a counter ion
  • the tetraborate also has a force rum as a counter ion.
  • Cyanates having sodium as a counter ion generally have low solubility and may crystallize in the processing solution.
  • citrates having ammonia as a counter ion generally have a low boiling point, and therefore volatilize during heating, making liquid management complicated.
  • potassium as a counter ion such as citrate, stable plating can be performed with good reproducibility.
  • the treatment liquid preferably further contains a phosphinate.
  • phosphinic acid hypophosphorous acid
  • DMA B dimethylamine borane
  • hydrazine and the like are generally known as electroless reducing agents.
  • DMA B dimethylamineborane
  • phosphinic acid is relatively stable. By using this as a reducing agent, the life of the liquid can be extended.
  • the phosphinic acid salt is preferably an aqueous solution of phosphinic acid whose counter ion is a hydrogen ion.
  • phosphinic acid hypophosphorous acid
  • sodium phosphinate and ammonium phosphinate are generally known.
  • these salts as described above, there are problems of solubility and semiconductor contamination (sodium) and bath life (ammonia). Therefore, by using an aqueous solution of phosphinic acid (hypophosphorous acid): H 3 PO 2 that does not contain a counter ion (the counter ion is a hydrogen ion), a bath that can cope with the above problems can be made.
  • an alloy having a minimum required film thickness that has a diffusion preventing effect on oxygen or copper, for example is formed with a more uniform film thickness over the entire area of the substrate while reducing the dependency on the wiring pattern.
  • the wiring can be protected by the film.
  • FIG. 1 is a cross-sectional view showing a state in which a wiring protective film is formed by electroless plating.
  • FIGS. 2A to 2C are diagrams showing, in order of processes, the CMP process of the copper wiring formation example in the semiconductor device.
  • FIGS. 3A to 3C are views showing the order after the CMP process of the copper wiring formation example in the semiconductor device according to the embodiment of the present invention.
  • FIG. 4 is a plan layout view showing an example of a semiconductor manufacturing apparatus.
  • FIG. 5A is a plan view showing isolated wirings formed on the sample in the example
  • FIG. 5B is a plan view showing dense wirings formed on the sample in the example.
  • FIG. 6A is a cross-sectional view schematically showing the alloy film formed on the surface of the isolated wiring in the example
  • FIG. 6B schematically shows the alloy film formed on the surface of the dense wiring in the example. It is sectional drawing.
  • the exposed surface of the wiring made of copper as the plating base is selectively covered with a wiring protective film (cover material) made of CoWP alloy, and the wiring (plating base) is covered with the wiring protective film (alloy film).
  • a wiring protective film cover material made of CoWP alloy
  • the wiring (plating base) is covered with the wiring protective film (alloy film).
  • FIG. 2A to 2C show, in order of process, the CMP process of the copper wiring formation example in the semiconductor device.
  • the semiconductor element for example, absolute, such as S i O 2 of an oxide film or L ow- k material film
  • Edge film (interlayer insulating film) 4 2 is deposited, and the inside of this insulating film 4 2 is, for example, lithographic. Form.
  • a barrier layer 45 made of TaN or the like is formed thereon, and a seed layer 46 as a power supply layer with electrolysis is formed thereon by sputtering or the like.
  • the exposed surface of the wiring 48 formed on the substrate W as described above is selectively covered with a wiring protective film 50 made of a CoWP alloy as shown in FIG. 3A.
  • an anti-oxidation film 52 such as SiN or SiC is formed on the surface of the substrate W as shown in FIG. 3B.
  • this antioxidant film 5 second surface for example, S i 0 2 and S i OF like insulating film (interlayer insulating film) 5 4 are stacked, the multilayer wiring structure Like to do.
  • the wiring protective film 50 is made of a CoWP alloy containing 1 to 9 atomic% of W (tungsten) and 3 to 12 atomic% of P (phosphorus).
  • the Co WP alloy film containing 1 to 9 atomic% of W causes a difference in supply rate depending on the density of the wiring pattern during the reaction, resulting in a difference in film formation rate.
  • the film is formed with a more uniform film thickness over the entire area of the substrate W by electroless plating while suppressing the above.
  • the exposed surface of the wiring 48 is formed with a wiring protective film (alloy film) 50 formed with a more uniform film thickness over the entire area of the substrate W while reducing the dependency on the wiring pattern.
  • the wiring 48 can be protected by being selectively covered.
  • the inclusion of W in the wiring protective film 50 increases the thermal stability of the wiring protective film 50 and prevents impurities such as oxygen and copper from penetrating through the wiring protective film 50 and diffusing. Can be prevented.
  • I CP -emission spectroscopy is used for the composition analysis of the alloy film.
  • the alloy film is amorphous or microcrystallized. For this reason, it is possible to form the wiring protective film 50 having a good surface roughness with no electrolysis adhesion, almost without being affected by the orientation of the wiring 48 as the base. Furthermore, it may be difficult for other impurities to move through the wiring protective film 50, and P may be stabilized by bonding with impurities or wiring metal such as copper. It is possible to prevent the wiring metal from diffusing. In this way, the exposed surface of the wiring 48 is selected by the wiring protective film 50 made of CoWP alloy.
  • the wiring 4 8 By selectively covering and protecting the wiring 4 8, it is possible to prevent the wiring 4 8 from being exposed to the atmosphere and being deteriorated by oxidation or the like. Moreover, the wiring 4 8 can be protected via the wiring protective film 50. It is possible to improve the adhesion between the insulating film such as the antioxidant film 52 and the like laminated thereon.
  • the anti-oxidation film 52 is generally formed of SiN or SiC having a slightly higher dielectric constant of 4 to 7, but the wiring protective film (alloy film) is formed on the exposed surface of the wiring 48.
  • the insulating film (interlayer insulating film) 54 can be laminated directly on the alloy film 50 by eliminating the antioxidant film 52. As a result, the effective dielectric constant between the wirings 48 can be further reduced.
  • the wiring protective film 50 is made of Co WP alloy, but Ni is substituted for Co, Mo (molybdenum) is substituted for W, and B (boron is substituted for P). ) May be used respectively.
  • a barrier layer 45 made of TaN or the like is formed on the bottom and side surfaces of the wiring 48.
  • the barrier layer 45 may be made of a Co PW alloy formed by electroless plating as described above.
  • the barrier layer 45 as a thermal diffusion prevention film is composed of a Co WP alloy film formed using the electroless plating method, which is a wet process, thereby eliminating the need for vacuum evacuation equipment and the like. Capital investment can be reduced.
  • wet processing wet processing
  • continuous processing is possible, which makes it easy to manage the process. Become.
  • the wiring material for example, copper alloy, silver, silver alloy, gold or gold alloy is used in addition to copper.
  • Various wiring metals are conceivable, but semiconductor devices that are required to protect wiring with an alloy film formed by electroless plating are generally limited to highly integrated devices.
  • copper, a copper alloy, silver, a silver alloy, gold, or a gold alloy as a wiring material for a highly integrated semiconductor device in this manner, the speed and density of the semiconductor device can be increased.
  • FIG. 4 shows an example of a semiconductor manufacturing apparatus used to selectively form a wiring protective film (alloy film) 50 on the exposed surface of the wiring 48 as shown in FIG. 3A.
  • this semiconductor manufacturing apparatus is provided with a load / unload unit 12 for placing and accommodating a substrate cassette 10 accommodating a substrate on which wiring 48 is formed.
  • Electroless fittings 2 2 for forming 50 are arranged in series.
  • Post-processing unit 2 4 which performs post-processing of the substrate to improve the selectivity of the wiring protective film 50 formed on the surface of the substrate by electroless angle plating at the position along the other long side of the housing 16
  • a film thickness measuring unit 30 for measuring the film thickness of the dry unit 26 for drying the post-processed substrate 26, the heat process unit 28 for performing the heat treatment (anneal) on the substrate W after drying, and the wiring protective film 50 are connected in series. Is arranged. Furthermore, it can run along the rail 3 2 in parallel with the long side of the housing 16, and the substrate can be moved between each of these units and the substrate cassette 10 mounted in the load / unload unit 1 2. Transfer robot for delivery 3 4 Forces Placed between the linearly arranged units.
  • the housing 16 is subjected to a light shielding process, so that the following steps in the housing 16 can be performed in a light-shielded state, that is, without light such as illumination light hitting the wiring. It ’s like that.
  • a light-shielded state that is, without light such as illumination light hitting the wiring. It ’s like that.
  • a cleaning treatment chemical cleaning
  • a chemical solution such as diluted oxalic acid is sprayed toward the surface of the substrate W, and the remaining CMP such as copper remaining on the surface of the insulating film 42 or the wiring 48
  • the cleaning liquid remaining on the surface of the substrate W is rinsed (cleaned) with a rinse solution such as pure water.
  • Chemicals used here include inorganic acids such as hydrofluoric acid, sulfuric acid, and hydrochloric acid with a pH of 2 or less, and formic acid, acetic acid, succinic acid, tartaric acid, citrate, maleic acid, salicylic acid, etc. Acid having a pH of 5 or less, and a halide, a carboxylic acid, a dicarboxylic acid, an oxycarboxylic acid and a chelating agent such as a water-soluble salt thereof are added.
  • CMP residues and wiring (under plating) Ground) It is possible to remove surface oxides and improve plating selectivity and adhesion to the substrate.
  • the substrate W after the cleaning process and the rinsing process is transported to the second pretreatment unit 20 by the transport robot 34, where the substrate W is held face down and the catalyst is applied to the surface.
  • a mixed solution such as P d C 1 2 / HC 1 is sprayed toward the surface of the substrate W, and as a result, P d as a catalyst is applied to the surface of the wiring 48.
  • Pd nuclei as catalyst nuclei (seed) are formed on the surface of the wiring 48, and the exposed surface of the surface wiring of the self-wire 48 is activated.
  • the catalyst chemical solution remaining on the surface of the substrate W is rinsed (washed) with a rinse solution such as pure water.
  • the substrate W which has been provided with the catalyst and rinsed, is transferred to the electroless plating unit 22 by the transfer robot 34, where the substrate W is held face down, and the surface is subjected to electroless plating.
  • the substrate W is immersed in a Co WP solution (treatment solution) with a liquid temperature of 80 ° C for about 120 seconds, for example, on the surface of the activated wiring 48.
  • a wiring protection film (alloy film) 50 is selectively formed by selective electroless plating (with electroless C o WP lid).
  • the wiring protective film (alloy film) 50 deposited by the plating reaction contains W in an amount of 1 to 9 atomic%, and there is a difference in the supply rate depending on the density of the wiring pattern during the plating reaction. As a result, it is possible to suppress the difference in film formation rate as a result, and to increase the thermal stability of the wiring protective film 50, so that impurities such as oxygen and copper are added to the hot spring protective film 50. Transmission and diffusion can be prevented. Further, by containing 3 to 12 atomic% of P in the wiring protective film 50 deposited by the plating reaction and allowing P to exist around Co, impurities can be exposed to the outside of the wiring protective film 50.
  • the wiring protective film 50 can be provided with a function as an antioxidant film or a wiring metal diffusion preventing film.
  • a compound is formed by the wiring protective film 50 and impurities, and this can promote the function of the wiring protective film 50 as an antioxidant film or the like.
  • the content of sodium in the treatment liquid is preferably 1 g / L or less,
  • the content of ammonia or a salt thereof and / or organic alcohol or a salt thereof is preferably 0.1 mol mol or less.
  • alkali metal salt and ammine salt are used for each component of electroless plating solution
  • ⁇ ⁇ adjuster is KO H, NaOH, C a (OH) 2 , ammonia or TMAH (water oxidation)
  • An aqueous solution of organic alcohol such as tetramethylamine is used.
  • organic alcohol such as tetramethylamine
  • MONMONIA forms a stable complex with the metal in the plating solution and hinders the start of the reaction, resulting in not only shortening the life of the plating solution, but also volatilization. May be complicated.
  • the content of sodium in the treatment liquid is set to 1 g / L or less, and instead of introducing potassium or the like, the content of ammonia salt and / or tetramethylammonium hydroxide is reduced to 0.
  • the treatment liquid preferably contains taenoate or tartrate, and folic acid or tetrafolate.
  • boric acid and tetraborate have a pH buffering action at the reaction interface in a bath in which almost no ammonia is present.
  • boric acid or tetraborate By containing boric acid or tetraborate, a stable plating reaction can be obtained. .
  • the citrate or the tartrate has potassium as a counter ion
  • the tetraborate also has potassium as a counter ion.
  • Cyanates having sodium as a counter ion generally have low solubility and may crystallize in the processing solution.
  • citrates having ammonia as a counter ion generally have a low boiling point, and thus volatilize during heating, making liquid management complicated.
  • potassium as a counter ion such as citrate, stable plating can be performed with good reproducibility.
  • the treatment liquid preferably further contains a phosphinate.
  • phosphinic acid hypophosphorous acid
  • phosphinic acid mainly acts as a reducing agent.
  • DMA B dimethylamine porane
  • hydrazine a reducing agent
  • DMA B dimethylamine poran
  • hydra Gin a reducing agent
  • phosphinic acid is relatively stable, and by using it as a reducing agent, the life of the liquid can be prolonged.
  • organic substances called stabilizers may be introduced into the liquid.
  • sulfur-containing organic substances such as thiodipropionic acid, thiodiglycolic acid, thiourea, 2-aminothiazole, and mercaptobenzothiothiazole are introduced at 100 ppm or less, and bipyridyl and phenant mouths are introduced.
  • nitrogen-containing organic substances such as phosphorus, the life of the electroless plating solution containing Co, Ni, Cu, etc. as the main metal ion species can be extended.
  • the phosphinic acid salt is preferably an aqueous solution of phosphinic acid whose counter ion is a hydrogen ion.
  • phosphinic acid (hypophosphorous acid) ion supply salt sodium phosphinate or ammonium phosphinate is generally known.
  • these salts have solubility and semiconductor contamination problems (sodium) and bath life problems (ammonia). Therefore, by using an aqueous solution of phosphinic acid (hypophosphorous acid): H 3 P 0 2 that does not contain a counter ion (the counter ion is a hydrogen ion), a bath that can cope with the above problems is created. Can do.
  • the deposition rate of the wiring protective film (alloy film) 50 by electroless plating is 1 to 40 nm per minute. Since the deposition rate is directly related to productivity, it cannot be slowed down too much. On the other hand, if it is too fast, the uniformity and reproducibility of the distribution spring protective film 50 cannot be secured.
  • the wiring protective film 50 needs to have a film thickness of at least about 5 nm for that purpose, and is not more than about 50 nm from the viewpoint of minimizing the increase in wiring resistance. Is required. In this case, the film formation rate is generally 1 to 40 nm per minute, preferably 2 to 10 nm per minute.
  • the temperature at which the processing liquid contacts the surface of the wiring 48, which is the plating base is 50 to 90 degrees C. This makes the reactivity of the processing liquid constant.
  • a wiring protective film (alloy film) 50 having excellent in-plane film thickness uniformity can be obtained.
  • the temperature of this treatment liquid is more preferably 60 to 75 degrees.
  • the wiring protective film 50 that selectively covers the exposed surface of the wiring 48 and protects the wiring 48, all of which are heated.
  • a plating solution with a liquid temperature of 50 ° C or lower if a plating solution with a liquid temperature of 50 ° C or lower is used, a sufficient film forming speed cannot be obtained. If a plating liquid with a liquid temperature of 90 ° C or higher is used, the film forming speed is high. It is difficult to perform stable film formation because of excessive evaporation and excessive water evaporation. For this reason, the substrate is brought into contact with a plating solution set at a liquid temperature of 50 to 90 ° C as the substrate temperature, By performing film formation by plating, film formation with good reproducibility can be performed.
  • a stop solution made of a neutral solution having a pH of 6 to 7.5 is brought into contact with the surface of the substrate W to stop the electroless plating process.
  • This treatment time is preferably 1 to 5 seconds, for example.
  • the stop liquid include pure water, hydrogen gas-dissolved water, and electrolytic sword water. Similar to the above, depending on the material composition of the surface, the wiring material may corrode due to the action of local batteries, etc. In such a case, by stopping the plating with ultrapure water with reducing properties, Such harmful effects can be avoided.
  • rinsing liquid is rinsed (cleaned) with a rinsing liquid such as pure water to remain on the surface of the substrate.
  • a wiring protective film 50 made of a Co WP alloy film is selectively formed on the surface of the wiring 48 to protect the wiring 48.
  • the substrate W after the electroless plating process is transferred to the post-processing unit 24 by the transfer robot 34, where the wiring protective film (alloy film) 50 formed on the surface of the substrate W is selected.
  • a post-plating process is performed to improve the yield and increase the yield.
  • a chemical solution containing one or more of a surfactant, an organic alkali and a chelating agent is added to the substrate W.
  • the plating residue such as metal fine particles on the interlayer insulating film 42 is completely removed, and the plating selectivity is improved.
  • the surfactant is preferably nonionic
  • the organic alkali is preferably quaternary ammonium or ammine
  • the chelating agent is preferably ethylenediamine or organic acid.
  • the chemical solution remaining on the surface of the substrate W is rinsed (washed) with a rinse solution such as pure water.
  • a rinse solution such as pure water.
  • the rinse liquid include pure water, hydrogen gas-dissolved water, and electrolytic sword water.
  • the wiring material may corrode due to the action of local batteries, etc.In such a case, rinsing with ultrapure water with reducing properties can This can avoid harmful effects.
  • the post-processed substrate W is transported to the drying unit 26 by the transport robot 34 and rinsed as necessary, and then the substrate W is rotated at high speed and spin-dried.
  • a series of processes for forming the wiring protective film 50 by electroless bonding can be continuously performed on the exposed surface of the embedded wiring 48 formed on the surface of the substrate W, and the substrate is brought to a dry state. Since it is finished, not only can it be transferred to the next process as it is, but also the deterioration of the wiring protective film (alloy film) 50 until the next process can be suppressed.
  • the substrate W after the spin drying is transferred to the heat treatment unit 28 by the transfer robot 34, and here, the substrate W after the post treatment is subjected to a heat treatment (anneal) for modifying the wiring protective film 50.
  • the temperature required for reforming the wiring protective film 50 is at least 120 ° C or higher when considering the actual processing time, and considering the heat resistance of the material constituting the device, 4 5 It is desirable not to exceed 0 ° C. For this reason, the temperature of this heat treatment (anneal) is, for example, 120 to 45 ° C.
  • the substrate W after the heat treatment is transferred to a film thickness measuring unit 30 such as an optical type, AFM, EDX, etc. by a transfer robot 34, and the wiring 48 is connected to the film thickness measuring unit 30. Measure the film thickness of the wiring protection film 50 formed on the surface, and load the substrate W after this film thickness measurement with the transport robot 3 4 ⁇ Return to the substrate cassette 10 mounted on the unload unit 1 2 .
  • a film thickness measuring unit 30 such as an optical type, AFM, EDX, etc.
  • the measurement result obtained by measuring the thickness of the wiring protective film 50 formed on the exposed surface of the wiring 48 on-line or off-line is fed back before the electroless plating process.
  • the processing time of the plating process for the next substrate is adjusted according to the change in the film thickness.
  • the film thickness of the wiring protective film 50 formed on the exposed surface of the wiring 48 can be controlled to be constant.
  • the wiring protective film 50 When selectively forming the wiring protective film 50 on the exposed surface of the wiring 48, prior to the process of cleaning the exposed surface of the wiring 48, chemical mechanical polishing, electrochemical polishing, or combined electrochemical polishing. It is preferable to planarize the exposed surface of the wiring 48 by any of the above, whereby the wiring protective film 50 can be further planarized.
  • a CoWP alloy film is formed using a CoWP electroless plating solution, but Ni is substituted for Co and Mo is substituted for W. And B may be used instead of P, respectively.
  • Figure 5A shows an isolated wiring 62 made of copper with a length of 0.25 m and a straight line between pads 60 and 60 with a width of 0.25 m, and a wiring width of 0.25 ⁇ m shown in Figure 5B.
  • a 20 Omm wafer was prepared as a sample, which was placed in parallel at an interval of 0.25 // m and a mixture of dense wiring 66 made of copper with a length of about 300 mm connecting the pads 64 and 64.
  • These wirings 62 and 66 were formed by forming a barrier layer made of Ta and a copper seed layer by sputtering, embedding copper with electrolytic plating, and then performing CMP treatment to planarize the wiring. .
  • the sample was cleaved, and the sample was immersed in room temperature oxalic acid (2 wt%) for 1 minute, then washed with pure water, and 0.1 gZL: P dC 1 2 and 0. It was immersed in a mixed solution of 1M: HC 1 for 30 seconds. Thereafter, it was washed with pure water and immersed in a plating solution (treatment solution) having the following composition and heated for 2 minutes to form an alloy film (distribution spring protective film) on the surface of the wiring. Thereafter, it was washed with pure water and dried. The cross section of the sample after this treatment was evaluated by SEM.
  • the film thickness of the alloy film was calculated as the film thickness where the portion protruding from the surface of the interlayer insulating film was formed.
  • the composition of the alloy film was measured by dissolving the sample with aqua regia and then using the ICP-emission analysis method.
  • an alloy film 68 with a film thickness of 40 nm is formed on the surface, and in the dense wiring 66, as shown in FIG. 6B.
  • This film thickness ratio is a much improved value compared to the conventional example (eg, about 6.5: 1).
  • Example 1 Prepare the same sample as in Example 1 and use the plating solution (treatment solution) with the following composition to form an alloy film (wiring protective film) on the surface of the wiring under the same conditions as in Example 1 Then, the thickness of the alloy film and the composition of the alloy film were determined.
  • the film thickness t of the alloy film 68 formed on the surface of the isolated wiring 62 shown in FIG. 6A is 100 nm
  • the alloy film 70 formed on the surface of the dense wiring 66 shown in FIG. the film thickness t 2 20 nm
  • This film thickness ratio is an improved value compared to the conventional example (eg, about 6.5: 1).
  • the present invention has a function of preventing thermal diffusion of wiring material into an interlayer insulating film on the bottom and side surfaces or an exposed surface of an embedded wiring formed by embedding a wiring material in a wiring recess provided on the surface of the substrate.
  • it is useful as a semiconductor device in which a conductive film having a function of improving the adhesion between the wiring and the interlayer insulating film or a wiring protective film such as a magnetic film covering the wiring is formed. Used.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体装置は、例えば酸素や銅に対する拡散防止効果を有する必要最小限の膜厚の合金膜を、配線パターンへの依存性を軽減しつつ、基板の全域に亘ってより均一な膜厚で形成して保護した配線を有する。半導体装置は、基板上の絶縁体内に形成した配線用凹部内に配線材料を埋込んで形成した埋込み配線の周囲の少なくとも一部に、タングステンまたはモリブデンを１～９atomic％、リンまたはボロンを３～１２atomic％含有する合金膜を無電解めっきで形成して構成されている。

Description

明細書 半導体装置及びその製造方法、 並びに処理液 技術分野
本発明は、 半導体装置及びその製造方法に係り、 特に半導体ウェハ等の基板の 表面に設けた配線用凹部に、 銅や銀等の配線材料 （導電体） を埋め込んで構成し た埋込み配線の底面及び側面、 または露出表面に、 配線材料の層間絶縁膜中への 熱的拡散を防止する機能あるいは配線と層間絶縁膜の密着性を向上させる機能 を有する導電膜や、配線を覆う磁性膜等の配線保護膜を形成した半導体装置及び その製造方法に関する。
また、 本発明は、 このような半導体装置の製造に使用される処理液に関する。 背景技術
半導体装置の配線形成プロセスとして、 トレンチ及びビアホール等の配線用 ω 部に配線材料 （導電体） を埋込むようにしたプロセス （いわゆる、 ダマシンプロ セス） が使用されつつある。 これは、 層間絶縁膜に予め形成したトレンチやビア ホール （配線用凹部） に、 アルミニウム、 近年では銅や銀等の金属ないしその合 金を埋め込んだ後、 余分な金属を化学機械的研磨 ( CM P ) によって除去し平坦 化するプロセス技術である。
従来この種の配線、 例えば配線材料として銅を使用した銅配線にあっては、 信 頼性向上のため、 層間絶縁膜への配線 （銅） の熱的拡散を防止しかつエレクトロ マイグレーション耐性を向上させるためのパリア層を配線の底面及び側面に形 成したり、 その後、 絶縁膜 （酸化膜） を積層して多層配線構造の半導体装置を作 る際の酸化性雰囲気における配線 （銅） の酸化を防止したりするため酸ィ匕防止膜 を形成するなどの方法が採用されている。 従来、 この種のバリア層としては、 タ ンタル、 チタン、 タングステンまたはルテニウムなどの金属あるいはその窒化物 が一般に採用されていた。 また酸化防止膜としては、 シリコン窒化物やシリコン 炭化物などが一般に採用されていた。
銅配線の微細配線化及ぴ電流密度の上昇が進むにつれ、 現状の酸化防止膜では 充分な信頼性が得られない場合が有る。 このため、 これに代わるもの、 あるいは これに付加するものとして、 コバルト合金やニッケル合金等からなる配線保護膜 で埋込み配線の底面及び側面、または露出表面を選択的に覆って、配線の熱拡散、 エレクトロマイグレーション及び酸化を防止することが検討されている。 また、 不揮発磁気メモリにおいては、 メモリセルが高密度化し設計ルールが小さくなる と銅配線の電流密度が増大しエレクトロマイグレーションの問題が生じる。 さら に、 この書込みには、 セルが小さくなると書込み電流は増大することに加え、 セ ルが接近し、 クロストークさせないことが課題となる。 これを解決するために、 銅配線の周囲にコバルト合金や二ッケル合金等の磁性膜を付与した Y O K E構 造が有効であると考えられている。 この磁性膜は、 例えば無電解めつきによって 得られる。
例えば、 図 1に示すように、 半導体ウェハ等の基板 Wの表面に堆積した S i O 2等からなる絶縁膜 2の内部に配線用凹部 4を形成し、 表面に T a N等からなる バリア層 6を形成した後、 例えば、 銅めつきを施して、 基板 Wの表面に銅膜を成 膜して配線用凹部 4の内部に銅を埋め込む。しかる後、基板 Wの表面に C M P (化 学機械的研磨） を施して平坦化することで、 絶縁膜 2の内部に銅膜からなる配線 8を形成する。 そして、 この配線 （銅膜） 8の表面に、 例えば無電解めつきによ つて得られる、 C o W P合金からなる配線保護膜 （蓋材） 9を選択的に形成して 配線 8を保護する。
一般的な無電解めつきによって、 このような C o W P合金からなる配線保護膜 (蓋材） 9を配線 8の表面に選択的に形成する工程を説明する。 先ず、 CM P処 理を施した半導体ウェハ等の基板 Wを、例えば常温の希硫酸中に 1分程度浸漬さ せて、 配線の表面に形成された配線金属の酸化膜等を除去する。 そして、 基板 W の表面を純水等の洗浄液で洗浄した後、 例えば常温の P d C 1 2/H C 1混合溶 液中に基板 Wを 1分間程度浸漬させ、 これにより、 配線 8の表面に触媒としての P dを付着させて配線 8の露出表面を活性化させる。 次に、 基板 Wの表面を純水 等で洗浄 （リンス） した後、 例えば液温が 8 0 °Cの C o W Pめっき液中に基板 W を 1 2 0秒程度浸漬させて、 活性化させた配線 8の表面に選択的な無電解めつき を施し、 しかる後、 基板 Wの表面を純水等の洗浄液で洗浄する。 これによつて、 配線 8の露出表面に、 C o W P合金膜からなる配線保護膜 9を選択的に形成して 配線 8を保護する。 発明の開示
ところで、無電解めつきによって形成される C o W P合金からなる配 H保護膜 (蓋材） には、 前述のように、 酸化防止膜としての機能や、 銅の拡散防止膜とし ての機能が求められることがある。 このような機能を得るためには、 配線保護膜 の膜厚をある程度厚くする必要があるが、 この膜厚が厚くなりすぎると、 銅配線 の採用による低抵抗化の阻害要因になる。 また、 無電解めつきは、 物質の供給速 度とめっき速度に相関があり、配線パターンの幅の大小や分布の粗密等にめっき 速度が依存して、 例えば配線パターンが粗の場所の方が、 配線パターンが密の場 所よりめっき膜 （合金膜） が厚くなる傾向がある。 このため、 配線パターンの粗 密等に依存することなく、 基板等の全域に亘つてより均一な膜厚のめっき膜 （合 金膜） を形成して配線を保護することが求められている。
本発明は、 上記事情に鑑みてなされたもので、 例えば酸素や銅に対する拡散防 止効果を有する必要最小限の膜厚の合金膜を、配線パターンへの依存性を軽減し つつ、 基板の全域に亘つてより均一な膜厚で形成して配線を保護した半導体装置 及びその製造方法、並ぴにこの半導体装置の製造に使用される処理液を提供する ことを目的とする。
上記目的を達成するため、 本発明の半導体装置は、 基板上の絶縁体内に形成し た配線用凹部内に配線材料を埋込んで形成した埋込み配線の周囲の少なくとも 一部に、 タングステンまたはモリブデンを l〜9 atomic%、 リンまたはボロンを 3〜 1 2 at0miC%含有する合金膜を無電解めつきで形成した。
W (タングステン)または M o (モリブデン）を 1〜 9 atomic0 /。含む合金膜は、 反応の際に配線パターンの粗密等に依存して供給速度に差が発生し、成膜速度に 差が出ることを抑制しつつ、 無電解めつきょって、 基板等の全域により均一な膜 厚で成膜される。 これによつて、 配線パターンへの依存性を軽減しつつ、 基板等 の全域に亘ってより均一な膜厚で成膜した合金膜で配線等を保護することがで きる。 しかも、 合金膜中に Wまたは M oを含むことで、 合金膜の熱的安定性が増 加し、 酸素や銅等の不純物が合金膜を透過して拡散するのを防止することができ る。
合金膜中に P (リン）または B (ボロン）を 3〜1 2 atomic%含有することで、 合金膜がアモルファスまたは微結晶化する。 このため、 下地の配向性の影響を殆 ど受けることなく、表面粗さの良好な合金膜を無電解めつきで成膜することがで きる。 更には、 他の不純物が合金膜中を移動しづらくしたり、 また、 Pが不純物 や配線金属、たとえば銅と結合して安定化したりする場合も有り、これによつて、 不純物や配線金属が拡散するのを防止することができる。
本発明の好ましい一態様において、 前記合金膜は、 前記埋込み配線の露出表面 に選択的に形成されている。
配線の露出表面を合金膜で選択的に覆って該配線を保護することで、配線が大 気中に曝され酸化等により変質されるのを防止し、 し力も、 合金膜を介して、 配 線とその上に積層される酸化防止膜等の絶縁膜との密着性を向上させることが できる。 現状の酸化防止膜は、 一般に誘電率が 4〜 7とやや高めの S i N S i C等で形成されているが、 配線の露出表面に合金膜を選択的に形成することで、 S i Nや S i C等の代わりに、酸化防止能力が多少低いが誘電率の低い材料を酸 化防止膜として使用することが可能となり、 場合によっては、 酸化防止膜を排除 して、 合金膜の上に直接、 層間絶縁膜を積層することができる。 これにより、 配 線間の実効誘電率を更に低下させることができる。
前記合金膜は、 前記埋込み配線の底面及び側面に形成されていてもよい。
配線の底面及び側面の形成される熱拡散防止膜は、 P VD、 C V D、 A L D法 によって形成される T i， T a， W, R uまたはその窒化物、 またはシリコン窒 化物が主流になっている。 この熱拡散防止膜を、 ウエット処理である無電解めつ き法を用いて形成した合金膜で構成することで、真空排気設備等を不要なして設 備投資を低減することができる。 また、 埋込み配線の形成における配線材料の埋 込み工程をウエット処理 （湿式） で行う場合、 連続しての処理が可能となり、 こ れによって、 工程の管理が容易になる。
本発明の好ましい一態様において、前記配線材料は、銅、銅合金、銀、銀合金、 金または金合金からなる。
配線金属としては様々なものが考えられるが、 無電解めつきによる合金膜で配 線を保護することが要求される半導体装置は、 一般に高集積化されたものに限ら れる。このように高集積化された半導体装置の配線材料として、銅、銅合金、銀、 銀合金、 金または金合金を使用することで、 半導体装置の高速化、 高密度化を図 ることができる。
本発明の半導体装置の製造方法は、 下地表面にめっき前処理を施し、 前記めつ き前処理後の下地表面に、 ニッケルまたはコバルトのモル濃度を 1とした場合に、 タングステンまたはモリブデンのモノレ濃度を 0 . 5〜4 . 0、 リンまたはポロン を含む還元剤のモル濃度を 1〜 1 5とした成分濃度比を有し、 p Hを 8 . 0〜9 . 5とした無電解めつき用の処理液を接触させて合金膜を成膜する。
これにより、 めっき反応によって析出した合金膜内に、 Wまたは M oを 1 ~ 9 atoniiC%含有させて、 めっき反応の際に配線パターンの粗密等に依存する供給速 度に差が発生し、結果としてめつきの成膜速度に差がでることを抑制するととも に、 合金膜の熱的安定性を増加させ、 酸素や銅等の不純物が合金膜を透過して拡 散するのを防止することができる。 めっき反応によって析出した合金膜内に、 Pまたは Bを 3〜1 2 atomic%含有 させ、 C oまたは N iの周りに Pまたは Bを存在させることによって、 不純物の 合金膜外への拡散を抑え、 合金膜に、 酸化防止膜や配線金属の拡散防止膜として 機能を持たせることができる。 なお、 合金膜と不純物とで化合物を作る場合もあ り、 これによつて、 合金膜の酸ィ匕防止膜等としての機能を助長させることができ る。
基板上の絶縁体内に形成した配線用凹部内に配 f泉材料を埋込んで形成した埋 込み配線を下地として、 この表面にめっき前処理を施すことが好ましい。
前記処理液中のナトリウムの含有量が、 1 g ZL以下であることが好ましい。 一般に、 無電解めつき液の各成分にはアルカリ金属塩やアンミン塩が使われ、 p H調整剤には KO H、 N a O H、 C a (O H) 2、 アンモニアまたは TMAH (水 酸化テトラメチルアンモユウム） を代表とした有機アル力リの水溶液が用いられ る。 し力 し、 ナトリウムは、 半導体素子中に拡散すると、 半導体素子の特性を変 えてしまう。 またナトリウムは、 例えばカリウムに比べて対イオンと安定な錯体 を形成しやすく、 液温を下げた際に析出物を生成しやすい （溶解度が低い）。 こ のため、 無電解めつきに使用される処理液中のナトリウムの含有量を 1 g ZL以 下とし、 替わりにカリウム等を導入することによって、 安定したプロセスを提供 することが可能になる。
前記処理液中のアンモエアもしくはその塩及び Zまたは有機アルカリもしく はその塩の含有量が、 0 . l mol/L以下であることが好ましい
一般に、 無電解めつき液の各成分にはアル力リ金属塩やアンミン塩が使われ、 p H調整剤には KO H、 N a O H、 C a (O H) 2、 アンモニアまたは TMAHを 代表とした有機アルカリの水溶液が用いられる。 し力 し、 アンモエアは、 めっき 液中の金属と安定な錯体を形成して反応の開始を妨げてしまい、結果としてめつ き液の寿命が短くする。 また、 アンモユアは、 揮究しゃすい為、 液管理を煩雑に することもある。 このため、 無電解めつきに使用される処理液中のアンモニアも しくはその塩及び または有機アル力リもしくはその塩の含有量を◦. I molZ L以下とし、 対イオンとして、 カリウム等を導入することによって、 安定したプ ロセスを提供することが可能になる。
前記処理液の前記下地表面に接触する際の温度が 5 0〜 9 0度であることが 好ましい。
このように、 下地表面に接触する際における処理液の温度を 5 0〜 9 0度とす ることで、 処理液の反応性を一定にして、 膜厚の面内均一性に優れた合金膜 （め つき膜） を得ることができる。 この処理液の温度は、 6 0 ~ 7 5度とすることが 更に好ましい。
本発明の処理液は、 ニッケルまたはコバルトのモル濃度を 1とした場合に、 タ ングステンまたはモリブデンのモノレ濃度を 0 . 5〜4. 0、 リンまたはボロンを 含む還元剤のモル濃度を 1〜1 5とした成分濃度比を有し、 p Hを 8 . 0〜9 . 5とした。
前記処理液中のナトリゥムの含有量は、 1 g / L以下であることが好ましい。 前記処理液中のアンモニアもしくはその塩及び/または有機アル力リもしく はその塩の含有量は、 0. I molZ L以下であることが好ましい。
前記処理液中に、 クェン酸塩または酒石酸塩、 及びホウ酸または 4ホウ酸塩を 含むことが好ましい。
金属の錯化剤として、 クェン酸や酒石酸等のカルボン酸を含み、 アンモニアを 多く含まないクェン酸塩または酒石酸塩を使用することで、連続して加熱した時 に錯体の形が変化することを防止して、安定した析出を行うことができる。また、 ホウ酸、 4ホウ酸塩はアンモニアが殆ど存在しない浴では、 反応界面での； H緩 衝作用を示すので、 ホウ酸または 4ホウ酸塩を含むことで、 安定しためっき反応 を得ることができる。
前記クェン酸塩または前記酒石酸塩は、 対イオンとして力リゥムを有し、 前記 4ホウ酸塩も、 対イオンとして力リゥムを有することが好ましい。
対イオンとしてナトリゥムを有するクェン酸塩等は、 一般に溶解度が低く、 処 理液中で結晶化する可能性がある。 また、 対イオンとしてアンモニアを有するク ェン酸塩等は、 沸点が一般に低く、 このため、 加温時に揮発して液管理が煩雑に なる。これに対して、クェン酸塩等の対イオンとしてカリウムを選択することで、 安定しためっき処理を再現性良く行うことができる。
前記処理液は、 ホスフィン酸塩を更に含むことが好ましい。
無電解めつき液中において、 ホスフィン酸 （次亜リン酸） は、 主に還元剤とし て作用する。無電解めつきの還元剤としては、 DMA B (ジメチルァミンボラン) やヒドラジン等が一般に知られている。 し力 し、 DMA B (ジメチルァミンボラ ン） ゃヒドラジン等は、 液中における安定性が一般に乏しく、 液の寿命が短くな る。 これに対して、 ホスフィン酸は、 比較的安定であり、 これを還元剤とするこ とで、 液の寿命を長することができる。
前記ホスフィン酸塩は、 対イオンが水素イオンであるホスフィン酸の水溶液で あることが好ましい。 ホスフィン酸 （次亜リン酸） イオンの供給塩としては、 ホスフィン酸ナトリウ ムゃホスフィン酸アンモ-ゥムが一般に知られている。 これらの塩にあっては、 前記の通り、 溶解度と半導体汚染の問題 （ナトリウム） や、 浴の寿命の問題 （ァ ンモユア） がある。 そこで、対イオンを含まない （対イオンが水素イオンである） ホスフィン酸 （次亜リン酸） ： H 3 P O 2の水溶液を使用することで、 上記の問題 に対応できる浴を作ることができる。
本発明によれば、 配線パターンへの依存性を軽減しつつ、 基板の全域に亘つて より均一な膜厚で形成した、 例えば酸素や銅に対する拡散防止効果を有する必要 最小限の膜厚の合金膜で配線を保護することができる。 図面の簡単な説明
図 1は、 無電解めつきによって配線保護膜を形成した状態を示す断面図である。 図 2 A乃至 2 Cは、 半導体装置における銅配線形成例の CM P処理までを工程 順に示す図である。
図 3 A乃至 3 Cは、本発明の実施の形態の半導体装置における銅配線形成例の CM P処理後を工程順に示す図である。
図 4は、 半導体製造装置の一例を示す平面配置図である。
図 5 Aは、 実施例において試料に形成された孤立配線を示す平面図で、 図 5 B は、 実施例において試料に形成された密集配線を示す平面図である。
図 6 Aは、実施例において孤立配線の表面に形成された合金膜を模式的に示す 断面図で、 図 6 Bは、 実施例において密集配線の表面に形成された合金膜を模式 的に示す断面図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態を、 図面を参照して説明する。 この例では、 めっき 下地としての銅からなる配線の露出表面を、 C o W P合金からなる配線保護膜 (蓋材） で選択的に覆って、 配線 （めっき下地） を配線保護膜 （合金膜） で保護 するようにした例を示す。
図 2 A乃至 2 Cは、 半導体装置における銅配線形成例の CM P処理までを工程 順に示す。 先ず、 図 2 Aに示すように、 半導体素子を形成した半導体基材 4 1上 の導電層 4 1 aの上に、 例えば S i O 2からなる酸化膜や L o w— k材膜等の絶 縁膜 （層間絶縁膜） 4 2を堆積し、 この絶縁膜 4 2の内部に、 例えばリソグラフ ィ ■エッチング技術により、 配,線用凹部としてのビアホー^ ^4 3とトレンチ 4 4 を形成する。 そして、 その上に T a N等からなるバリア層 4 5、 更にその上に電 解めつきの給電層としてのシード層 4 6をスパッタリング等により形成する。 そして、 図 2 Bに示すように、 基板 Wの表面に銅めつきを施すことで、 基板 W のビアホール 4 3及びトレンチ 4 4内に銅を充填させるとともに、絶縁膜 4 2上 に銅膜 4 7を堆積させる。 その後、 化学的機械研磨 (CM P ) などにより、 絶縁 膜 4 2上のバリア層 4 5， シード層 4 6及び銅膜 4 7を除去して、 ビアホール 4 3及ぴトレンチ 4 4内に充填させた銅膜 4 7の表面と絶縁膜 4 2の表面とをほ ぼ同一平面にする。 これにより、 図 2 Cに示すように、 絶縁膜 4 2の内部にシー ド層 4 6と銅膜 4 7からなる配線 （銅配線） 4 8を形成する。
本発明の半導体装置は、 上記のようにして基板 Wに形成した配線 4 8の露出表 面を、 図 3 Aに示すように、 C o W P合金からなる配線保護膜 5 0で選択的に覆 つて保護し、 更に、 基板 Wの表面に、 図 3 Bに示すように、 S i Nや S i C等の 酸化防止膜 5 2を形成する。 そして、 図 3 Cに示すように、 この酸化防止膜 5 2 の表面に、例えば S i 0 2や S i O F等の絶縁膜（層間絶縁膜） 5 4を積層して、 多層配線構造を構成するようにしている。
ここで、配線保護膜 5 0は、この例では、 W (タングステン）を 1〜 9 atomic%、 P (リン） を 3〜1 2 atomic%含有する C o WP合金から構成されている。 この ように、 Wが 1〜 9 atomic%含有する C o WP合金膜は、 反応の際に配線パター ンの粗密等に依存して供給速度に差が発生し、成膜速度に差が出ることを抑制し つつ、無電解めつきょって、基板 Wの全域に渡ってより均一な膜厚で成膜される。 これによつて、 配線パターンへの依存性を軽減しつつ、 基板 Wの全域に亘つてよ り均一な膜厚で成膜した配線保護膜 （合金膜） 5 0で配線 4 8の露出表面を選択 的に覆って該配線 4 8を保護することができる。 しかも、 配線保護膜 5 0中に W を含むことで、 配線保護膜 5 0の熱的安定性が増加し、 酸素や銅等の不純物が配 線保護膜 5 0を透過して拡散するのを防止することができる。
合金膜の組成分析には、 例えば I C P—発光分光分析法が用いられる。
また、 C o WP合金膜中に Pを 3〜1 2 atomic%含有することで、 合金膜がァ モルファスまたは微結晶化する。 このため、 下地となる配線 4 8の配向性の影響 を殆ど受けることなく、表面粗さの良好な配線保護膜 5 0を無電解めつきで成膜 することができる。 更には、 他の不純物が配線保護膜 5 0中を移動しづらくした り、 また、 Pが不純物や配線金属、 たとえば銅と結合して安定化したりする場合 も有り、これによつて、不純物や配線金属が拡散するのを防止することができる。 このように、 配線 4 8の露出表面を C o W P合金からなる配線保護膜 5 0で選 択的に覆って該配線 4 8を保護することで、配線 4 8が大気中に曝され酸化等に より変質されるのを防止し、 しかも、 配線保護膜 5 0を介して、 配線 4 8とその 上に積層される酸化防止膜 5 2等の絶縁膜との密着性を向上させることができ る。 この例では、 酸化防止膜 5 2は、 一般に誘電率が 4〜 7とやや高めの S i N や S i C等で形成されているが、 配線 4 8の露出表面に配線保護膜 （合金膜） 5 0を選択的に形成することで、 S i N S i C等の代わりに、 酸化防止能力が多 少低いが誘電率の低い材料を酸化防止膜 5 2として使用することが可能となり、 場合によっては、酸化防止膜 5 2を排除して、合金膜 5 0の上に直接、絶縁膜（層 間絶縁膜） 5 4を積層することができる。 これにより、 配線 4 8間の実効誘電率 を更に低下させることができる。
なお、 この例では、 配線保護膜 5 0を C o WP合金で構成しているが、 C oの 代わりに N iを、 Wの代わりに M o (モリブデン） を、 Pの代わりに B (ボロン） をそれぞれ使用してもよい。
また、 この例では、 配線 4 8の底面及び側面に、 T a N等からなるバリア層 4 5を形成した例を示している。 このバリア層 4 5を、 前述と同様な、 無電解めつ きで成膜される C o PW合金で構成するようにしてもよい。 このように、 熱拡散 防止膜としてのバリア層 4 5を、 ゥエツト処理である無電解めつき法を用いて形 成した C o W P合金膜で構成することで、真空排気設備等を不要なして設備投資 を低減することができる。 また、 埋込み配線の形成における配線材料の埋込みェ 程を、 例えば電解めつき等のウエット処理 （湿式） で行う場合、 連続しての処理 が可能となり、 これによつて、 工程の管理が容易になる。
配線材料としては、 銅の他に、 例えば銅合金、 銀、 銀合金、 金または金合金が 使用される。 配線金属としては様々なものが考えられるが、 無電解めつきによる 合金膜で配線を保護することが要求される半導体装置は、一般に高集積化された ものに限られる。 このように高集積化された半導体装置の配線材料として、 銅、 銅合金、 銀、 銀合金、 金または金合金を使用することで、 半導体装置の高速化、 高密度化を図ることができる。
図 4は、 図 3 Aに示すように、 配線 4 8の露出表面に配線保護膜 （合金膜） 5 0を選択的に形成するのに使用される半導体製造装置の一例を示す。 図 4に示す ように、 この半導体製造装置には、 配線 4 8を形成した基板を収容した基板カセ ット 1 0を載置収容するロード ·アンロードュニット 1 2が備えられている。 そ して、 排気系統を備えた矩形状ハウジング 1 6の一方の長辺側に沿った位置に、 基板のめっき前処理、 すなわち基板の表面を清浄化する第 1前処理ュニット 1 8、 清浄ィヒ後の配線 4 8の表面に触媒を付与して活性化させる第 2前処理ュニット 2 0及び基板 Wの表面 （被処理面） に無電解めつき処理を行って配線保護膜 （合 金膜） 5 0を成膜する無電解めつきュュット 2 2が直列に配置されている。 ハウジング 1 6の他方の長辺側に沿った位置に、 無電角 めっきによって基板の 表面に形成された配線保護膜 5 0の選択性を向上させるための基板の後処理を 行う後処理ュニット 2 4、 後処理後の基板を乾燥させる乾燥ュニット 2 6、 乾燥 後の基板 Wに熱処理 （ァニール） を施す熱処理ュニット 2 8及び配線保護膜 5 0 の膜厚を測定する膜厚測定ユニット 3 0が直列に配置されている。 更に、 ハウジ ング 1 6の長辺と平行にレール 3 2に沿って走行自在で、 これらの各ュニット及 びロード ·アンロードュ-ット 1 2に搭載された基板カセット 1 0との間で基板 の受渡しを行う搬送ロボット 3 4力 直線状に配置された各ュニットに挟まれた 位置に配置されている。
ここで、 ハウジング 1 6には遮光処理が施され、 これによつて、 このハウジン グ 1 6内での以下の各工程を遮光状態で、 つまり、 配線に照明光等の光が当たる ことなく行えるようになつている。 このように、 配線に光を当たることを防止す ることで、 例えば銅からなる配線に光が当たって光電位差が生じ、 この光電位差 によって配線が腐食してしまうことを防止することができる。
次に、 この半導体製造装置による一連の処理について説明する。
先ず、 図 2 Cに示す、 表面に配線 4 8を形成し乾燥させた基板 Wを該基板 Wの 表面を上向き （フェースアップ） で収納してロード'アンロードユニット 1 2に 搭載した基板カセット 1 0から、 1枚の基板 Wを搬送口ボット 3 4で取り出して 第 1前処理ュニット 1 8に搬送する。 この第 1前処理ュニット 1 8では、 基板 W をフェースダウンで保持して、この表面に、めっき前処理としての清浄化処理（薬 液洗浄） を行う。 つまり、 例えば液温が 2 5 °Cで、 希釈蓚酸等の薬液を基板 Wの 表面に向けて噴射して、絶縁膜 4 2の表面に残った銅等の CM P残さや配線 4 8 上の酸化物等を除去し、 しかる後、 基板 Wの表面に残った洗浄楽液を純水等のリ ンス液でリンス （洗浄） する。
ここで使われる薬液としては、 p Hが 2以下のふつ酸、 硫酸、 塩酸等の無機酸 や、 蟻酸、 酢酸、 蓚酸、 酒石酸、 クェン酸、 マレイン酸、 サリチル酸等の: H 5 以下のキレート能力を有する酸、 p H 5以下の酸であってハロゲン化物、 カルボ ン酸、 ジカルボン酸、 ォキシカルボン酸ならぴにその水溶性塩等のキレート剤が 添加されているもの等があげられる。 これらの薬液を使用した清浄化処理を施す ことによって、 絶縁膜 4 2上に残った銅等からなる CMP残さや配線 （めっき下 地） 表面の酸化物を除去し、 めっきの選択性や下地との密着性を向上させること ができる。
次に、 この清浄化処理及びリンス処理後の基板 Wを搬送ロボット 3 4で第 2前 処理ユニット 2 0に搬送し、 ここで基板 Wをフェースダウンで保持して、 この表 面に触媒付与処理を行う。 つまり、 例えば、 液温が 2 5 °Cで、 P d C 1 2/H C 1等の混合溶液を基板 Wの表面に向けて噴射し、 これにより、 配線 4 8の表面に 触媒としての P dを付着させ、 つまり配線 4 8の表面に触媒核 （シード） として の P d核を形成して、酉己線 4 8の表面配線の露出表面を活性化させる。 しかる後、 基板 Wの表面に残った触媒薬液を純水等のリンス液でリンス （洗浄） する。
このように、 基板 Wの表面に触媒を付与することによって、 無電解めつきの選 択性を高めることができる。 ここで、 触媒金属としては、 様々な物質があるが、 反応速度、 その他制御のし易さなどの点から P dを使うことが好ましい。
そして、 この触媒を付与しリンス処理した基板 Wを搬送ロボット 3 4で無電解 めっきユニット 2 2に搬送し、 ここで基板 Wをフェースダウンで保持して、 この 表面に無電解めつき処理を施す。 つまり、 例えば、 液温が 8 0 °Cの C o WPめつ き液 （処理液） 中に基板 Wを、 例えば 1 2 0秒程度浸漬させて、 活性化させた配 線 4 8の表面に選択的な無電解めつき （無電解 C o WP蓋めつき） を施して、 配 線保護膜 （合金膜） 5 0を選択的に形成する。
この無電解めつきには、 C oのモル濃度を 1とした場合に、 Wのモル濃度を 0 . 5〜 4 . 0、 Pを含む還元剤のモル濃度を 1〜 1 5とした成分濃度比を有し、 p Hを 8 . 0〜9 . 5とした処理液 （無電解めつき液） が使用される。
これにより、 めっき反応によって析出した配線保護膜 （合金膜） 5 0内に、 W を 1〜9 atomic%含有させて、 めっき反応の際に配線パターンの粗密等に依存す る供給速度に差が発生し、結果としてめつきの成膜速度に差がでることを抑制す るとともに、 配線保護膜 5 0の熱的安定性を増加させ、 酸素や銅等の不純物が配 茅泉保護膜 5 0を透過して拡散するのを防止することができる。 また、 めっき反応 によつて析出した配線保護膜 5 0内に、 Pを 3〜1 2 atomic%含有させ、 C oの 周りに Pを存在させることによって、 不純物の配線保護膜 5 0外への拡散を抑え、 配線保護膜 5 0に、 酸化防止膜や配線金属の拡散防止膜として機能を持たせるこ とができる。 なお、 配線保護膜 5 0と不純物とで化合物を作る場合もあり、 これ によって、配線保護膜 5 0の酸化防止膜等としての機能を助長させることができ る。
処理液中のナトリゥムの含有量は、 1 g / L以下であることが好ましく、また、 アンモニアもしくはその塩及び/または有機アル力リもしくはその塩の含有量 は、 0 . I molZL以下であることが好ましい。
—般に、 無電解めつき液の各成分にはアルカリ金属塩やアンミン塩が使われ、 ρ Η調整剤には KO H、 N a O H、 C a (O H) 2、 アンモニアまたは TMAH (水 酸化テトラメチルァンモニゥム） を代表とした有機アル力リの水溶液が用いられ る。 し力 し、 ナトリウムは、 半導体素子中に拡散すると、 半導体素子の特性を変 えてしまうばかりでなく、例えば力リゥムに比べて対イオンと安定な錯体を形成 しゃすく、 液温を下げた際に析出物を生成しやすい （溶解度が低い）。 一方、 了 ンモニァは、 めっき液中の金属と安定な錯体を形成して反応の開始を妨げてしま い、 結果としてめつき液の寿命が短くするばかりでなく、 揮発しやすい為、 液管 理を煩雑にすることもある。
このため、 処理液中のナトリゥムの含有量を 1 g / L以下とし、 替わりにカリ ゥム等を導入することによって、 また、 アンモニア塩及び/または水酸化テトラ メチルアンモユウムの含有量を 0 . I raolZ L以下とし、 対イオンとして力リウ ム等を導入することによって、 安定したプロセスを提供することが可能になる。 処理液には、 好ましくは、 タエン酸塩または酒石酸塩、 及びホゥ酸または 4ホ ゥ酸塩が含まれている。 金属の錯化剤として、 クェン酸や酒石酸等のカルポン酸 を含み、 アンモニアを多く含まないクェン酸塩または酒石酸塩を使用することで、 連続して加熱した時に錯体の形が変化することを防止して、 安定した析出を行う ことができる。 また、 ホウ酸、 4ホウ酸塩はアンモニアが殆ど存在しない浴では 反応界面での p H緩衝作用を示すので、 ホウ酸または 4ホウ酸塩を含むことで、 安定しためっき反応を得ることができる。
クェン酸塩または酒石酸塩は、 対イオンとしてカリウムを有し、 前記 4ホウ酸 塩も、 対イオンとしてカリウムを有することが好ましい。 対イオンとしてナトリ ゥムを有するクェン酸塩等は、 一般に溶解度が低く、 処理液中で結晶化する可能 性がある。 また、 対イオンとしてアンモニアを有するクェン酸塩等は、 沸点が一 般に低く、 このため、 加温時に揮発して液管理が煩雑になる。 これに対して、 ク ェン酸塩等の対イオンとしてカリウムを選択することで、 安定しためっき処理を 再現性良く行うことができる。
処理液には、 好ましくは、 ホスフィン酸塩が更に含まれている。 無電解めつき 液中において、 ホスフィン酸 （次亜リン酸） は、 主に還元剤として作用する。 無 電解めつきの還元剤としては、 DMA B (ジメチルァミンポラン） やヒドラジン 等が一般に知られている。 し力 し、 DMA B (ジメチルァミンポラン） やヒドラ ジン等は、 液中における安定性が一般に乏しく、 液の寿命が短くなる。 これに対 して、 ホスフィン酸は、 比較的安定であり、 これを還元剤とすることで、 液の寿 命を長することができる。 また、 積極的に液の寿命を延ばす場合には、 安定化剤 とよばれる、 有機物を液に導入する場合がある。 具体的には、 チォジプロピオン 酸、 チォジグリコール酸、 チォ尿素、 2—ァミノチアゾール、 メルカプトべンゾ チアゾール等の含硫黄有機物を 1 0 0 ppm以下で導入したり、 ビピリジル、 フェ ナント口リン等の含窒素有機物を導入したりすることで、 C o、 N i、 C u等を 主な金属イオン種とした無電解めつき液の寿命を延ばすことができる。
ホスフィン酸塩は、 対イオンが水素イオンであるホスフィン酸の水溶液である ことが好ましい。 ホスフィン酸 （次亜リン酸） イオンの供給塩としては、 ホスフ イン酸ナトリゥムゃホスフィン酸アンモニゥムが一般に知られている。 これらの 塩にあっては、 前記の通り、 溶解度と半導体汚染の問題 （ナトリウム） や、 浴の 寿命の問題 （アンモニア） がある。 そこで、 対イオンを含まない （対イオンが水 素イオンである） ホスフィン酸 （次亜リン酸） ： H 3 P 0 2の水溶液を使用するこ とで、 上記の問題に対応できる浴を作ることができる。
ここで、 無電解めつきによる配線保護膜 （合金膜） 5 0の成膜速度を、 毎分 1 ~ 4 0 n mとすることが好ましい。 成膜速度は生産性に直結するため、 あまり遅 くすることが出来ないが、 一方であまり早過ぎると、 配系泉保護膜 5 0の均一性及 び再現性を確保できなくなる。 配線保護膜 5 0は、 その目的からして、 少なくと も 5 n m程度の膜厚を必要とし、 かつ配線抵抗の上昇を最小限に抑える観点から、 5 0 n m程度以下の膜厚以下であることが求められる。 この場合、 成膜速度は、 一般には毎分 1〜4 0 n m,好ましくは毎分 2〜1 0 n mであることが好適であ る。
処理液の液温については、 処理液がめっき下地である配線 4 8の表面に接触す る際の温度が 5 0〜9 0度であることが好ましく、 これにより、 処理液の反応性 を一定にして、 膜厚の面内均一性に優れた配線保護膜 （合金膜） 5 0を得ること ができる。 この処理液の温度は、 6 0〜7 5度とすることが更に好ましい。
例えば、配線 4 8の露出表面を選択的に覆って該配線 4 8を保護する配線保護 膜 5 0を成膜するのに用いる無電解めつき液には各種のものがあり、 いずれも加 温を必要とするが、液温が 5 0 °C以下のめっき液を使用すると充分な成膜速度が 得られず、 また液温が 9 0 °C以上のめっき液を使用すると成膜速度が速すぎかつ 水分の蒸発が著しいなどのため安定した成膜が行い難くなる。 このため、 基板の 温度として 5 0〜9 0 °Cの液温に設定しためっき液に基板を接触させて無電解 めっきによる成膜を行うことで、 再現性の良い成膜を行うことができる。
そして、 基板 Wをめつき液から引き上げた後、 p Hが 6〜7. 5の中性液から なる停止液を基板 Wの表面に接触させて、 無電解めつき処理を停止させる。 これ により、 基板 Wをめつき液から引き上げた直後にめっき反応を迅速に停止させて、 めっき膜にめっきむらが発生することを防止することができる。 この処理時間は、 例えば 1〜 5秒であることが好ましい。 この停止液としては、 純水、 水素ガス溶 解水、 または電解力ソード水が挙げられる。 前述と同様に、 表面の材料構成によ つては配線材料が局部電池作用などにより腐食することがあり、 このような場合 に、 還元性を持たせた超純水でめっきを停止させることで、 このような弊害を回 避することができる。
しかる後、 基板の表面に残っためつき液を純水等のリンス液でリンス （洗浄） する。 これによつて、 配線 4 8の表面に、 C o WP合金膜からなる配線保護膜 5 0を選択的に形成して配線 4 8を保護する。
次に、 この無電解めつき処理後の基板 Wを搬送ロボット 3 4で後処理ュニット 2 4に搬送し、 ここで、 基板 Wの表面に形成された配線保護膜 （合金膜） 5 0の 選択性を向上させて歩留りを高めるためのめっき後処理を施す。 つまり、 基板 W の表面に、例えばロールスクラブ洗浄やペンシル洗浄による物理的な力を加えつ つ、 界面活性剤、 有機アルカリ及ぴキレート剤のいずれか一種または二種以上を 含む薬液に基板 Wの表面に供給し、 これにより、 層間絶縁膜 4 2上の金属微粒子 等のめっき残留物を完全に除去して、 めっきの選択性を向上させる。 これらの薬 液を用いることで、 無電解めつきの選択性を一層効率良く向上させることができ る。 なお、 界面活性剤としては非イオン性のものが、 有機アルカリとしては第 4 級アンモニゥムないしァミン類が、 またキレート剤としてはエチレンジァミン類 または有機酸類が好ましい。
そして、 このように薬液を使用した場合には、 基板 Wの表面に残った薬液を純 水等のリンス液でリンス （洗浄） する。 このリンス液としては、 純水、 水素ガス 溶解水、 または電解力ソード水が挙げられる。 前述と同様に、 表面の材料構成に よっては配線材料が局部電池作用などにより腐食することがあるが、 このような 場合に、 還元性を持たせた超純水でリンスすることで、 このような弊害を回避す ることができる。
なお、 前述の、 例えばロールスクラブ洗浄やペンシル洗浄による物理的な力に よる洗浄の他に、 錯化剤による洗浄、 更にはエッチング液による均一エッチング バック等により、 更にはこれらを任意に組み合わせて層間絶縁膜上の残留物を完 全に取り除くようにしてもよい。
そして、 この後処理後の基板 Wを搬送ロボット 3 4で乾燥ュニット 2 6に搬送 し、 ここで必要に応じてリンス処理を行う、 しかる後、 基板 Wを高速で回転させ てスピン乾燥させる。
これにより、 基板 Wの表面に形成した埋込み配線 4 8の露出表面に、 無電解め つきによって配線保護膜 5 0を形成する一連の処理を連続して行うことができ、 しかも乾燥状態まで基板を仕上げるので、 そのまま次工程に搬送することが可能 となるばかりでなく、 次工程にかかるまでの間での配線保護膜 （合金膜） 5 0の 劣化を抑えることができる。
この基板 Wを乾燥状態にする乾燥処理 （スピン乾燥） を行う際に、 乾燥空気ま たは乾燥不活性ガスを用いて基板の周囲における雰囲気の湿度を制御すること が好ましい。 通常の雰囲気下で乾燥を行うと、 基板上の水分が雰囲気中に飛散し て湿度が高まり、 乾燥処理をしたとはいえ基板表面には多量の水分が吸着してお り、 このままでは、 吸着水分によって配線部分が酸化されるなど新たな問題を引 き起こす可能性がある。 またスピンドライヤでのミストパックによる、 ウォー タ■マーク発生などの問題も想定される。 このため、 乾燥時の雰囲気湿度を乾燥 空気または乾燥窒素を用いて制御することで、 このような弊害を回避することが できる。
このスピン乾燥後の基板 Wを搬送ロボット 3 4で熱処理ュニット 2 8に搬送 し、 ここで、 後処理後の基板 Wに配線保護膜 5 0を改質する熱処理 （ァニール） を施す。 配線保護膜 5 0の改質に必要な温度としては、 処理時間の現実性も含め て考えると、 少なくとも 1 2 0 °C以上であり、 かつデバイスを構成する材料の耐 熱性を考慮すると 4 5 0 °Cを超えないことが望ましい。このため、この熱処理（ァ ニール） の温度は、 例えば 1 2 0〜4 5 0 °Cである。 このように基板 Wに熱処理 を施すことで、配線の露出表面に形成した配線保護膜 5 0のバリァ性及び配線 4 8との密着性を向上させることができる。
次に、 熱処理後の基板 Wを搬送ロボット 3 4で、 例えば光学式、 A FM、 E D X等の膜厚測定ュニット 3 0に搬送し、 この膜厚測定ュ-ット 3 0で配線 4 8の 表面に形成された配線保護膜 5 0の膜厚を測定し、 この膜厚測定後の基板 Wを搬 送ロボット 3 4でロード■アンロードュ-ット 1 2に搭載された基板カセット 1 0に戻す。
そして、 この配線 4 8の露出表面に形成した配線保護膜 5 0の膜厚をオンライ ンまたはオフラインで測定した測定結果を無電解めつき処理の前にフィードバ ックし、 これにより、 この膜厚の変動に応じて、 例えば次の基板に対するめっき 処理の処理時間を調整する。 このように、 配線 48の露出表面に形成した配線保 護膜 50の膜厚を測定し、 この膜厚の変動に応じて、 例えば次の基板に対するめ つき処理の処理時間を調整することで、配線 48の露出表面に形成される配線保 護膜 50の膜厚を一定に制御することができる。
なお、 配線 48の露出表面に配線保護膜 50を選択的に形成するに際して、 配 線 48の露出表面を清浄化する工程に先だって、 化学機械的研磨、 電気化学的研 磨または複合電気化学的研磨のいずれかにより配線 48の露出表面の平坦化を 行うことが好ましく、 これによつて、 配線保護膜 50のより平坦化を図ることが できる。
また、 この例では、 C oWP無電解めつき用の処理液を用いて、 CoWP合金 膜を形成するようにした例を示しているが、 Coの代ゎりにN iを、 Wの代わり に Moを、 Pの代わりに Bをそれぞれ使用しても良い。
(実施例 1)
図 5 Aに示す、 配線幅 0. 25 mでパッド 60， 60間を直線状に繋ぐ長さ 約 3 mmの銅からなる孤立配線 62と、 図 5 Bに示す、 配線幅 0. 25 μ m、 間 隔 0. 25 // mで平行に配置されパッド 64 , 64間を繋ぐ長さ約 300 mmの 銅からなる密集配線 66が混在する 20 Ommウェハを試料として用意した。 こ れらの配線 62, 66は、 T aからなるバリア層及び銅シード層をスパッタリン グにより形成し、 銅を電解めつきで埋込んだ後、 CM P処理を施し平坦化して形 成した。
先ず、試料を割断し、該試料を室温の蓚酸（ 2 w t %)に 1分間浸漬させた後、 純水にて洗净し、 触媒処理として、 0. 1 gZL:P dC 12と 0. 1M : HC 1 の混合液中に 30秒間浸漬させた。 その後、 純水にて洗浄し、 下記の組成の昇温 させためっき液 （処理液） 中に 2分間浸漬させて、 配線の表面に合金膜 （配茅泉保 護膜） を形成した。 しかる後、 純水にて洗浄し、 乾燥処理を行った。 この処理後 の試料の断面観察を S EMにて行って評価した。 合金膜の膜厚は層間絶縁膜の表 面より突出した部分を成膜した膜厚として計算した。 合金膜の組成は、 試料を王 水にて溶解させた後、 I CP—発光分析法を用いて測定した。
めっき液組成 （tnol/L)
C o S04■ 7H20 0. 05
K3C6H507 · H20 0. 3
H3BO3 0. 55 K2W04 0. 00 2
H3P02 (水溶液） 0. 1
p H 9. 0
この結果、 孤立配 f泉 62にあっては、 図 6Aに示すように、 表面に膜厚 が 40 nmの合金膜 68が形成され、 密集配線 66にあっては、 図 6 Bに示すよう に、表面に膜厚 t 2が 20 n mの合金膜 70が形成され、この膜厚比 t ： t 2は、 2 : 1 (t！： t 2=2： 1) であった。 この膜厚比は、従来例 （例えば、 6. 5 : 1程度） に比べ、 遙かに改善された値である。 この時、 合金膜の組成 Co ： W： P (atomic%) は、 89 : 4 : 7 (Co ： W： P (atomic%) =89 : 4 : 7) であった。
(実施例 2)
実施例 1と同様な試料を用意し、 下記の組成のめっき液 （処理液） を用い、 そ の他の条件を実施例 1と同様にして配線の表面に合金膜 （配線保護膜） を形成し て、 合金膜の膜厚及び合金膜の組成を求めた。
めっき液組成 (mol/L)
C o S04 · 7H20 0. 05
K3C6H5O7 · H20 0. 3
Figure imgf000018_0001
K2WO4 0. 002
H3P02 (水溶液） 0. 2
H 9. 0
この結果、 図 6 Aに示す、 孤立配線 62の表面に形成された合金膜 68の膜厚 t は 100 n mで、 図 6 Bに示す、 密集配線 66の表面に形成された合金膜 7 0の膜厚 t 2は 20 nmで、 この膜厚比 t τ： t 2は、 5 : 1 ( t x： t 2= 5 ： 1) であった。 この膜厚比は、 従来例 （例えば、 6. 5 : 1程度） に比べ、 改善され た値である。 この時、 合金膜の組成 Co ： W： P (atomic%) は、 88 : 2 : 1 0 (C o ： W： P (atoraic%) =88 : 2 : 10) であった。 産業上の利用可能性
本発明は、 基板の表面に設けた配線用凹部に配線材料を埋め込んで構成した埋 込み配線の底面及び側面、 または露出表面に、 配線材料の層間絶縁膜中への熱的 拡散を防止する機能あるいは配線と層間絶縁膜の密着性を向上させる機能を有 する導電膜や、配線を覆う磁性膜等の配線保護膜を形成した半導体装置として利 用される。

Claims

請求の範囲
1 . 基板上の絶縁体内に形成した配線用凹部内に配線材料を埋込んで形成した 埋込み酉己線の周囲の少なくとも一部に、 タングステンまたはモリブデンを 1〜 9 atoraic%、 リンまたはポロンを 3〜 1 2 atomic%含有するニッケル合金膜または コノ レト合金膜を無電解めつきで形成したことを特徴とする半導体装置。
2 . 前記合金膜は、 前記埋込み配線の露出表面に選択的に形成されていること を特徴とする請求項 1記載の半導体装置。
3 . 前記合金膜は、 前記埋込み配線の底面及ぴ側面に形成されていることを特 徴とする請求項 1記載の半導体装置。
4 . 前記配線材料は、 銅、 銅合金、 銀、 銀合金、 金または金合金からなること を特徴とする請求項 1記載の半導体装置。
5 . 下地表面にめっき前処理を施し、
前記めつき前処理後の下地表面に、 ニッケルまたはコバルトのモル濃度を 1と した場合に、 タングステンまたはモリブデンのモル濃度を 0 . 5〜4 . 0、 リン またはポロンを含む還元剤のモル濃度を 1〜 1 5とした成分濃度比を有し、 p H を 8 . 0〜9 . 5とした無電解めつき用の処理液を接触させて合金膜を成膜する ことを特徴とする半導体装置の製造方法。
6 . 基板上の絶縁体内に形成した配線用凹部内に配線材料を埋込んで形成した 埋込み配線を下地として、 この表面にめっき前処理を施すことを特徴とする請求 項 5記載の半導体装置の製造方法。
7 . 前記処理液中のナトリウムの含有量が、 1 g Z L以下であることを特徴と する請求項 5記載の半導体装置の製造方法。
8. 前記処理液中のアンモニアもしくはその塩及び/または有機アル力リもし くはその塩の含有量が、 0. lmol/L以下であることを特徴とする請求項 5記 載の半導体装置の製造方法。
9. 前記処理液の前記下地表面に接触する際の温度が 50〜 90度であること を特徴とする請求項 5記載の半導体装置の製造方法。
10. ニッケルまたはコバルトのモル濃度を 1とした場合に、 タングステンま たはモリブデンのモノレ濃度を 0. 5〜 4. 0、 リンまたはボロンを含む還元剤の モル濃度を 1〜15とした成分濃度比を有し、 ； pHを 8. 0〜9. 5としたこと を特徴とする処理液。 ·
11. ナトリゥムの含有量が 1 g/L以下であることを特徴とする請求項 10 記載の処理液。
12. アンモニアもしくはその塩及び Zまたは有機アル力リもしくはその塩の 含有量が 0. ImolZL以下であることを特徴とする請求項 10記載の処理液。
13. クェン酸塩または酒石酸塩、 及びホウ酸または 4ホウ酸塩を含むことを 特徴とする請求項 10記載の処理液。
14. 前記クェン酸塩または前記酒石酸塩は、対イオンとして力リゥムを有し、 前記 4ホウ酸塩も、対イオンとしてカリウムを有することを特徴とする請求項 1 3記載の処理液。
15. ホスフィン酸塩を更に含むことを特徴とする請求項 10記載の処理液。
16. 前記ホスフィン酸塩は、 対イオンが水素イオンであるホスフィン酸であ ることを特徴とする請求項 15記載の処理液。
PCT/JP2005/018049 2004-09-22 2005-09-22 半導体装置及びその製造方法、並びに処理液 WO2006033465A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/663,351 US20080067679A1 (en) 2004-09-22 2005-09-22 Semiconductor Device and Method for Manufacturing the Same, and Processing Liquid
US12/629,332 US20100075498A1 (en) 2004-09-22 2009-12-02 Semiconductor device and method for manufacturing the same, and processing liquid

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-276109 2004-09-22
JP2004276109A JP2006093357A (ja) 2004-09-22 2004-09-22 半導体装置及びその製造方法、並びに処理液

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/629,332 Division US20100075498A1 (en) 2004-09-22 2009-12-02 Semiconductor device and method for manufacturing the same, and processing liquid

Publications (1)

Publication Number Publication Date
WO2006033465A1 true WO2006033465A1 (ja) 2006-03-30

Family

ID=36090206

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/018049 WO2006033465A1 (ja) 2004-09-22 2005-09-22 半導体装置及びその製造方法、並びに処理液

Country Status (3)

Country Link
US (2) US20080067679A1 (ja)
JP (1) JP2006093357A (ja)
WO (1) WO2006033465A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090291275A1 (en) * 2008-05-23 2009-11-26 Jinhong Tong Methods For Improving Selectivity of Electroless Deposition Processes

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7850770B2 (en) * 2003-05-09 2010-12-14 Basf Aktiengesellschaft Compositions for the currentless deposition of ternary materials for use in the semiconductor industry
US7655081B2 (en) * 2005-05-13 2010-02-02 Siluria Technologies, Inc. Plating bath and surface treatment compositions for thin film deposition
US7902639B2 (en) * 2005-05-13 2011-03-08 Siluria Technologies, Inc. Printable electric circuits, electronic components and method of forming the same
WO2008001698A1 (en) * 2006-06-26 2008-01-03 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
US8278216B1 (en) 2006-08-18 2012-10-02 Novellus Systems, Inc. Selective capping of copper
US20080169124A1 (en) * 2007-01-12 2008-07-17 Tonglong Zhang Padless via and method for making same
US8039379B1 (en) 2007-07-02 2011-10-18 Novellus Systems, Inc. Nanoparticle cap layer
US7994640B1 (en) * 2007-07-02 2011-08-09 Novellus Systems, Inc. Nanoparticle cap layer
US7915169B2 (en) * 2007-11-02 2011-03-29 Spansion Llc Processes for forming electronic devices including polishing metal-containing layers
JP2009251082A (ja) * 2008-04-02 2009-10-29 Toppan Printing Co Ltd 電鋳金型およびホログラムの製造方法
JP5377489B2 (ja) * 2008-07-18 2013-12-25 株式会社アルバック Ｃｕ配線膜の形成方法
CN103342986B (zh) 2008-12-11 2015-01-07 日立化成株式会社 Cmp用研磨液以及使用该研磨液的研磨方法
JP5648567B2 (ja) * 2010-05-07 2015-01-07 日立化成株式会社 Ｃｍｐ用研磨液及びこれを用いた研磨方法
KR101866254B1 (ko) * 2010-06-30 2018-06-11 후지필름 가부시키가이샤 금속막 표면의 산화방지방법 및 산화방지액
JP5852303B2 (ja) * 2010-06-30 2016-02-03 富士フイルム株式会社 金属膜表面の酸化防止方法及び酸化防止液
US20130112462A1 (en) * 2011-11-07 2013-05-09 International Business Machines Corporation Metal Alloy Cap Integration
US8492274B2 (en) 2011-11-07 2013-07-23 International Business Machines Corporation Metal alloy cap integration
US9490209B2 (en) 2013-03-13 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-migration barrier for Cu interconnect
US10246778B2 (en) * 2013-08-07 2019-04-02 Macdermid Acumen, Inc. Electroless nickel plating solution and method
US9428836B2 (en) * 2014-04-29 2016-08-30 Lam Research Corporation Electroless deposition of continuous cobalt layer using complexed Ti3+ metal ions as reducing agents
US9899234B2 (en) 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration
US9865673B2 (en) * 2015-03-24 2018-01-09 International Business Machines Corporation High resistivity soft magnetic material for miniaturized power converter
US10504777B2 (en) * 2018-02-13 2019-12-10 Raytheon Company Method of manufacturing wafer level low melting temperature interconnections
US20210371985A1 (en) * 2018-11-06 2021-12-02 Atotech Deutschland Gmbh Electroless nickel plating solution

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284315A (ja) * 1998-03-30 1999-10-15 Fujifilm Olin Co Ltd 金属画像の形成方法及び電気配線基板
JP2004200273A (ja) * 2002-12-17 2004-07-15 Sony Corp 半導体装置の製造方法
JP2004218003A (ja) * 2003-01-15 2004-08-05 Ebara Corp 無電解めっき浴及び該無電解めっき浴を用いた金属保護膜の形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3086762B2 (ja) * 1993-01-26 2000-09-11 株式会社東芝 無電解銅メッキ液および該メッキ液を用いた銅薄膜の形成方法
JP3979791B2 (ja) * 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2001355074A (ja) * 2000-04-10 2001-12-25 Sony Corp 無電解メッキ処理方法およびその装置
CN1329972C (zh) * 2001-08-13 2007-08-01 株式会社荏原制作所 半导体器件及其制造方法
JP2003160877A (ja) * 2001-11-28 2003-06-06 Hitachi Ltd 半導体装置の製造方法および製造装置
US6821324B2 (en) * 2002-06-19 2004-11-23 Ramot At Tel-Aviv University Ltd. Cobalt tungsten phosphorus electroless deposition process and materials
US6911067B2 (en) * 2003-01-10 2005-06-28 Blue29, Llc Solution composition and method for electroless deposition of coatings free of alkali metals
US6902605B2 (en) * 2003-03-06 2005-06-07 Blue29, Llc Activation-free electroless solution for deposition of cobalt and method for deposition of cobalt capping/passivation layer on copper
JP2005015885A (ja) * 2003-06-27 2005-01-20 Ebara Corp 基板処理方法及び装置
WO2005038084A2 (en) * 2003-10-17 2005-04-28 Applied Materials, Inc. Selective self-initiating electroless capping of copper with cobalt-containing alloys
US20050095830A1 (en) * 2003-10-17 2005-05-05 Applied Materials, Inc. Selective self-initiating electroless capping of copper with cobalt-containing alloys
EP1717344A4 (en) * 2004-01-23 2008-08-20 Ebara Corp PROCESS FOR PROCESSING A SUBSTRATE, CATALYST PROCESS LIQUID, AND SUBSTRATE PROCESSING DEVICE
JP4503401B2 (ja) * 2004-09-08 2010-07-14 株式会社荏原製作所 金属膜の成膜方法及び配線の形成方法
US7410899B2 (en) * 2005-09-20 2008-08-12 Enthone, Inc. Defectivity and process control of electroless deposition in microelectronics applications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284315A (ja) * 1998-03-30 1999-10-15 Fujifilm Olin Co Ltd 金属画像の形成方法及び電気配線基板
JP2004200273A (ja) * 2002-12-17 2004-07-15 Sony Corp 半導体装置の製造方法
JP2004218003A (ja) * 2003-01-15 2004-08-05 Ebara Corp 無電解めっき浴及び該無電解めっき浴を用いた金属保護膜の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090291275A1 (en) * 2008-05-23 2009-11-26 Jinhong Tong Methods For Improving Selectivity of Electroless Deposition Processes
US8551560B2 (en) * 2008-05-23 2013-10-08 Intermolecular, Inc. Methods for improving selectivity of electroless deposition processes

Also Published As

Publication number Publication date
US20100075498A1 (en) 2010-03-25
JP2006093357A (ja) 2006-04-06
US20080067679A1 (en) 2008-03-20

Similar Documents

Publication Publication Date Title
WO2006033465A1 (ja) 半導体装置及びその製造方法、並びに処理液
US6821902B2 (en) Electroless plating liquid and semiconductor device
US7205228B2 (en) Selective metal encapsulation schemes
JP4055319B2 (ja) 半導体装置の製造方法
JP3979791B2 (ja) 半導体装置およびその製造方法
US7470617B2 (en) Treating a liner layer to reduce surface oxides
US20050014359A1 (en) Semiconductor device manufacturing method
KR101407218B1 (ko) 무전해 성막용 도금 용액을 도포하는 장치
JP2008503093A (ja) 集積回路電子機器における金属内部配線のキャッピング
KR20140092266A (ko) 금속 산화물 표면들을 변형된 금속 표면들로 환원시키는 방법
TW200403768A (en) Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
KR101170560B1 (ko) 반도체 산업에서 사용하기 위한 3성분 물질의 무전해석출용 조성물
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
JP2001323381A (ja) めっき方法及びめっき構造
US20050282378A1 (en) Interconnects forming method and interconnects forming apparatus
JP2007512430A (ja) 加工物上にニッケル鉄を無電解析出させるための組成物及びその析出方法
KR100891344B1 (ko) 무전해 도금액 및 반도체 디바이스
JP2007180496A (ja) 金属シード層の製造方法
US20050048768A1 (en) Apparatus and method for forming interconnects
JP2006216937A (ja) 基板処理方法及び装置
JP3821709B2 (ja) 無電解めっきの前処理方法
WO2006073140A1 (en) Substrate processing method and apparatus
JP2006016684A (ja) 配線形成方法及び配線形成装置
TWI286340B (en) Composition and process for element displacement metal passivation
JP2008004615A (ja) 配線形成方法及び配線形成装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 11663351

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11663351

Country of ref document: US