JP2002275639A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002275639A5 JP2002275639A5 JP2001325754A JP2001325754A JP2002275639A5 JP 2002275639 A5 JP2002275639 A5 JP 2002275639A5 JP 2001325754 A JP2001325754 A JP 2001325754A JP 2001325754 A JP2001325754 A JP 2001325754A JP 2002275639 A5 JP2002275639 A5 JP 2002275639A5
- Authority
- JP
- Japan
- Prior art keywords
- copper
- conductive layer
- electroless
- substrate
- seed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 claims description 34
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 24
- 239000010949 copper Substances 0.000 claims description 24
- 229910052802 copper Inorganic materials 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 18
- 238000007747 plating Methods 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 6
- 238000007772 electroless plating Methods 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- FEBFYWHXKVOHDI-UHFFFAOYSA-N [Co].[P][W] Chemical compound [Co].[P][W] FEBFYWHXKVOHDI-UHFFFAOYSA-N 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical group [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- -1 tungsten nitride Chemical class 0.000 claims description 3
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 claims 2
- 239000003638 chemical reducing agent Substances 0.000 claims 2
- 239000008139 complexing agent Substances 0.000 claims 2
- 229910001431 copper ion Inorganic materials 0.000 claims 2
- 239000003960 organic solvent Substances 0.000 claims 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 2
- 230000002708 enhancing effect Effects 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Description
したがって、本発明は、半導体ウェファーを回転するポリッシングパッドと接触させこれにより過剰の物質を除去する化学機械的プラナリゼーションプロセスにより、1μm以下の開口部を有する半導体ウェファーから過剰の物質を除去する方法であって、該開口部は、導電層と1μm以下の開口部を有する基体を無電解銅メッキ浴と接触させる段階;導電層上に銅メッキを開始する時間低電流密度を基体に付す段階;電流を停止する段階;および無電解メッキを継続して、銅シード層を提供する段階から得られるシード層堆積物を有する方法を提供する。
本発明は以下の態様を包含する。
(1) 導電層および1μm以下の開口部を有する有する基体を無電解銅メッキ浴と接触させる段階;導電層上に銅のメッキが開始される時間、基体に低電流密度を付す段階;電流を停止する段階;および無電解メッキを継続させて銅シード層を提供する段階を含むシード層を堆積させる方法。
(2) 導電層がバリア層である前記(1)に記載の方法。
(3) バリア層が、コバルト、コバルト−タングステン−リン、タングステン、窒化タングステンまたは窒化チタンである前記(2)に記載の方法。
(4) 電流密度が約10mA/cm 2 までである前記(1)に記載の方法。
(5) 電流密度が約5mA/cm 2 までである前記(4)に記載の方法。
(6) 該時間が約30秒までである前記(1)に記載の方法。
(7) 該時間が約10秒から約30秒までである前記(6)に記載の方法。
(8) 開口部が5μm以下である前記(1)に記載の方法。
(9) 導電層および1μm以下の開口部を有する電子デバイス基体を無電解銅メッキ浴と接触させる段階;導電層上への銅のメッキが開始される時間、電子デバイス基体を低電流密度に付す段階;電流を停止する段階;および無電解メッキを継続して銅シード層を提供する段階を含む、銅シード層を提供する段階を含む電子デバイスの製造法。
(10) 導電層がバリア層である前記(9)に記載の方法。
(11) バリア層が、コバルト、コバルト−タングステン−リン、タングステン、窒化タングステンまたは窒化チタンである前記(10)に記載の方法。
(12) 電流密度が約10mA/cm 2 までである前記(9)に記載の方法。
(13) 電流密度が約5mA/cm 2 までである前記(12)に記載の方法。
(14) 該時間が約30秒までである前記(9)に記載の方法。
(15) 該時間が約10秒から約30秒までである前記(14)に記載の方法。
(16) 開口部が5μm以下である前記(9)に記載の方法。
(17) 電子デバイスが集積回路である前記(9)に記載の方法。
(18) 基体がウェファーである前記(9)に記載の方法。
(19) 不連続なシード層を有する基体を無電解銅メッキ浴と接触させる段階;導電層上への銅メッキが開始される時間、基体を低電流密度に付す段階;電流を停止する段階;および無電解メッキを継続して実質的に連続したシード層を提供する段階を含む、基体上に堆積された不連続なシード層をエンハーンスする方法。
(20) 不連続シード層が銅または銅合金である前記(19)に記載の方法。
(21) 電流密度が約10mA/cm 2 までである前記(19)に記載の方法。
(22) 電流密度が約5mA/cm 2 までである前記(21)に記載の方法。
(23) 該時間が約30秒までである前記(19)に記載の方法。
(24) 該時間が約10秒から約30秒である前記(23)に記載の方法。
(25) 開口部が5μm以下である前記(19)に記載の方法。
(26) 基体がウェファーである前記(19)に記載の方法。
本発明は以下の態様を包含する。
(1) 導電層および1μm以下の開口部を有する有する基体を無電解銅メッキ浴と接触させる段階;導電層上に銅のメッキが開始される時間、基体に低電流密度を付す段階;電流を停止する段階;および無電解メッキを継続させて銅シード層を提供する段階を含むシード層を堆積させる方法。
(2) 導電層がバリア層である前記(1)に記載の方法。
(3) バリア層が、コバルト、コバルト−タングステン−リン、タングステン、窒化タングステンまたは窒化チタンである前記(2)に記載の方法。
(4) 電流密度が約10mA/cm 2 までである前記(1)に記載の方法。
(5) 電流密度が約5mA/cm 2 までである前記(4)に記載の方法。
(6) 該時間が約30秒までである前記(1)に記載の方法。
(7) 該時間が約10秒から約30秒までである前記(6)に記載の方法。
(8) 開口部が5μm以下である前記(1)に記載の方法。
(9) 導電層および1μm以下の開口部を有する電子デバイス基体を無電解銅メッキ浴と接触させる段階;導電層上への銅のメッキが開始される時間、電子デバイス基体を低電流密度に付す段階;電流を停止する段階;および無電解メッキを継続して銅シード層を提供する段階を含む、銅シード層を提供する段階を含む電子デバイスの製造法。
(10) 導電層がバリア層である前記(9)に記載の方法。
(11) バリア層が、コバルト、コバルト−タングステン−リン、タングステン、窒化タングステンまたは窒化チタンである前記(10)に記載の方法。
(12) 電流密度が約10mA/cm 2 までである前記(9)に記載の方法。
(13) 電流密度が約5mA/cm 2 までである前記(12)に記載の方法。
(14) 該時間が約30秒までである前記(9)に記載の方法。
(15) 該時間が約10秒から約30秒までである前記(14)に記載の方法。
(16) 開口部が5μm以下である前記(9)に記載の方法。
(17) 電子デバイスが集積回路である前記(9)に記載の方法。
(18) 基体がウェファーである前記(9)に記載の方法。
(19) 不連続なシード層を有する基体を無電解銅メッキ浴と接触させる段階;導電層上への銅メッキが開始される時間、基体を低電流密度に付す段階;電流を停止する段階;および無電解メッキを継続して実質的に連続したシード層を提供する段階を含む、基体上に堆積された不連続なシード層をエンハーンスする方法。
(20) 不連続シード層が銅または銅合金である前記(19)に記載の方法。
(21) 電流密度が約10mA/cm 2 までである前記(19)に記載の方法。
(22) 電流密度が約5mA/cm 2 までである前記(21)に記載の方法。
(23) 該時間が約30秒までである前記(19)に記載の方法。
(24) 該時間が約10秒から約30秒である前記(23)に記載の方法。
(25) 開口部が5μm以下である前記(19)に記載の方法。
(26) 基体がウェファーである前記(19)に記載の方法。
Claims (7)
- 不連続な銅シード層、導電層および1μm以下の開口部を有する集積回路基体を提供する段階;集積回路基体を無電解銅メッキ浴と接触させる段階;導電層上への銅のメッキが開始される時間、集積回路基体を低電流密度に付す段階;電流を停止する段階;および無電解メッキを継続して実質的に連続した銅シード層を提供する段階を含む、集積回路の製造法であって、無電解銅メッキ浴が可溶性形態の銅イオン、1以上の還元剤、水、1以上の塩基、任意に1以上の錯生成剤、および任意に1以上の有機溶媒からなる方法。
- 導電層、不連続な銅シード層および1μm以下の開口部を有する基体を無電解銅メッキ浴と接触させる段階;導電層上への銅メッキが開始される時間、基体を低電流密度に付す段階;電流を停止する段階;および無電解メッキを継続して実質的に連続した銅シード層を提供する段階を含む、集積回路基体上に堆積された不連続なシード層をエンハーンスする方法であって、無電解銅メッキ浴が可溶性形態の銅イオン、1以上の還元剤、水、1以上の塩基、任意に1以上の錯生成剤、および任意に1以上の有機溶媒からなる方法。
- 導電層がバリア層である請求項1記載の方法。
- バリア層が、コバルト、コバルト−タングステン−リン、タングステン、窒化タングステンまたは窒化チタンである請求項3記載の方法。
- 電流密度が約10mA/cm2までである請求項1から4のいずれか1項に記載の方法。
- 該時間が約30秒までである請求項1から4のいずれか1項に記載の方法。
- 基体がウェファーである請求項1から6のいずれか1項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US24308600P | 2000-10-25 | 2000-10-25 | |
US60/243086 | 2000-10-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002275639A JP2002275639A (ja) | 2002-09-25 |
JP2002275639A5 true JP2002275639A5 (ja) | 2005-06-30 |
Family
ID=22917315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001325754A Withdrawn JP2002275639A (ja) | 2000-10-25 | 2001-10-24 | シード層堆積 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2002275639A (ja) |
KR (1) | KR20020032348A (ja) |
TW (1) | TW521325B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4663243B2 (ja) * | 2004-01-13 | 2011-04-06 | 上村工業株式会社 | 無電解銅めっき浴 |
US8283051B2 (en) | 2008-08-07 | 2012-10-09 | Jx Nippon Mining & Metals Corporation | Plated product having copper thin film formed thereon by electroless plating |
JP5388191B2 (ja) * | 2009-05-26 | 2014-01-15 | Jx日鉱日石金属株式会社 | 貫通シリコンビアを有するめっき物及びその形成方法 |
JP5678698B2 (ja) * | 2011-02-01 | 2015-03-04 | トヨタ自動車株式会社 | 触媒微粒子の製造方法 |
JP5664370B2 (ja) * | 2011-03-16 | 2015-02-04 | トヨタ自動車株式会社 | 触媒微粒子の製造方法 |
JP6527030B2 (ja) * | 2015-06-19 | 2019-06-05 | 東京エレクトロン株式会社 | めっき処理方法及びめっき処理部品並びにめっき処理システム |
US10297563B2 (en) * | 2016-09-15 | 2019-05-21 | Intel Corporation | Copper seed layer and nickel-tin microbump structures |
-
2001
- 2001-10-24 JP JP2001325754A patent/JP2002275639A/ja not_active Withdrawn
- 2001-10-24 KR KR1020010065624A patent/KR20020032348A/ko not_active Application Discontinuation
- 2001-10-25 TW TW90126462A patent/TW521325B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7214305B2 (en) | Method of manufacturing electronic device | |
US7432200B2 (en) | Filling narrow and high aspect ratio openings using electroless deposition | |
US6436816B1 (en) | Method of electroless plating copper on nitride barrier | |
CN112899735B (zh) | 电化学电镀方法 | |
US6495200B1 (en) | Method to deposit a seeding layer for electroless copper plating | |
TW512454B (en) | Method of manufacturing a semiconductor device | |
KR20030079745A (ko) | 미세회로배선의 형성방법 및 장치 | |
JP2002275639A5 (ja) | ||
CN107564851B (zh) | 双镶嵌填充 | |
WO1998040910A1 (en) | Wiring forming method for semiconductor device and semiconductor device | |
JP2001181851A (ja) | めっき方法及びめっき構造 | |
WO2002099164A2 (en) | Electroless-plating solution and semiconductor device | |
US7247560B1 (en) | Selective deposition of double damascene metal | |
JP2005044910A (ja) | 配線形成方法及び配線形成装置 | |
JP2006016684A (ja) | 配線形成方法及び配線形成装置 | |
JP3820329B2 (ja) | 半導体基板のめっき方法 | |
JP2007009247A (ja) | 基板処理装置及び基板処理方法 | |
JP2002275639A (ja) | シード層堆積 | |
US6992007B2 (en) | Method of cleaning damascene structure of semiconductor wafer during fabrication of semiconductor device | |
JP2007084891A (ja) | 配線基板のメッキ膜形成方法 | |
JP2004327715A (ja) | 多層配線構造の製造方法 | |
JP2006120664A (ja) | 半導体装置の製造方法 | |
JPH0799196A (ja) | 集積回路用金属膜形成方法 | |
JP4064595B2 (ja) | 半導体装置の製造方法 | |
JP2001102448A (ja) | 配線の形成方法 |