JP4042408B2 - 銅膜の製造方法 - Google Patents

銅膜の製造方法 Download PDF

Info

Publication number
JP4042408B2
JP4042408B2 JP2002000422A JP2002000422A JP4042408B2 JP 4042408 B2 JP4042408 B2 JP 4042408B2 JP 2002000422 A JP2002000422 A JP 2002000422A JP 2002000422 A JP2002000422 A JP 2002000422A JP 4042408 B2 JP4042408 B2 JP 4042408B2
Authority
JP
Japan
Prior art keywords
plating
copper
film
additive
electrolytic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002000422A
Other languages
English (en)
Other versions
JP2003203879A (ja
Inventor
修三 佐藤
毅 野上
雄司 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002000422A priority Critical patent/JP4042408B2/ja
Priority to KR10-2003-7011569A priority patent/KR20040067863A/ko
Priority to PCT/JP2002/013837 priority patent/WO2003058696A1/ja
Priority to US10/469,580 priority patent/US6911396B2/en
Priority to TW092100017A priority patent/TWI233152B/zh
Publication of JP2003203879A publication Critical patent/JP2003203879A/ja
Application granted granted Critical
Publication of JP4042408B2 publication Critical patent/JP4042408B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/16Polishing
    • C25F3/22Polishing of heavy metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Weting (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、膜の製造方法に関し、詳しくはめっき膜を形成した後に電解研磨を行って、凹凸を平坦化する膜の製造方法に関する。
【0002】
【従来の技術】
めっき技術の進展にともない、課題であった接続孔や溝を埋め込むようにめっきを行った際に、接続孔や溝内に空洞(ボイドという)を抑制したいわゆるボイドレスでの埋め込み、底部からの埋め込みを満たすこと(ボトムアップフィル)や、オーバーフィル抑制の目的でめっき時の電解液には種々の添加剤が加えられるようになった。
【0003】
上記電解液に添加される添加剤の成分は、成膜された銅膜にも取り込まれ、各々の結晶の粒界に沿って電解促進または抑制するような添加剤濃度の高い部分では電解条件が変化するため、均一な電解除去を困難にしていた。そのため、埋め込み配線を均一に形成することを難しくしていた。
【0004】
結果として、配線材料の銅の研磨残りやオーバー研磨による局所的な不均一性による配線のショートやオープンが発生する。また表面粗度が粗い不安定な面が形成される。オーバー研磨による配線部のリセッション(後退)による配線断面積の不足が生じる。ディッシングによる面内均一性が不足する。腐食(コロージョン)が発生する、等の不良を発生する問題点があった。
【0005】
電解めっきによる銅の成膜は、1997年9月にIBM社が銅配線技術を発表して以来、半導体メーカーは銅めっき技術の開発に力を注いできた。めっきの第一段階では、ボイドレスで埋め込むことが課題であった。ボイドレスの実現はボトムアップが重要であり、添加剤の制御である程度の目処がたったといわれている。ボトムアップ(溝や接続孔の底部からの埋め込み)のためにはめっき時に、キャリアとブライトナの2成分系添加剤を用いることが開発された。
【0006】
キャリアは、基本的には導電性が低く、電流を抑制してめっき作用を抑制する高分子で、溝や接続孔の底部に入り込み難く、ウエハ平面に溜まる性質を有している。例えば、ポリエチレングリコール(PGA)などがある。このめっき液中にキャリアが含まれていないと、ウエハ表面も溝や接続孔の底部と同じくらいの高さのめっきが堆積してしまう。
【0007】
ブライトナは、基本的にはイオン化して導電性を良くして電流を増大させ、めっき作用を促進する働きがある。溝や接続孔の底部に侵入し、底に滞留して常に析出する銅の表層に移動していく事で、ボトムアップフィルを行う。埋め込み完了後も、その部分の濃度が高いため、他の部分に比べて析出が早く、ハンプ(HumpまたはBump)と呼ばれる盛り上がり、すなわちオーバーフィルを形成してしまう。ブライトナには、例えば、硫黄系化合物のMPSA(メルカプトチアゾール)、ピロリジンジチオカルバミン酸アンモニウム、アゾ染料などが用いられている。
【0008】
また、めっきの第2段階では、上記添加剤によりボイドレスでの埋め込みは可能になったものの、ボトムアップ効果により発生してしまうオーバーフィルが問題となり、さらに下記添加剤を加えた3成分系が用いられるようになった。
【0009】
例えば、レベラを添加する。このレベラは、キャリア−ブライトナの2成分系では、キャリアが接続孔や溝に浸入したブライトナの促進効果を止めきれず、結果的にはオーバーフィルになる。基本的にキャリアと同じめっき抑制の働きがあり、電位の集中する開口部に付着する。このためオーバーハングを防止しながらブライトナによってボトムアップされた埋め込みを接続孔や溝の開口部で捕らえ、最終的にオーバーフィルを抑えるものである。
【0010】
【発明が解決しようとする課題】
しかしながら、埋め込まれた銅膜中に取り込まれた添加剤のうち、ビア底に浸入し、めっき促進に寄与したブライトナが結晶成長によるボトムアップの後に結晶成長の過程で結晶粒界に残存、析出し、特に粒界三重点や配線用の溝(くぼみ)であった部分では、高濃度になる。例えば、図4に示すように、絶縁膜31に形成された溝32内に電解めっきにより埋め込まれた銅めっき膜33は、溝32の銅めっき膜部分にめっき添加剤41(特にブライトナ)が高濃度に残留する。そして通常の電解研磨をこの銅めっき膜33に対して行った場合、図4の(2)に示すように、めっき添加剤41が高濃度に残留する部分への電流集中により、その部分が選択的に先行溶出して、銅めっき膜33に例えばピット51が発生する。結果として、表面平滑性の不足により所望の埋め込み配線形成をすることが困難となる。図示はしないが、銅めっき膜の形成粒界部分でも同様に、めっき添加剤(特にブライトナ)が集中しやすいので、電解研磨時に先行溶出や異常溶出ピットが発生し、結果として、電解研磨面が凹凸面になる。
【0011】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた膜の製造方法である。
【0012】
本発明の膜の製造方法は、ボイドの発生、ボトムアップフィルおよびオーバーフィルを抑制するイオウ系有機物のめっき添加剤が添加されためっき液を用いて、めっき膜を形成する工程と、前記めっき膜表層に含有もしくは析出している前記めっき添加剤成分に対して反応・結合するNCSS構造を持つメルカプトチアゾール系化合物の研磨添加剤が添加された電解研磨液を用いて、前記金属めっき膜を電解研磨する工程とを備えている。
【0013】
上記膜の製造方法では、めっき液にボイドの発生、ボトムアップフィルおよびオーバーフィルを抑制する目的のめっき添加剤が添加されているので、成膜後のめっき膜表層の結晶粒界や配線部分には、特に上記めっき添加剤の成分が高濃度に含有あるいは析出しようとするが、上記めっき液には、上記めっき添加剤成分に対して優先的に反応・結合する研磨添加剤が添加されていることから、この研磨添加剤が選択的に結晶粒界部分を覆い、電解電流を抑制あるいは遮断し、電解溶出に対して部分的に保護・抑制を行う。このため、局所的な電流集中による先行溶出が抑えられ、電解表面は、結晶粒界や配線部分での先行溶出や異常溶出ピットによる凹凸面になることが抑制され、表面平滑性に優れた研磨面となる。
【0014
【発明の実施の形態】
本発明の膜の製造方法に係る第1の実施の形態を、図1の概略構成断面図によって説明する。図1では、一例として、半導体装置に用いられる溝配線を形成する工程における金属めっき膜(銅めっき膜)のめっき工程とめっき形成した銅めっき膜の電解研磨工程を示す。
【0015
図1の(1)に示すように、基板(図示せず)上には絶縁膜11が形成され、この絶縁膜11には配線溝12が形成されている。通常、溝配線形成では、配線溝12の内面にバリア層13が形成され、そのバリア層13表面に密着層(銅シード層)14が形成されている。上記バリア層13は例えばスパッタリングによって成膜された窒化タンタル膜からなる。また上記密着層14は例えばスパッタリングによって成膜された銅膜からなる。このような構成の配線溝12の内部を埋め込むように電解めっきにより銅めっきを行う。
【0016
上記銅めっきは、めっき液に、ボイドの発生、ボトムアップフィルおよびオーバーフィルを抑制するイオウ系有機物のめっき添加剤が添加されたものを用いる。その結果、図1の(2)に示すように、配線溝12を埋め込むように、上記バリア層13、密着層14を介して絶縁膜11上に金属めっき膜である銅めっき膜15が形成される。
【0017
次いで図1の(3)に示すように、電解研磨により上記銅膜16(銅めっき膜15と密着層14)を電解研磨する。この電解研磨は、上記銅めっき膜15表層に含有もしくは析出している上記めっき添加剤成分に対して反応・結合する研磨添加剤が添加された電解研磨液を用いて行う。なお(3)図は電解研磨途中の状態を示す。その結果、図1の(4)に示すように、配線溝12内にバリア層13を介して銅膜16が埋め込まれた構成を得ることができる。その後、既知の除去方法(例えば化学的機械研磨、エッチング等の方法)により絶縁膜11上の余剰なバリア層13の除去を行う。
【0018
上記電解研磨液の具体例を以下に説明する。
【0019
電解研磨液の基本となる電解液には、通電するための電解質として、リン酸、ピロリン酸、リン酸アンモニウム、硫酸銅、硫酸アンモニウム、硫酸等を用いることができる。
【0020
上記電解液中の銅イオン濃度の調整剤としては、グリシン、ピロリン酸銅、硫酸銅等を用いることができる。
【0021
上記電解液の銅水溶性錯体の形成剤としては、エチレンジアミン、ピロリン酸カリウム、シアン、およびプロピオン酸、シュウ酸、酢酸等の有機酸を用いることができる。
【0022
上記電解液の銅不動態膜の形成剤としては、キナルジン酸、アントラニル酸等を用いることができる。
【0023
上記電解液のpH調整剤としては、水酸化ナトリウム、水酸化カリウム、アンモニア水、硫酸、リン酸、およびカルボン酸、酢酸、シュウ酸等の有機酸を用いることができる。
【0024
上記電解液には、界面活性剤が添加されている。
【0025
上記電解液には、本発明の特徴とする上記銅めっき膜15表層に含有もしくは析出している上記イオウ系有機物のめっき添加剤の成分に対して反応・結合する研磨添加剤が添加されている。この研磨添加剤としては、NCSS構造を持つメルカプトチアゾール系化合物を用いることができる。
【0026
さらに、上記電解液には、めっき添加剤のイオウ系有機物に対して反応・結合する研磨添加剤が作用する領域の導電性を低下させるための絶縁基として、ベンゼン環を含む化合物、高分子有機物等が添加されている。
【0027
上記製造方法では、めっき時に、ボイドの発生、ボトムアップフィルおよびオーバーフィルを抑制する目的のイオウ系有機物のめっき添加剤が添加されているめっき液を用いて銅めっき膜15を形成することから、銅めっき膜15の成膜後は表層の結晶粒界や、配線溝12内に形成される配線部分に、高濃度に含有もしくは析出しているめっき添加剤の成分、主としてブライトナが存在する。このブライトナとしては例えばイオウ系有機物がある。
【0028
このように残存しているめっき添加剤の成分に対して反応・結合する研磨添加剤が添加された電解研磨液を用いて銅膜16の電解研磨を行うので、研磨添加剤がめっき添加剤の成分(特にブライトナ)に対して優先的に反応・結合することで、選択的に結晶粒界部分を覆い、電解電流を抑制あるいは遮断し、電解溶出しやすい部分が保護されて、結晶粒界部分の局所的な電解溶出によるピットの発生が抑制され、平滑な最終表面を得ることが可能になる。
【0029
次に、図2によって、上記電解研磨の機構を説明する。
【0030
図2に示すように、銅めっき膜15を電解研磨する場合には銅めっき膜15側を正極にする。その際、銅めっき膜15の金属結合表面が電解液と接液した表面15Sは、―OH基(水酸基)と水素結合した水酸化物表面になっている。また、結晶粒界に分布もしくは析出した有機化合物S(主にめっき添加剤のうち特にブライトナ)の例えばイオウ系有機物は、その状態では―OH基の結合した水酸化物表面より電気(イオン)伝導性が高くなっている。そのため、銅めっき膜15が一様に電圧印加された場合、結晶粒界部分に電流集中が起こり選択的優先的にその部分が電解作用を受ける。
【0031
ところが、上記有機化合物Sに上記研磨添加剤(例えばNCSS構造を持つメルカプトチアゾール系化合物)が反応・結合した場合、この研磨添加剤に結合しているベンゼン環等の電気(イオン)導電性の低い物質面を介した状態での電解研磨液との接液となるので、―OH基の結合した水酸化物の状態より導電性が低くなる。このため、電流は、めっき添加剤が集中している部分(結晶粒界分等)以外の大部分の水酸化物表面に分散するようになるので、めっき添加剤が集中している部分(結晶粒界分等)での選択的溶出は発生せず、大部分のめっき添加剤が集中している部分(結晶粒界分等)以外の結晶面から電解溶出作用が起こる。よって、被研磨面にピット等の凹凸を発生することなく、電解溶出により被研磨面を平坦化することができる。
【0032
次に、本発明の金属膜の製造方法に係る第2の実施の形態を、以下に説明する。
【0033
前記図1によって説明した製造方法において、電解めっきによる銅膜を形成するめっき工程後でその銅膜を電解研磨する研磨工程前に、銅膜の結晶粒界を保護する前処理剤による前処理工程を行う。この前処理工程の前処理剤には、銅表面へのエッチング作用を持たず、めっき時に添加される有機物もしくはめっき促進剤と優先的に反応するための反応基と、通電妨害するため絶縁基をもつ物質を添加剤とした溶液を用いることができる。例えば、前記第1の実施の形態で説明した電解研磨液を用いることができる。この電解研磨液では、上記研磨添加剤が上記反応基をもつ物質であり、ベンゼン環を含む化合物、高分子有機物が絶縁基をもつ物質となる。
【0034
この前処理では、上記研磨添加剤が添加された電解液を用い、上記電解研磨の前に銅めっき膜に電圧を印加しないで、銅めっき膜表面を電解研磨液に所定時間接触させることにより上記前処理を行うことができる。
【0035
その結果、銅めっき膜表面の結晶粒界部分や配線溝内の銅めっき膜部分に高濃度に析出した有機物、めっき促進剤等と上記反応基とが反応し、且つその反応生成物がこの部分に選択付着して導電性を悪くすることにより、通電により銅めっき膜表面が電解されるときの電流集中による選択溶出、結晶粒界部分での先行溶出、異常溶出を防止して平滑な電解表面を形成する
【0036
次に、膜の製造方法に係る第3の実施の形態を、図3の概略構成断面図によって説明する。
【0037
図3の(1)に示すように、基板(図示せず)上には絶縁膜11が形成され、この絶縁膜11には配線溝12が形成されている。通常、溝配線形成では、配線溝12の内面にバリア層13が形成され、そのバリア層13表面に密着層(銅シード層)14が形成されている。上記バリア層13は例えばスパッタリングによって成膜された窒化タンタル膜からなる。また上記密着層14は例えばスパッタリングによって成膜された銅膜からなる。このような構成の配線溝12の内部を埋め込むように電解めっきにより銅めっきを行う。
【0038
上記銅めっきは、めっき液に、ボイドの発生、ボトムアップフィルおよびオーバーフィルを抑制するめっき添加剤が添加されたものを用いる。その結果、配線溝12を埋め込むように、上記バリア層13、密着層14を介して絶縁膜11上に金属めっき膜である第1の銅めっき膜21が形成される。
【0039
続いて、図3の(2)に示すように、電解めっきにより、上記第1の銅めっき膜21上に第2の銅めっき膜22を形成する。この銅めっきは、前記第1の実施の形態で説明しためっき添加剤、特にはボトムアップ目的の添加剤を含まないもので等方的なめっきが行える電解液を用いた等方的めっき処理により行う。
【0040
次いで図3の(3)に示すように、電解研磨により銅膜16(上記第2の銅めっき膜22、第1の銅めっき膜21および密着層14)を電解研磨する。この電解研磨は、通常の電解研磨液を用いて行ってもよく、また第1の実施の形態で用いた研磨添加剤が添加された電解研磨液を用いて行ってもよい。なお(3)図は電解研磨途中の状態を示す。その結果、図3の(4)に示すように、配線溝12内にバリア層13を介して銅膜16が埋め込まれた構成を得ることができる。その後、既知の方法(例えば化学的機械研磨、エッチング等の方法)により絶縁膜11上の余剰なバリア層13の除去を行う。
【0041
上記製造方法では、ボイドの発生、ボトムアップフィルおよびオーバーフィルを抑制するめっき添加剤が添加されためっき液を用いて形成した第1の銅めっき膜21には、特にその表層の結晶粒界部分や配線溝12内には、上記めっき添加剤成分が高濃度に含有もしくは析出している。しかしながら、上記めっき添加剤を含まず、等方的なめっきが行える電解液を用いためっき処理により、第1の銅めっき膜21上に第2の銅めっき膜22を形成したので、結晶粒界部分や配線溝12内に高濃度に含有もしくは析出していためっき添加剤成分は、第2の銅めっき膜22の最表層に等方的均質に分散される。このため、第2の銅めっき膜22、第1の銅めっき膜21等の電解研磨を行っても、結晶粒界部分や溝配線部分での異常溶出、先行溶出が防止されるので、ピットの発生や結晶粒界部分の段差がない平滑な電解研磨表面の形成が可能となる。
【0042
上記説明では、一例として、配線溝内に銅めっき膜を形成した後、電解研磨によって配線溝内に主として銅めっき膜からなる配線を形成する技術を説明したが、配線溝の代わりに配線溝と接続孔とが形成されている場合、もしくは接続孔のみが形成されている場合であって、それらの配線溝や接続孔内に埋め込むように銅めっき膜を形成した後、電解研磨により溝配線やプラグを形成する場合にも、本発明の技術を適用することができる。また、本発明の技術は半導体装置の溝配線形成技術への適用に限定されず、めっき膜を形成した後にその銅めっき膜を電解研磨する場合に適用することができる。
【0043
【発明の効果】
以上、説明したように本発明の膜の製造方法によれば、めっき添加剤成分(特にブライトナ)に対して優先的に反応・結合する研磨添加剤が添加されている電解研磨液を用いてめっき膜を電解研磨するので、めっき膜表層にめっき添加剤(特にブライトナ)が高濃度に残存・析出していても、研磨添加剤によってめっき添加剤が集中している部分を覆うことができ、その部分の電解電流を抑制もしくは遮断することができる。このため、局所的な電流集中による先行溶出、異常溶出が抑えられるので、表面平滑性に優れた電解研磨面を得ることができる。
【図面の簡単な説明】
【図1】 本発明の膜の製造方法に係る第1の実施の形態を示す概略構成断面図である。
【図2】 本発明の膜の製造方法に係る電解研磨の機構を示す図である。
【図3】 第3の実施の形態を示す概略構成断面図である。
【図4】 課題を説明する概略構成断面図である。
【符号の説明】
15…銅めっき膜

Claims (1)

  1. ボイドの発生、ボトムアップフィルおよびオーバーフィルを抑制するイオウ系有機物のめっき添加剤が添加されためっき液を用いて、めっき膜を形成する工程と、
    前記めっき膜表層に含有もしくは析出している前記めっき添加剤成分に対して反応・結合するNCSS構造を持つメルカプトチアゾール系化合物の研磨添加剤が添加された電解研磨液を用いて、前記めっき膜を電解研磨する工程と
    を備えたことを特徴とする膜の製造方法。
JP2002000422A 2002-01-07 2002-01-07 銅膜の製造方法 Expired - Fee Related JP4042408B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002000422A JP4042408B2 (ja) 2002-01-07 2002-01-07 銅膜の製造方法
KR10-2003-7011569A KR20040067863A (ko) 2002-01-07 2002-12-27 금속막의 제조방법
PCT/JP2002/013837 WO2003058696A1 (fr) 2002-01-07 2002-12-27 Procede de production d'un film metallique
US10/469,580 US6911396B2 (en) 2002-01-07 2002-12-27 Method of producing metallic film
TW092100017A TWI233152B (en) 2002-01-07 2003-01-02 Method for producing metal film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002000422A JP4042408B2 (ja) 2002-01-07 2002-01-07 銅膜の製造方法

Publications (2)

Publication Number Publication Date
JP2003203879A JP2003203879A (ja) 2003-07-18
JP4042408B2 true JP4042408B2 (ja) 2008-02-06

Family

ID=19190488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002000422A Expired - Fee Related JP4042408B2 (ja) 2002-01-07 2002-01-07 銅膜の製造方法

Country Status (5)

Country Link
US (1) US6911396B2 (ja)
JP (1) JP4042408B2 (ja)
KR (1) KR20040067863A (ja)
TW (1) TWI233152B (ja)
WO (1) WO2003058696A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040248403A1 (en) * 2003-06-09 2004-12-09 Dubin Valery M. Method for forming electroless metal low resistivity interconnects
KR102247940B1 (ko) * 2014-07-08 2021-05-07 에이씨엠 리서치 (상하이) 인코포레이티드 금속 상호접속을 형성하는 방법
KR102301933B1 (ko) * 2018-12-26 2021-09-15 한양대학교 에리카산학협력단 반도체 소자의 제조 방법
CN112593262A (zh) * 2020-12-07 2021-04-02 博敏电子股份有限公司 一种含有吡咯烷二硫代甲酸铵盐的电镀液添加剂及其应用
CN114351128B (zh) * 2021-12-10 2022-12-13 江阴纳力新材料科技有限公司 镀铜液添加剂、镀铜液、镀铜薄膜及其制备方法、负极集流体、锂电池

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097342A (en) * 1975-05-16 1978-06-27 Alcan Research And Development Limited Electroplating aluminum stock
US5567300A (en) * 1994-09-02 1996-10-22 Ibm Corporation Electrochemical metal removal technique for planarization of surfaces
JP2000064083A (ja) * 1998-08-24 2000-02-29 Sony Corp 電解処理方法、電解液および半導体装置の製造方法
US6056864A (en) * 1998-10-13 2000-05-02 Advanced Micro Devices, Inc. Electropolishing copper film to enhance CMP throughput
US6123825A (en) * 1998-12-02 2000-09-26 International Business Machines Corporation Electromigration-resistant copper microstructure and process of making
US6103086A (en) * 1999-01-05 2000-08-15 Advanced Micro Devices, Inc. Method of forming reliable copper interconnects with improved hole filling
US6344129B1 (en) * 1999-10-13 2002-02-05 International Business Machines Corporation Method for plating copper conductors and devices formed
US6333120B1 (en) * 1999-10-27 2001-12-25 International Business Machines Corporation Method for controlling the texture and microstructure of plated copper and plated structure
JP3821669B2 (ja) * 2000-06-29 2006-09-13 株式会社荏原製作所 配線形成方法及び装置
JP4644926B2 (ja) * 2000-10-13 2011-03-09 ソニー株式会社 半導体製造装置および半導体装置の製造方法
US6776893B1 (en) * 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
US6495443B1 (en) * 2001-06-05 2002-12-17 Advanced Micro Devices, Inc. Method of re-working copper damascene wafers
US6572753B2 (en) * 2001-10-01 2003-06-03 Eci Technology, Inc. Method for analysis of three organic additives in an acid copper plating bath

Also Published As

Publication number Publication date
JP2003203879A (ja) 2003-07-18
US20040097070A1 (en) 2004-05-20
US6911396B2 (en) 2005-06-28
WO2003058696A1 (fr) 2003-07-17
TW200402097A (en) 2004-02-01
TWI233152B (en) 2005-05-21
KR20040067863A (ko) 2004-07-30

Similar Documents

Publication Publication Date Title
US6943112B2 (en) Defect-free thin and planar film processing
US6867136B2 (en) Method for electrochemically processing a workpiece
US6750144B2 (en) Method for electrochemical metallization and planarization of semiconductor substrates having features of different sizes
TW409355B (en) Method to selectively fill recesses with conductive metal
US7968455B2 (en) Copper deposition for filling features in manufacture of microelectronic devices
US8197662B1 (en) Deposit morphology of electroplated copper
US7989347B2 (en) Process for filling recessed features in a dielectric substrate
JP2003510846A (ja) 銅結線のシード層の処理方法および処理装置
KR20080007400A (ko) 무결함 도전체로 깊고 넓은 개구를 매립하는 방법
JP2012174988A (ja) 接合電極、接合電極の製造方法、半導体装置、及び、半導体装置の製造方法
US6703712B2 (en) Microelectronic device layer deposited with multiple electrolytes
JP4042408B2 (ja) 銅膜の製造方法
US20150348910A1 (en) Selective plating without photoresist
US20060006071A1 (en) Method for improving electroplating in sub-0.1um interconnects by adjusting immersion conditions
KR100791078B1 (ko) 전기 도금법을 사용하여 리세스된 영역을 채우는 금속배선을 형성하는 방법
US6180526B1 (en) Method for improving conformity of a conductive layer in a semiconductor device
TWI238461B (en) Preparation method of planar electroplated metal layer and electroplating solution therefore
JP2002322592A (ja) 半導体装置の製造方法
JP2001168063A (ja) 半導体装置の製造方法、電解めっき方法および電解めっき装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees