JP2002322592A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002322592A JP2002322592A JP2001125361A JP2001125361A JP2002322592A JP 2002322592 A JP2002322592 A JP 2002322592A JP 2001125361 A JP2001125361 A JP 2001125361A JP 2001125361 A JP2001125361 A JP 2001125361A JP 2002322592 A JP2002322592 A JP 2002322592A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- film
- wafer
- potential
- surface potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 シード膜の表面電位を高精度に制御してメッ
キ処理による成膜不良を防止する。 【解決手段】 ウェハにメッキ処理を行う半導体装置の
製造方法において、前記ウェハの近傍に参照電極を設
け、この参照電極によって得られるウェハの表面電位に
基づいて印加電圧を制御してメッキ処理を行う。より具
体的には、前記メッキ処理の初期である第１ステップで
は表面電位を平衡電位に対して負電位に制御し、前記メ
ッキ処理の第２ステップでは表面電位を平衡電位近傍に
制御する。上述した本発明によれば、シード膜の表面電
位を高精度に制御することが可能となり、シード膜の溶
解を防止し高分子皮膜の強度を均一にすることができる
ので、メッキ膜の成膜不良を防止することができる。
キ処理による成膜不良を防止する。 【解決手段】 ウェハにメッキ処理を行う半導体装置の
製造方法において、前記ウェハの近傍に参照電極を設
け、この参照電極によって得られるウェハの表面電位に
基づいて印加電圧を制御してメッキ処理を行う。より具
体的には、前記メッキ処理の初期である第１ステップで
は表面電位を平衡電位に対して負電位に制御し、前記メ
ッキ処理の第２ステップでは表面電位を平衡電位近傍に
制御する。上述した本発明によれば、シード膜の表面電
位を高精度に制御することが可能となり、シード膜の溶
解を防止し高分子皮膜の強度を均一にすることができる
ので、メッキ膜の成膜不良を防止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
に関し、特に、メッキ処理を行なう半導体装置の製造に
適用して有効な技術に関するものである。
に関し、特に、メッキ処理を行なう半導体装置の製造に
適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化及び高性能化のた
めに各素子構造の微細化が進められており、こうした微
細化の進展によって各素子を接続して回路を構成する配
線も微細化され、且つ配線長が増加する傾向にある。こ
のため、配線の微細化による配線抵抗の増加によって電
圧低下・発熱等が大きな問題となり、配線長の増加によ
って配線遅延の問題が生じてくる。これらの問題を解決
するために、配線をより低抵抗化するために抵抗率の低
い配線材料として銅が用いられ始めている。
めに各素子構造の微細化が進められており、こうした微
細化の進展によって各素子を接続して回路を構成する配
線も微細化され、且つ配線長が増加する傾向にある。こ
のため、配線の微細化による配線抵抗の増加によって電
圧低下・発熱等が大きな問題となり、配線長の増加によ
って配線遅延の問題が生じてくる。これらの問題を解決
するために、配線をより低抵抗化するために抵抗率の低
い配線材料として銅が用いられ始めている。
【０００３】こうした銅配線では、微細な銅配線を低コ
ストで形成することができるのでダマシン法が主流とな
っている。ダマシン法では、エッチングによって絶縁膜
に溝若しくは孔パターンを形成する工程と、指向性のス
パッタ装置を用いて銅の拡散を防ぐバリア膜及び銅のシ
ード膜を形成する工程と、電解メッキ装置を用いて前記
溝若しくは孔パターンを銅膜で埋め込む工程と、ＣＭＰ
(Chemical MechanicalPolishing)により表面の不用な銅
膜を除去して前記溝若しくは孔内に選択的に銅膜を形成
する工程とからなっている。
ストで形成することができるのでダマシン法が主流とな
っている。ダマシン法では、エッチングによって絶縁膜
に溝若しくは孔パターンを形成する工程と、指向性のス
パッタ装置を用いて銅の拡散を防ぐバリア膜及び銅のシ
ード膜を形成する工程と、電解メッキ装置を用いて前記
溝若しくは孔パターンを銅膜で埋め込む工程と、ＣＭＰ
(Chemical MechanicalPolishing)により表面の不用な銅
膜を除去して前記溝若しくは孔内に選択的に銅膜を形成
する工程とからなっている。
【０００４】こうした電解メッキ技術については、例え
ば「金属表面処理技術」１９８３年Vol.34，No.8，４３
４頁、或いは「Proceeding of International Intercon
nectTechnology Conference」２０００年，１１７頁乃
至１１９頁等に記載されている。これらの技術の特徴
は、メッキ膜が凹部から優先的に成長する点にあり、こ
うした特徴を利用して高アスペクト比のビアホール等で
あってもボイド等を発生させずに銅膜で埋め込むことが
できる。
ば「金属表面処理技術」１９８３年Vol.34，No.8，４３
４頁、或いは「Proceeding of International Intercon
nectTechnology Conference」２０００年，１１７頁乃
至１１９頁等に記載されている。これらの技術の特徴
は、メッキ膜が凹部から優先的に成長する点にあり、こ
うした特徴を利用して高アスペクト比のビアホール等で
あってもボイド等を発生させずに銅膜で埋め込むことが
できる。
【０００５】上述した効果は、硫酸銅を主成分としたメ
ッキ液に光沢剤、平滑剤、高分子界面活性剤、塩素等を
添加することによって得られ、詳細は「Journal of Ele
ctroanalytic Chemistry」１９９２年Vol.338，１５５
頁乃至１６５頁等に記載されているが、高分子界面活性
剤は塩素と結合してメッキ抑制作用を示す。メッキ液中
でウェハが平衡電位若しくは平衡電位よりも正電位にあ
る場合には、シード膜表面に塩素イオンが吸着し、更に
この塩素イオンを介して高分子界面活性剤がシード膜表
面に吸着して高分子皮膜が形成され、この高分子皮膜に
は銅の析出を阻害する作用がある。
ッキ液に光沢剤、平滑剤、高分子界面活性剤、塩素等を
添加することによって得られ、詳細は「Journal of Ele
ctroanalytic Chemistry」１９９２年Vol.338，１５５
頁乃至１６５頁等に記載されているが、高分子界面活性
剤は塩素と結合してメッキ抑制作用を示す。メッキ液中
でウェハが平衡電位若しくは平衡電位よりも正電位にあ
る場合には、シード膜表面に塩素イオンが吸着し、更に
この塩素イオンを介して高分子界面活性剤がシード膜表
面に吸着して高分子皮膜が形成され、この高分子皮膜に
は銅の析出を阻害する作用がある。
【０００６】この高分子皮膜の形成後に、シード膜に平
衡電位よりも負電位を印加すると銅の析出が始まり、メ
ッキの初期ではメッキ膜の成長は一様にコンフォーマル
な成長をするが、ある程度メッキが進行すると平面的な
部分よりも凹形の部分、特に曲率が高い部分の成長が速
くなり、微細な孔パターンから優先的に埋まっていく。
これは、メッキの初期では高分子皮膜によって銅の析出
が一様に抑制されているが、ある程度メッキが進行する
と凹形の曲率が高い部分から徐々に吸着した高分子皮膜
が破壊されていくためと考えられている。
衡電位よりも負電位を印加すると銅の析出が始まり、メ
ッキの初期ではメッキ膜の成長は一様にコンフォーマル
な成長をするが、ある程度メッキが進行すると平面的な
部分よりも凹形の部分、特に曲率が高い部分の成長が速
くなり、微細な孔パターンから優先的に埋まっていく。
これは、メッキの初期では高分子皮膜によって銅の析出
が一様に抑制されているが、ある程度メッキが進行する
と凹形の曲率が高い部分から徐々に吸着した高分子皮膜
が破壊されていくためと考えられている。
【０００７】高分子皮膜の破壊は、メッキ促進効果を有
する光沢剤の濃縮によって生じる。光沢剤は銅膜の表面
に強く吸着しており、メッキ膜の成長に伴い凹形の曲率
部分では表面積が急激に縮小するため、この部分で光沢
剤の濃縮が発生する。光沢剤は銅の析出を促進するので
濃縮した部分には局所的に大電流が流れ、この電流集中
により高分子皮膜の破壊が該部分にて急速に進むことに
なる。理想的な成膜では、孔の底から上に向けて高分子
皮膜の破壊が順々に進み、それにつれてメッキ膜が形成
されていくボトムアップと呼ばれる成長をして微細な孔
パターンに銅膜が埋め込まれて行く。
する光沢剤の濃縮によって生じる。光沢剤は銅膜の表面
に強く吸着しており、メッキ膜の成長に伴い凹形の曲率
部分では表面積が急激に縮小するため、この部分で光沢
剤の濃縮が発生する。光沢剤は銅の析出を促進するので
濃縮した部分には局所的に大電流が流れ、この電流集中
により高分子皮膜の破壊が該部分にて急速に進むことに
なる。理想的な成膜では、孔の底から上に向けて高分子
皮膜の破壊が順々に進み、それにつれてメッキ膜が形成
されていくボトムアップと呼ばれる成長をして微細な孔
パターンに銅膜が埋め込まれて行く。
【０００８】
【発明が解決しようとする課題】電解メッキによるダマ
シン法で形成した銅膜を半導体装置の微細配線層として
用いるためには、高い埋め込み性を実現することと、断
線不良の原因となるピット或いはボイド等の膜中欠陥を
低減することとが求められ、これらの要求に応えるため
には、メッキ初期におけるシード膜の表面ポテンシャル
を高精度に制御しなければならない。
シン法で形成した銅膜を半導体装置の微細配線層として
用いるためには、高い埋め込み性を実現することと、断
線不良の原因となるピット或いはボイド等の膜中欠陥を
低減することとが求められ、これらの要求に応えるため
には、メッキ初期におけるシード膜の表面ポテンシャル
を高精度に制御しなければならない。
【０００９】例えば、ダマシン法ではメッキの下地とし
て予め銅のシード膜を形成しておく必要があり、通常は
指向性スパッタがシード膜の形成に用いられている。し
かし、指向性スパッタでは原理的に前記溝若しくは孔パ
ターン側壁に厚いシード膜を形成することができない。
このため、酸性度の高い硫酸銅メッキ液にウェハを浸漬
すると、薄いシード膜が溶解し消失することがある。シ
ード膜が消失した場合には、その部分にメッキ膜が成長
しないため、その部分にボイドが生じてしまう。
て予め銅のシード膜を形成しておく必要があり、通常は
指向性スパッタがシード膜の形成に用いられている。し
かし、指向性スパッタでは原理的に前記溝若しくは孔パ
ターン側壁に厚いシード膜を形成することができない。
このため、酸性度の高い硫酸銅メッキ液にウェハを浸漬
すると、薄いシード膜が溶解し消失することがある。シ
ード膜が消失した場合には、その部分にメッキ膜が成長
しないため、その部分にボイドが生じてしまう。
【００１０】このようなシード膜の溶解を防止するため
には、シード膜の表面電位を平衡電位か或いは平衡電位
よりも負の電位にする必要がある。しかし、メッキの初
期に大きな負電位を印加すると、埋め込み性の低下や膜
中欠陥の増加が見られる。この原因としては、メッキ初
期に形成される高分子界面活性剤の高分子皮膜強度にば
らつきが生じるためである。高分子皮膜の強度が一様で
はない場合には、前述したボトムアップ成長が不均一に
なり、その結果ボイドの発生が増加する。こうした高分
子皮膜の強度をばらつかせる要因としては、シード膜表
面の自然酸化膜の存在、シード膜表面の面方位や微妙な
凹凸の差異等による塩素イオン吸着のばらつき等が考え
られる。
には、シード膜の表面電位を平衡電位か或いは平衡電位
よりも負の電位にする必要がある。しかし、メッキの初
期に大きな負電位を印加すると、埋め込み性の低下や膜
中欠陥の増加が見られる。この原因としては、メッキ初
期に形成される高分子界面活性剤の高分子皮膜強度にば
らつきが生じるためである。高分子皮膜の強度が一様で
はない場合には、前述したボトムアップ成長が不均一に
なり、その結果ボイドの発生が増加する。こうした高分
子皮膜の強度をばらつかせる要因としては、シード膜表
面の自然酸化膜の存在、シード膜表面の面方位や微妙な
凹凸の差異等による塩素イオン吸着のばらつき等が考え
られる。
【００１１】以上の点から、メッキ膜の埋め込み不良を
防止し、半導体装置の歩留まり或いは信頼性の低下を防
止するためには、電解メッキ工程のパラメータ制御が重
要であり、本発明の課題は、シード膜の表面電位を高精
度に制御してメッキ処理による成膜不良を防止すること
が可能な技術を提供することにある。本発明の前記なら
びにその他の課題と新規な特徴は、本明細書の記述及び
添付図面によって明らかになるであろう。
防止し、半導体装置の歩留まり或いは信頼性の低下を防
止するためには、電解メッキ工程のパラメータ制御が重
要であり、本発明の課題は、シード膜の表面電位を高精
度に制御してメッキ処理による成膜不良を防止すること
が可能な技術を提供することにある。本発明の前記なら
びにその他の課題と新規な特徴は、本明細書の記述及び
添付図面によって明らかになるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。ウェハにメッキ処理を行う半導体
装置の製造方法において、前記ウェハの近傍に参照電極
を設け、この参照電極によって得られるウェハの表面電
位に基づいて印加電圧を制御してメッキ処理を行う。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。ウェハにメッキ処理を行う半導体
装置の製造方法において、前記ウェハの近傍に参照電極
を設け、この参照電極によって得られるウェハの表面電
位に基づいて印加電圧を制御してメッキ処理を行う。
【００１３】より具体的には、前記メッキ処理の初期で
ある第１ステップでは表面電位を平衡電位に対して負電
位に制御し、前記メッキ処理の第２ステップでは表面電
位を平衡電位近傍に制御する。上述した本発明によれ
ば、シード膜の表面電位を高精度に制御することが可能
となり、シード膜の溶解を防止し高分子皮膜の強度を均
一にすることができるので、メッキ膜の成膜不良を防止
することができる。
ある第１ステップでは表面電位を平衡電位に対して負電
位に制御し、前記メッキ処理の第２ステップでは表面電
位を平衡電位近傍に制御する。上述した本発明によれ
ば、シード膜の表面電位を高精度に制御することが可能
となり、シード膜の溶解を防止し高分子皮膜の強度を均
一にすることができるので、メッキ膜の成膜不良を防止
することができる。
【００１４】以下、本発明の実施の形態を説明する。な
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
【００１５】
【発明の実施の形態】（実施の形態１）図１に示すの
は、本発明の一実施の形態である半導体装置の製造方法
に用いられるメッキ装置の概略構成である。このメッキ
装置では、カップ状のメッキ槽１の底面には含リン銅の
陽極２が設けられ、メッキ層１の上面に取り付けられた
開閉式の円板状のウェハ保持部３によってメッキ槽１を
密封状態とすることができる。
は、本発明の一実施の形態である半導体装置の製造方法
に用いられるメッキ装置の概略構成である。このメッキ
装置では、カップ状のメッキ槽１の底面には含リン銅の
陽極２が設けられ、メッキ層１の上面に取り付けられた
開閉式の円板状のウェハ保持部３によってメッキ槽１を
密封状態とすることができる。
【００１６】そして、このウェハ保持部３にフェイスダ
ウンでメッキ処理の行なわれるウェハ４を取り付けてメ
ッキ槽１を密封して、ウェハ４のメッキ処理面とメッキ
槽１の底面に設けた陽極２とを対向させた状態でメッキ
槽１内部にメッキ液を充満させ、ウェハ４と陽極２との
間に電圧を加え電解メッキを行って、ウェハ４のシード
膜の表面に銅膜を析出させる。メッキ槽１内のウェハ４
近傍には、例えばＡｇ／ＡｇＣｌ或いはＨｇ／Ｈｇ２Ｓ
Ｏ４を用い、ウェハ４表面の電位を測定するための参照
電極５が設けられている。
ウンでメッキ処理の行なわれるウェハ４を取り付けてメ
ッキ槽１を密封して、ウェハ４のメッキ処理面とメッキ
槽１の底面に設けた陽極２とを対向させた状態でメッキ
槽１内部にメッキ液を充満させ、ウェハ４と陽極２との
間に電圧を加え電解メッキを行って、ウェハ４のシード
膜の表面に銅膜を析出させる。メッキ槽１内のウェハ４
近傍には、例えばＡｇ／ＡｇＣｌ或いはＨｇ／Ｈｇ２Ｓ
Ｏ４を用い、ウェハ４表面の電位を測定するための参照
電極５が設けられている。
【００１７】メッキ液は硫酸銅を主とし、メッキ槽１の
底面に設けた流入口６から供給し、ウェハ４表面に沿っ
てメッキ槽１内を流れてメッキ槽１上部に設けた流出口
から流出する方式となっている。流出口から流出したメ
ッキ液は、外部に設けられた薬液回収装置に運ばれて不
純物濾過等の処理を行ない、更に添加剤等の供給を行な
って成分を調整し、再び流入口６へ送られる。
底面に設けた流入口６から供給し、ウェハ４表面に沿っ
てメッキ槽１内を流れてメッキ槽１上部に設けた流出口
から流出する方式となっている。流出口から流出したメ
ッキ液は、外部に設けられた薬液回収装置に運ばれて不
純物濾過等の処理を行ない、更に添加剤等の供給を行な
って成分を調整し、再び流入口６へ送られる。
【００１８】参照電極５とウェハ４とは電気的に結合さ
れており、ウェハ４表面の電位を電圧計７によって測定
し、メッキ電流を電流計８によって測定し、その測定値
をコンピュータ等の制御装置９に送っている。制御装置
９では送られた測定値に基づいて最適なシーケンスを実
行し電源装置１０からの印加電圧を制御する。
れており、ウェハ４表面の電位を電圧計７によって測定
し、メッキ電流を電流計８によって測定し、その測定値
をコンピュータ等の制御装置９に送っている。制御装置
９では送られた測定値に基づいて最適なシーケンスを実
行し電源装置１０からの印加電圧を制御する。
【００１９】従来のメッキ装置では、陽極２−ウェハ４
間の電位差を測定して電位制御を行っていた。しかし、
陽極２表面には、メッキ液と陽極２とが直接接触して光
沢剤が消耗するのを避けるため、含リン銅を用いること
によって陽極２表面にブラックフィルムと呼ばれる黒い
高分子皮膜を生成させてある。
間の電位差を測定して電位制御を行っていた。しかし、
陽極２表面には、メッキ液と陽極２とが直接接触して光
沢剤が消耗するのを避けるため、含リン銅を用いること
によって陽極２表面にブラックフィルムと呼ばれる黒い
高分子皮膜を生成させてある。
【００２０】このため、従来の装置では得られる陽極２
−ウェハ４間の電位差には、ブラックフィルムによる電
圧降下及びメッキ液の電気抵抗による電圧降下が含まれ
ており、ウェハ４のシード膜表面の正確な電位は得られ
ていなかった。
−ウェハ４間の電位差には、ブラックフィルムによる電
圧降下及びメッキ液の電気抵抗による電圧降下が含まれ
ており、ウェハ４のシード膜表面の正確な電位は得られ
ていなかった。
【００２１】これに対して、本実施の形態の装置ではウ
ェハ４近傍の参照電極５によって電位を測定しているの
で、ブラックフィルムの影響を受けず、メッキ液の電気
抵抗も大幅に減少させることができるので、正確な電位
を測定することが可能となる。
ェハ４近傍の参照電極５によって電位を測定しているの
で、ブラックフィルムの影響を受けず、メッキ液の電気
抵抗も大幅に減少させることができるので、正確な電位
を測定することが可能となる。
【００２２】続いてこの装置を用いたメッキ処理のプロ
セスについて、図２乃至図６を用いて説明する。図２は
メッキ処理を行うウェハを示す部分縦断面図である。こ
のウェハでは、半導体基板１１の主面に形成された層間
絶縁膜１２の溝若しくは孔パターンに１層目の配線１３
が形成されており、配線１３は溝若しくは孔パターンの
内面を覆うバリア膜１３ａ及びシード膜１３ｂをメッキ
膜１３ｃで埋め込んである。
セスについて、図２乃至図６を用いて説明する。図２は
メッキ処理を行うウェハを示す部分縦断面図である。こ
のウェハでは、半導体基板１１の主面に形成された層間
絶縁膜１２の溝若しくは孔パターンに１層目の配線１３
が形成されており、配線１３は溝若しくは孔パターンの
内面を覆うバリア膜１３ａ及びシード膜１３ｂをメッキ
膜１３ｃで埋め込んである。
【００２３】そして、層間絶縁膜１２及び配線１３を覆
う層間絶縁膜１４の溝若しくは孔パターンに２層目の配
線を形成するプロセスを例として説明を行う。層間絶縁
膜１４の溝若しくは孔パターンには、パターンの内面を
覆う膜厚３０ｎｍのタンタルからなるバリア膜１５ａ及
び膜厚１００ｎｍの銅からなるシード膜１５ｂを遠距離
スパッタ装置によって形成し成膜から５時間が経過して
いる。
う層間絶縁膜１４の溝若しくは孔パターンに２層目の配
線を形成するプロセスを例として説明を行う。層間絶縁
膜１４の溝若しくは孔パターンには、パターンの内面を
覆う膜厚３０ｎｍのタンタルからなるバリア膜１５ａ及
び膜厚１００ｎｍの銅からなるシード膜１５ｂを遠距離
スパッタ装置によって形成し成膜から５時間が経過して
いる。
【００２４】先ずダミーウェハを用いて、ウェハ印加電
圧を＋０．１Ｖから−０．６Ｖ間で掃引して、得られた
測定データを制御装置９で自動処理し図３に示すＴａｆ
ｅｌプロットから平衡電位Ｖｏを求め、得られた平衡電
位Ｖｏを制御装置９のメモリに記憶する。図３に示すＴ
ａｆｅｌプロットから解るように、このウェハの平衡電
位Ｖｏは−２０ｍＶとなっている。
圧を＋０．１Ｖから−０．６Ｖ間で掃引して、得られた
測定データを制御装置９で自動処理し図３に示すＴａｆ
ｅｌプロットから平衡電位Ｖｏを求め、得られた平衡電
位Ｖｏを制御装置９のメモリに記憶する。図３に示すＴ
ａｆｅｌプロットから解るように、このウェハの平衡電
位Ｖｏは−２０ｍＶとなっている。
【００２５】この平衡電位を基にプロセスを制御する
が、シーケンスとしては３つのステップに分かれてお
り、ウェハ４がメッキ液と接触した瞬間から５秒経過ま
での第１ステップでは、制御装置９によって電源装置１
０を制御して、ウェハ４の表面電位を−１５０ｍＶに保
持する。この第１ステップではシード膜１３ｂの自然酸
化膜が還元されてシード膜１３ｂの表面が一様になる。
が、シーケンスとしては３つのステップに分かれてお
り、ウェハ４がメッキ液と接触した瞬間から５秒経過ま
での第１ステップでは、制御装置９によって電源装置１
０を制御して、ウェハ４の表面電位を−１５０ｍＶに保
持する。この第１ステップではシード膜１３ｂの自然酸
化膜が還元されてシード膜１３ｂの表面が一様になる。
【００２６】続いて第２ステップとして、制御装置９に
よって電源装置１０を制御して、ウェハ４の表面電位を
平衡電位である−２０ｍＶに３秒間保持する。この第２
ステップでは銅シード膜１３ｂの表面に高分子界面活性
剤の高分子皮膜が形成される。
よって電源装置１０を制御して、ウェハ４の表面電位を
平衡電位である−２０ｍＶに３秒間保持する。この第２
ステップでは銅シード膜１３ｂの表面に高分子界面活性
剤の高分子皮膜が形成される。
【００２７】続いて第３ステップとして、制御装置９に
よって電源装置１０を定電流モードで制御し、電流密度
５ｍＡ／ｃｍ２にて４０秒間成膜して、図４に示すよう
にメッキ膜１５ｃにコンフォーマルな成長をさせた後
に、電流密度１０ｍＡ／ｃｍ２にて１６２秒間成膜し
て、図５に示すようにメッキ膜１５ｃをボトムアップ成
長させる。図６に示すように溝若しくは孔パターンを完
全に埋め込んでメッキ処理が終了し、この後ＣＭＰ加工
によって破線図示の位置までメッキ膜１５ｃを研磨して
表面の不用な部分を除去する。
よって電源装置１０を定電流モードで制御し、電流密度
５ｍＡ／ｃｍ２にて４０秒間成膜して、図４に示すよう
にメッキ膜１５ｃにコンフォーマルな成長をさせた後
に、電流密度１０ｍＡ／ｃｍ２にて１６２秒間成膜し
て、図５に示すようにメッキ膜１５ｃをボトムアップ成
長させる。図６に示すように溝若しくは孔パターンを完
全に埋め込んでメッキ処理が終了し、この後ＣＭＰ加工
によって破線図示の位置までメッキ膜１５ｃを研磨して
表面の不用な部分を除去する。
【００２８】このシーケンスによってメッキ処理した場
合には、０．１６μｍ径アスペクト比５の孔パターンを
埋め込んでボイドは発生せず、ＣＭＰ加工後に行った外
観検査では欠陥密度が０．０２ヶ／ｃｍ２と充分に低い
値に抑えることができた。同様の孔パターンに対して例
えば第１ステップ及び第２ステップに相当する段階で−
５００ｍＶを印加した場合には、孔パターンを埋め込む
ことはできたが同様の外観検査では欠陥密度が０．７ヶ
／ｃｍ２と高く、製品歩留まりが低下していた。
合には、０．１６μｍ径アスペクト比５の孔パターンを
埋め込んでボイドは発生せず、ＣＭＰ加工後に行った外
観検査では欠陥密度が０．０２ヶ／ｃｍ２と充分に低い
値に抑えることができた。同様の孔パターンに対して例
えば第１ステップ及び第２ステップに相当する段階で−
５００ｍＶを印加した場合には、孔パターンを埋め込む
ことはできたが同様の外観検査では欠陥密度が０．７ヶ
／ｃｍ２と高く、製品歩留まりが低下していた。
【００２９】また、ウェハの平衡電位はシード膜の形成
条件等によって変化する。例えば前述の例と同じ膜厚３
０ｎｍのタンタルからなるバリア膜と膜厚１００ｎｍの
銅からなるシード膜とを遠距離スパッタ装置を用いて形
成したウェハを、成膜から８時間が経過した場合に測定
すると、平衡電位が−２５０ｍＶとなっている。このウ
ェハに対して前述の例と同様のシーケンスにて、第１ス
テップでは表面電位を−１２０ｍＶ、第２ステップでは
表面電位を−２０ｍＶとしてメッキ処理をした場合には
シード膜が損傷し孔パターンの底にボイドが発生してい
た。平衡電位の変化に応じてシーケンスを最適化させて
前述の例と略同様な結果を得るためには第１ステップで
は表面電位を−３５０ｍＶ、第２ステップでは表面電位
を−２５０ｍＶとしてメッキ処理を行う。
条件等によって変化する。例えば前述の例と同じ膜厚３
０ｎｍのタンタルからなるバリア膜と膜厚１００ｎｍの
銅からなるシード膜とを遠距離スパッタ装置を用いて形
成したウェハを、成膜から８時間が経過した場合に測定
すると、平衡電位が−２５０ｍＶとなっている。このウ
ェハに対して前述の例と同様のシーケンスにて、第１ス
テップでは表面電位を−１２０ｍＶ、第２ステップでは
表面電位を−２０ｍＶとしてメッキ処理をした場合には
シード膜が損傷し孔パターンの底にボイドが発生してい
た。平衡電位の変化に応じてシーケンスを最適化させて
前述の例と略同様な結果を得るためには第１ステップで
は表面電位を−３５０ｍＶ、第２ステップでは表面電位
を−２５０ｍＶとしてメッキ処理を行う。
【００３０】即ち、ボイドの発生を抑えるためには、第
１ステップでは表面電位を電流密度２ｍＡ／ｃｍ２以下
となる負電位に制御し、第２ステップでは表面電位を平
衡電位に対して±５０ｍＶの範囲内に制御する必要があ
る。
１ステップでは表面電位を電流密度２ｍＡ／ｃｍ２以下
となる負電位に制御し、第２ステップでは表面電位を平
衡電位に対して±５０ｍＶの範囲内に制御する必要があ
る。
【００３１】以上、本発明を、前記実施の形態に基づき
具体的に説明したが、本発明は、前記実施の形態に限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは勿論である。
具体的に説明したが、本発明は、前記実施の形態に限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは勿論である。
【００３２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、シード膜の表面電位を高精度に
制御することが可能となるという効果がある。 （２）本発明によれば、上記効果（１）により、シード
膜の溶解を防止することができるという効果がある。 （３）本発明によれば、上記効果（１）により、高分子
皮膜の強度を均一にすることができるという効果があ
る。 （４）本発明によれば、上記効果（２），（３）によ
り、メッキ膜の成膜不良を防止することができるという
効果がある。 （５）本発明によれば、上記効果（４）により、半導体
装置の歩留まりの低下或いは信頼性の低下を防止するこ
とができるという効果がある。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、シード膜の表面電位を高精度に
制御することが可能となるという効果がある。 （２）本発明によれば、上記効果（１）により、シード
膜の溶解を防止することができるという効果がある。 （３）本発明によれば、上記効果（１）により、高分子
皮膜の強度を均一にすることができるという効果があ
る。 （４）本発明によれば、上記効果（２），（３）によ
り、メッキ膜の成膜不良を防止することができるという
効果がある。 （５）本発明によれば、上記効果（４）により、半導体
装置の歩留まりの低下或いは信頼性の低下を防止するこ
とができるという効果がある。
【図１】本発明の一実施の形態である半導体装置の製造
方法に用いられるメッキ装置の概略構成図である。
方法に用いられるメッキ装置の概略構成図である。
【図２】本発明の一実施の形態である半導体装置の製造
方法に用いられるウェハを示す部分縦断面図である。
方法に用いられるウェハを示す部分縦断面図である。
【図３】図２に示すウェハのＴａｆｅｌプロット図であ
る。
る。
【図４】本発明の一実施の形態である半導体装置の製造
方法に用いられるウェハを示す部分縦断面図である。
方法に用いられるウェハを示す部分縦断面図である。
【図５】本発明の一実施の形態である半導体装置の製造
方法に用いられるウェハを示す部分縦断面図である。
方法に用いられるウェハを示す部分縦断面図である。
【図６】本発明の一実施の形態である半導体装置の製造
方法に用いられるウェハを示す部分縦断面図である。
方法に用いられるウェハを示す部分縦断面図である。
１…メッキ槽、２…陽極、３…ウェハ保持部、４…ウェ
ハ、５…参照電極、６…流入口、７…電圧計、８…電流
計、９…制御装置、１０…電源装置、１１…半導体基
板、１２，１４…層間絶縁膜、１３，１５…配線、１３
ａ，１５ａ…バリア膜、１３ｂ，１５ｂ…シード膜、１
３ｃ，１５ｃ…メッキ膜。
ハ、５…参照電極、６…流入口、７…電圧計、８…電流
計、９…制御装置、１０…電源装置、１１…半導体基
板、１２，１４…層間絶縁膜、１３，１５…配線、１３
ａ，１５ａ…バリア膜、１３ｂ，１５ｂ…シード膜、１
３ｃ，１５ｃ…メッキ膜。
フロントページの続き Ｆターム(参考） 4K024 AA09 AB01 BA15 BB12 CA05 CA06 CA16 CB26 DA10 4M104 BB04 BB17 DD52 FF17 FF22 5F033 HH11 HH21 JJ11 JJ21 MM02 MM12 MM13 NN06 NN07 PP15 PP27 WW08
Claims (5)
- 【請求項１】 ウェハにメッキ処理を行う半導体装置の
製造方法において、 前記ウェハの近傍に参照電極を設け、この参照電極によ
って得られるウェハの表面電位に基づいて印加電圧を制
御してメッキ処理を行うことを特徴とする半導体装置の
製造方法。 - 【請求項２】 前記メッキ処理の第１ステップでは表面
電位を平衡電位に対して負電位に制御することを特徴と
する請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記第１ステップではメッキ電流密度が
２ｍＡ／ｃｍ２以下とすることを特徴とする請求項２に
記載の半導体装置の製造方法。 - 【請求項４】 前記メッキ処理の第２ステップでは表面
電位を平衡電位近傍に制御することを特徴とする請求項
１乃至請求項３の何れか一項に記載の半導体装置の製造
方法。 - 【請求項５】 前記第２ステップでは表面電位を平衡電
位に対して±５０ｍＶの範囲内に制御することを特徴と
する請求項４に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001125361A JP2002322592A (ja) | 2001-04-24 | 2001-04-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001125361A JP2002322592A (ja) | 2001-04-24 | 2001-04-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002322592A true JP2002322592A (ja) | 2002-11-08 |
| JP2002322592A5 JP2002322592A5 (ja) | 2006-05-25 |
Family
ID=18974595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001125361A Pending JP2002322592A (ja) | 2001-04-24 | 2001-04-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002322592A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004007811A2 (en) * | 2002-07-12 | 2004-01-22 | Atotech Deutschland Gmbh | Device and method for monitoring an electrolytic process |
| JP2008529300A (ja) * | 2005-01-27 | 2008-07-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ゲート誘電体上にゲート金属または他の導体材料または半導体材料を電着するための方法（ゲート誘電体貫通電流を用いた電気化学処理によるゲート・スタック技術） |
| JP2015200029A (ja) * | 2014-01-17 | 2015-11-12 | 株式会社荏原製作所 | めっき方法およびめっき装置 |
-
2001
- 2001-04-24 JP JP2001125361A patent/JP2002322592A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004007811A2 (en) * | 2002-07-12 | 2004-01-22 | Atotech Deutschland Gmbh | Device and method for monitoring an electrolytic process |
| WO2004007811A3 (en) * | 2002-07-12 | 2004-07-08 | Atotech Deutschland Gmbh | Device and method for monitoring an electrolytic process |
| CN100346007C (zh) * | 2002-07-12 | 2007-10-31 | 埃托特克德国有限公司 | 用于监视电解工艺的装置和方法 |
| JP2008529300A (ja) * | 2005-01-27 | 2008-07-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ゲート誘電体上にゲート金属または他の導体材料または半導体材料を電着するための方法（ゲート誘電体貫通電流を用いた電気化学処理によるゲート・スタック技術） |
| JP2015200029A (ja) * | 2014-01-17 | 2015-11-12 | 株式会社荏原製作所 | めっき方法およびめっき装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943112B2 (en) | Defect-free thin and planar film processing | |
| US6867136B2 (en) | Method for electrochemically processing a workpiece | |
| US7503830B2 (en) | Apparatus for reduction of defects in wet processed layers | |
| US6562204B1 (en) | Apparatus for potential controlled electroplating of fine patterns on semiconductor wafers | |
| CN113454766B (zh) | 低温铜-铜直接接合 | |
| JP5683698B2 (ja) | 加熱された基板および冷却された電解質を用いるシリコン貫通ビア（ｔｓｖ）における銅のチップトゥチップ、チップトゥウェハおよびウェハトゥウェハの相互接続物の電着のための方法 | |
| US20050145499A1 (en) | Plating of a thin metal seed layer | |
| US20040219779A1 (en) | Method and structure to improve reliability of copper interconnects | |
| US8591715B2 (en) | Electrodeposition composition and method for coating a semiconductor substrate using the said composition | |
| JP2009527912A (ja) | 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物 | |
| CN116134182A (zh) | 电镀纳米双晶和非纳米双晶铜特征 | |
| US20060175201A1 (en) | Immersion process for electroplating applications | |
| US7204924B2 (en) | Method and apparatus to deposit layers with uniform properties | |
| TWI276151B (en) | Method and apparatus for electrochemical plating semiconductor wafers | |
| US7544281B2 (en) | Uniform current distribution for ECP loading of wafers | |
| JP2002322592A (ja) | 半導体装置の製造方法 | |
| TWI281211B (en) | Methods for electrochemical deposition (ECD) and for fabrication integrated circuit devices on a semiconductor substrate with damascene structures and defect-free ECD metal layer on the semiconductor wafer | |
| KR100705371B1 (ko) | 도금 처리 방법, 도금 처리 장치 및 도금 처리 시스템 | |
| US20050048769A1 (en) | Method of manufacturing a semiconductor device | |
| JP2006225715A (ja) | めっき装置及びめっき方法 | |
| JP2004269953A (ja) | メッキ方法、半導体装置の製造方法およびメッキ装置 | |
| JP2004292907A (ja) | 電解処理装置および半導体装置の製造方法 | |
| JP2010121168A (ja) | めっき装置、めっき方法および半導体装置の製造方法 | |
| Levert et al. | A NOVEL SPIN-ETCH PLANARIZATION PROCESS FOR DUAL-DAMASCENE COPPER INTERCONNECTS | |
| JP2006040908A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060330 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |