JP2004269953A - メッキ方法、半導体装置の製造方法およびメッキ装置 - Google Patents
メッキ方法、半導体装置の製造方法およびメッキ装置 Download PDFInfo
- Publication number
- JP2004269953A JP2004269953A JP2003061419A JP2003061419A JP2004269953A JP 2004269953 A JP2004269953 A JP 2004269953A JP 2003061419 A JP2003061419 A JP 2003061419A JP 2003061419 A JP2003061419 A JP 2003061419A JP 2004269953 A JP2004269953 A JP 2004269953A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- substrate
- plating
- metal film
- growth rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
【解決手段】メッキ浴4中に半導体基板1からなる作用電極と対向電極2と参照電極3とからなる3電極に設置し、参照電極の電位を基準とした作用電極のdを一定に制御しながら電解メッキを行う。この構成により、半導体装置の品種・加工形状からあらかじめ必要な速度比を設定することで、メッキ浴の状態に依存せずに、微細加工された凹部内を埋め込むことができる。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、電解メッキを行うメッキ方法と、半導体装置の製造方法と、メッキ装置に関するものである。特に、絶縁膜の表面にあらかじめ形成した、孔もしく溝等の凹部に金属膜を充填し、プラグもしくは配線を形成するメッキ方法と半導体装置の製造方法と、メッキ装置に関するものである。
【0002】
【従来の技術】
近年、半導体装置の高集積化および高速化に伴い、微細加工技術が非常に重要な課題になっている。特に、電流の流れる配線については、その抵抗値、エレクトロマイグレーション耐性、加工形状が半導体装置の性能へ影響することが知られている。
【0003】
半導体装置の配線材料として、これまでアルミニウムが主に使用され、ドライエッチングによりその配線加工が行われていた。しかし、高集積化、高速化に伴い配線材料としてアルミニウムを用いることで、次のような問題が生じてきた。例えば、配線幅が狭くなったため配線に流れる電流密度が高くなる。すると、抵抗の高いアルミニウムの温度が上昇する。配線の温度が上昇すると、さらに配線抵抗が上昇したり、エレクトロマイグレーション耐性が弱くなったりする。
【0004】
そこで、アルミニウムよりも抵抗が低く、エレクトロマイグレーション耐性の良好な銅を配線材料と用いるようになってきた。配線の加工については、銅のドライエッチングが困難であるため、絶縁膜にあらかじめ形成した孔もしくは溝部に金属膜を充填し、化学的機械研磨を用いて孔もしくは溝部以外の金属を除去することにより、プラグもしくは配線を形成する。
【0005】
従来のメッキ方法では、図3に示すように、対向電極と作用電極の2つの電極を用いて、定電流メッキを行う。図3において、201は作用電極としての半導体基板、202はアノード電極、つまり対向電極(銅板)、203はメッキ液が入ったメッキ浴、204はメッキ時に流す電流を設定するための電位設定電源、205は抵抗、206は抵抗、207は演算増幅器を示す。
【0006】
この方法においては、電流値を一定にしながら電解メッキをすることができる。具体的には、半導体装置201に流れる電流を抵抗205で検出し、抵抗205の電圧降下(半導体装置201に流れる電流に対応する)と電位設定電源204の電圧との差に応じて対向電極202に加える電圧を増減制御することによって、半導体装置201に流れる電流を一定に制御し、これによって定電流メッキを実現している(例えば、特許文献1参照)。
【0007】
なお、抵抗206は既知の抵抗値を有し、定電流電源を構成するために設けられている。この場合、抵抗206の既知の抵抗値Rと電位設定電源204の電位Eとから、I=E/Rで決まる電流Iを流す定電流電源となる。
【0008】
【特許文献1】
特開2001−152398号公報
【0009】
【発明が解決しようとする課題】
しかしながら、従来の方法では、メッキ液の添加剤濃度やメッキ液の状態が変化しても一定の電流を出力するようにメッキをするので、メッキ液の状態にかかわらずメッキされる。そのため、メッキ液中の副生成物の量が増加するなど液の状態がかわって、埋め込み不良を発生することがある。
【0010】
本発明は上記課題を鑑みてなされたものであり、メッキ浴の状態が変化しても、埋め込み不良を生じることなく安定して凹部に金属を埋め込むことができるメッキ方法を提供することである。
【0011】
本発明の他の目的は、メッキ浴の状態が変化しても埋め込み不良を生じることなく安定して凹部に金属を埋め込むことができる半導体装置の製造方法を提供することである。
【0012】
本発明の他の目的は、メッキ浴の状態が変化しても埋め込み不良を生じることなく安定して凹部に金属を埋め込むことができるメッキ装置を提供することである。
【0013】
本発明の他の目的は、半導体装置等の基板の品種や加工形状、例えば半導体装置等の基板内の各配線層の表面積に応じて適切な条件でメッキを行うことができ、微細加工された凹部内を埋め込み不良を生じることなく金属で埋め込むことができるメッキ方法、半導体装置の製造方法およびメッキ装置を提供することである。
【0014】
【課題を解決するための手段】
本発明の請求項1記載のメッキ方法は、凹部を有する基板上に金属膜を成膜するメッキ方法であり、メッキ浴中に基板を設置し、基板の電位を一定に制御しながら基板に電解メッキを行う。ここでいう基板電位は、基板表面付近の電位のことを意味する。
【0015】
この方法によれば、基板の電位を一定に制御しながら基板に電解メッキを行うので、基板の電位を適切に設定することによりメッキ浴の状態が変化しても、基板の表面と凹部底の成長速度を一定に保った状態でメッキを行うことができ、ボイド等の埋め込み不良を生じることなく安定してアスペクト比の高い凹部に金属を埋め込むことができる。
【0016】
本発明の請求項2記載のメッキ方法は、請求項1記載のメッキ方法において、電解メッキによって基板上に金属膜を成膜する工程の前工程として、添加剤を含まない第1のメッキ液を使用したときの基板の電位と基板に流れる電流の関係を測定して第1の電位−電流曲線を求める工程と、添加剤を含む第2のメッキ液を使用したときの基板の電位と基板に流れる電流の関係を測定して第2の電位−電流曲線を求める工程と、第1の電位−電流曲線および第2の電位−電流曲線から、基板の凹部底における等価的な金属膜の成長速度Sbotと基板の表面における等価的な金属膜の成長速度Ssurfとを求める工程と、基板の凹部底における金属膜の成長速度Sbotおよび基板の表面における金属膜の成長速度Ssurfから成長速度比Sbot/Ssurfを算出して電位−成長速度比曲線を求める工程とを含んでいる。そして、電位−成長速度比曲線を基に成長速度比Sbot/Ssurfが所定の値となる電位条件で電解メッキを行う。
【0017】
この方法によれば、電位−成長速度比曲線を基に成長速度比Sbot/Ssurfが所定の値となる電位条件で電解メッキを行うので、金属膜の種類に応じて電位条件を適切に設定することができる。基板の品種や金属膜の種類にかかわらず、ボイド等の埋め込み不良を生じることなく安定してアスペクト比の高い凹部に金属を埋め込むことができる。さらに、請求項1と同様に、メッキ浴の状態が変化しても、金属膜の種類に応じて基板の表面と凹部底の成長速度を一定に保った状態でメッキを行うことができ、ボイド等の埋め込み不良を生じることなく安定して凹部に金属を埋め込むことができる。
【0018】
本発明の請求項3記載のメッキ方法は、請求項2記載のメッキ方法において、電解メッキによって基板上に金属膜を成膜する工程の前工程として、電位−成長速度比曲線から所定の成長速度比Sbot/Ssurfが得られる電位条件Econを求める工程をさらに含んでいる。そして、基板の電位を電位条件Econに固定して電解メッキを行う。
【0019】
この方法によれば、請求項2と同様の作用効果を奏する。
【0020】
本発明の請求項4記載のメッキ方法は、請求項1記載のメッキ方法において、基板の凹部が孔であるときの半径または溝であるときの幅の1/2をWとし、凹部の深さをDとしたときに、成長速度比Sbot/Ssurfが
Sbot/Ssurf>α×D/W (0<α≦1)
となる電位条件に基板の電位を設定して電解メッキを行う。
【0021】
この方法によれば、基板の凹部の寸法を基に電位条件に基板の電位を設定して電解メッキを行うので、基板の凹部の形状等の加工形状に応じて適切な条件を選ぶことができ、基板の加工形状、配線層の表面積にかかわらず、ボイド等の埋め込み不良を生じることなく安定して凹部に金属を埋め込むことができる。
【0022】
本発明の請求項5記載の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、絶縁膜に凹部を形成する工程と、凹部内を含む絶縁膜上にバリア膜となる第1の金属膜を成膜する工程と、第1の金属膜上にシード膜となる第2の金属膜を成膜する工程と、電解メッキ法により第2の金属膜上に配線層またはプラグになる第3の金属膜を成膜する工程と、化学的機械研磨法により凹部以外の第3の金属膜、第2の金属膜および第1の金属膜を除去する工程とを含んでいる。そして、第3の金属膜を成膜する工程を、請求項1〜4の何れか1項に記載のメッキ方法を用いて実施する。
【0023】
この方法によれば、請求項1〜4のメッキ方法と同様の作用効果を奏する。
【0024】
本発明の請求項6記載のメッキ装置は、凹部を有する基板上に金属膜を成膜するメッキ装置であり、メッキ浴と、基板からなりメッキ浴中に設置された作用電極と、作用電極に対向する状態にメッキ浴中に設置された対向電極と、メッキ浴中に設置された参照電極と、参照電極の電位と作用電極の電位とを一対の入力とする演算増幅器とを備えている。そして、演算増幅器が作用電極と参照電極との間に生じる電気信号に応じて対向電極に印加する電圧を増減することにより、参照電極の電位を基準として作用電極の電位を一定に制御しながら電解メッキを行う。ここで、参照電極の電位を基準として作用電極の電位を一定に制御することが、請求項1における基板の電位、つまり基板の表面付近の電位を一定に制御することに対応する。
【0025】
この装置は、作用電極の参照電極に対する電位を、設定した電位に維持するものであるが、設定電位を一定電位に保つためには、作用電極と参照電極の間の電位を観測しながら作用電極と対極との間に加える電圧を調整する必要がある。
【0026】
この構成によれば、参照電極の電位を基準として基板の電位を一定に制御しながら基板に電解メッキを行うので、基板の電位を適切に設定することによりメッキ浴の状態が変化しても、基板の表面と凹部底の成長速度を一定に保った状態でメッキを行うことができ、ボイド等の埋め込み不良を生じることなく安定してアスペクト比の高い凹部に金属を埋め込むことができる。
【0027】
本発明の請求項7記載のメッキ装置は、請求項7記載のメッキ装置において、作用電極と演算増幅器との間に作用電極の電位の制御目標を設定する電位設定電源を挿入している。
【0028】
この構成によれば、請求項7のメッキ装置と同様の作用効果を奏する。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態のメッキ方法およびメッキ装置と半導体装置の製造方法について、図面を参照しながら説明する。
【0030】
まず、図1(a)に示すように、半導体基板101にシリコン酸化膜102を1.0μmの膜厚で形成した後、シリコン酸化膜102をドライエッチングすることで、シリコン酸化膜102上に、配線パターン形成のための凹部106を形成する。ここで、凹部106は溝状であってもコンタクトホール形状であってもよい。
【0031】
つぎに、図1(b)に示すように、形成された凹部106上に、スパッタ法によりバリア膜としてTaN(タンタルナイトライド)膜からなる第1金属膜103を0.035μmの膜厚で成膜する。ここで、バリア膜としてスパッタ法によりTaN膜を形成し、その膜厚を例えば0.035μmとしているが、バリア膜の材料としてのTaN、膜厚0.035μmはそれぞれ一例である。バリア膜の材料および膜厚は、第2金属膜104や第3金属膜105のシリコン酸化膜102への拡散を抑制できる膜厚および導電性膜であればよいことはいうまでもない。例えば、バリア膜として、CVD(気相成長)法により成膜された、例えば膜厚0.01μmのTiN(チタンナイトライド)膜を用いてもよい。
【0032】
つぎに、図1(c)に示すように、TaN膜からなる第1金属膜103の成膜後、真空中でその半導体基板を保持したまま、シード膜としてCuからなる第2金属膜104をスパッタ法により0.15μmの膜厚で成膜する。ここで、シード膜の膜厚は、スパッタ法により0.15μmの膜厚としているが、つぎのメッキ工程においてシード膜に電流が流れて銅を堆積できる膜厚であれば、他の膜厚でもよい。
【0033】
シード膜としての第2金属膜104の成膜後、図2に示すメッキ装置を用いた電解メッキ法により、電位−150[mV vs Ag/AgCl]の条件にて図1(d)に示すように、Cuからなる第3金属膜105を400nmの膜厚で堆積する。参照電極3としては、例えば銀・塩化銀電極(Ag/AgCl)を用いる。また、対向電極2としてはCu板を用いた。メッキ液は硫酸銅を主成分とする。ここで、電位は−20〜−400[mV vs Ag/AgCl]で、Cuが堆積できる電位であれば問題はない。Cuメッキ堆積膜厚についても400nmとしているが、凹部102に配線パターンを埋め込むことができる膜厚であればよい。
【0034】
なお、例えば、上記の電位−150[mV vs Ag/AgCl]は、参照電極3の電位を基準とする半導体基板1の電位のことである。
【0035】
Cuからなる第3金属膜105の堆積後、化学的機械研磨により凹部106以外を研磨することにより図1(e)に示すようなプラグ107と配線108を形成することができる。
【0036】
ここで、図2に示すメッキ装置について説明する。このメッキ装置には、メッキ液の入ったメッキ浴4があり、さらにこのメッキ浴4中に参照電極3と、作用電極として半導体基板1と、対向電極2とが設置されている。
【0037】
参照電極3は、半導体基板1の近傍に配置することが望ましい。特に、対向電極2と半導体基板1の距離Lcと参照電極3と対向電極2の距離Lsとがほとんど等しくなる位置に配置することが望ましい。
【0038】
なお、参照電極3は、
AgCl+e ⇔ Ag+Cl−
のような可逆電極反応を利用して電位を検出している。そして、その電位は時間に対して安定である。
【0039】
また、半導体基板1は接地端子8に接続されるとともに、電位の設定を変更可能な電位設定電源6の負極に接続されている。また、電位設定電源6の正極の電位と参照電極3の電位とが演算増幅器5の2つの入力端子に加えられている。
【0040】
演算増幅器5は、半導体基板1と参照電極3との間の電気信号(電圧信号)を増幅して出力する。そして、この演算増幅器5の出力信号を半導体基板1−対向電極2間への印加電圧を制御するためのフィードバック制御信号として用いることにより、電源電圧を増減制御し、これによって参照電極3の電位を基準として半導体基板1の電位を一定に制御する。
【0041】
また、演算増幅器5は、抵抗7を介して接地端子8に接続されている。
【0042】
なお、演算増幅器5、電位設定電源6および抵抗7よりなる回路は、例えばポテンシオスタットの機能を用いて実現することができる。
【0043】
抵抗7は、演算増幅器5の出力に接続され、半導体基板に流れる電流を測定するために設けられている。測定された電流値は、図4にy軸成分として示している。なお、y軸の電流値は、電極表面積で補正しているため、電流密度として標記している。
【0044】
また、電位設定電源6は、電位を設定するためのもので、図4のx軸成分として示している。
【0045】
ここで、図2のメッキ装置の参照電極3として銀・塩化銀電極を用いているが、参照電極となれば水素電極やカロメル電極等でもよいことは言うまでもない。また、参照電極の電位を基準とした半導体基板の電位を一定にするためにポテンシオスタットを用いているが、図に表記の回路は一例であって、電位を一定にできる回路であればどのような回路を用いても良い。上記の電位は、半導体基板の電位を基準とした参照電極の電位と見ることもできる。
【0046】
図4に本発明の電解メッキ法による電位−電流曲線を示す。ここで、電流は、半導体基板を流れる電流である。また、電位とは、半導体基板表面に成膜された金属膜の酸化還元反応によって生じるポテンシャルである。つまり、参照電極の電位を基準とした半導体基板の電位として得ることができる。
【0047】
参照電極の電位と半導体基板表面に成膜された金属膜の酸化還元反応によって生じるポテンシャルとは以下のような関係にある。すなわち、メッキ液の状態が変化すると金属膜の酸化還元反応によるポテンシャルも変化するので、それを参照電極でモニターして半導体基板の電位を一定に制御する。酸化還元反応が生ずるために必要なポテンシャルは材料によって決まっている。
【0048】
図4において、曲線Tは添加剤のない場合の電位−電流曲線であり、曲線Sは添加剤のある濃度の電位−電流曲線である。ここで、アスペクト比の高い凹部の底の状態について説明する。アスペクト比の高い凹部については、凹部底への拡散速度は半導体基板表面への拡散速度と比較すると十分に遅いため、凹部内での添加剤濃度は、建浴後添加剤を投入したときの浴濃度よりも薄いことが考えられる。よって、添加剤の効果が少ないと考えられるので、凹部の底における電位−電流曲線はTで表される。半導体基板の表面ついては、添加剤の効果が十分なので表面における電位−電流曲線についてはSと表される。
【0049】
上記の添加剤は、メッキを抑制する作用を有するものである。具体的な材料としては主にポリエチレングリコールやポリプロピレングリコールなどがあるが、これに限定されるものではなく、種々のものが存在する。
【0050】
ここで、速度比について説明する。微細加工された凹部へCu等を埋め込む場合、凹部の底部から結晶成長することで凹部を埋め込むことができることが知られている。そこで、凹部の底部の結晶成長速度をRbot、半導体装置の表面の結晶成長速度をRsurfとする。ここで速度比をVとすると、Vは次式(1)で表される。
【0051】
V = Rbot / Rsurf (1)
これを電位−電流曲線で表すと、y軸の電流量は結晶成長速度と等価であり、電位−電流曲線TおよびSが凹部底の成長速度(T)と半導体基板表面の成長速度(S)で表されることから、
V = T / S (2)
となる。この計算結果を、図5に電位−成長速度比曲線として示す。図5からわかるように、電位をある値に固定すると、速度比が決まることがわかる。
【0052】
第2の発明である、半導体基板の電位Econを一定に制御してメッキした場合について次に述べる。メッキ浴は時間とともに副生成物等の存在・添加剤の消費により、電位−電流曲線も変化する。ある一定の速度比が必要な加工形状に対して、必要な速度比が決まる。必要な速度比がわかれば、メッキ液の状態によらず、電位−電流曲線を測定後、必要な速度比を達成できるような電位に固定してメッキすることで、埋め込み不良を発生させることなく、あらかじめ計算したうえで、メッキをすることが可能となる。
【0053】
以上より、計算された(Rbot/Rsurfが一定となる)定電位による電解メッキをするとメッキ浴の状態にかかわらず、微細加工された凹部内にCuを成膜することができる。
【0054】
第3の発明は、Rbot/RSsurf > D(凹部の深さ)/W(凹部の開口半径)となる電位条件にてメッキした場合について述べる。凹部の底からの成膜速度Vdと凹部の開口部側面からの成膜速度Vsを考える。凹部の深さをD、開口半径をWとする。凹部への埋め込みに必要な時間tはD/Vdである。開口部の側壁からの成膜時間t’はW/2Vsである。
【0055】
ここで、ボイドなく埋め込む条件として、D/Vd < W/Vsでなければならない。よって、D/W < Vd / Vsとなる。側壁からの成膜速度と表面の成膜速度が比例することから、Vs = α Rsurfで表される(αは係数:0<α≦1)。また、底部からの成膜速度については、Vd = Rbotで表される。よって、D/W < α×Rbot/Rsurf である。
【0056】
以上より、Rbot/Rsurf > α・D / W (0<α≦1)の電位条件にてメッキを行うことで凹部にボイドを発生することなく埋め込みを行うことができる。
【0057】
【発明の効果】
以上のように本発明は、参照電極の電位を基準とした基板の電位を一定に制御しながらメッキを行うことにより、メッキ浴の状態が変化しても埋め込み不良を生じることなく安定して凹部に金属を埋め込むことができる。
【0058】
また、半導体装置の品種・加工形状からあらかじめ必要な速度比を設定し、これに対応した電位に基板の電位を設定してメッキを行うことで、半導体装置の品種や加工形状、例えば半導体装置内の各配線層の表面積に応じて適切な条件でメッキを行うことができ、微細加工された凹部内を埋め込み不良を生じることなく金属で埋め込むことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態における半導体装置の製造方法を示す工程順断面図である。
【図2】本発明の実施の形態におけるメッキ装置の構成を示す概略図である。
【図3】従来例におけるメッキ装置の構成を示す概略図である。
【図4】本発明の実施の形態における電位−電流曲線を示す特性図である。
【図5】本発明における電位−成長速度比曲線を示す特性図である。
【符号の説明】
1 半導体基板
2 対向電極
3 参照電極
4 メッキ浴
5 電位設定電源
6 演算増幅器
7 抵抗
8 接地端子
101 半導体基板
102 酸化膜
103 第1金属膜
104 第2金属膜
105 第3金属膜
106 凹部
107 プラグ
108 配線
201 半導体基板
202 対向電極
203 メッキ浴
204 電位設定電源
205 抵抗
206 抵抗
207 演算増幅器
Claims (7)
- 凹部を有する基板上に金属膜を成膜するメッキ方法であって、
メッキ浴中に前記基板を設置し、前記基板の電位を一定に制御しながら前記基板に電解メッキを行うことを特徴とするメッキ方法。 - 電解メッキによって前記基板上に前記金属膜を成膜する工程の前工程として、添加剤を含まない第1のメッキ液を使用したときの前記基板の電位と前記基板に流れる電流の関係を測定して第1の電位−電流曲線を求める工程と、前記添加剤を含む第2のメッキ液を使用したときの前記基板の電位と前記基板に流れる電流の関係を測定して第2の電位−電流曲線を求める工程と、前記第1の電位−電流曲線および第2の電位−電流曲線から、前記基板の凹部底における等価的な前記金属膜の成長速度Sbotと前記基板の表面における等価的な前記金属膜の成長速度Ssurfとを求める工程と、前記基板の凹部底における前記金属膜の成長速度Sbotおよび前記基板の表面における前記金属膜の成長速度Ssurfから成長速度比Sbot/Ssurfを算出して電位−成長速度比曲線を求める工程とを含み、
前記電位−成長速度比曲線を基に前記成長速度比Sbot/Ssurfが所定の値となる電位条件で電解メッキを行うことを特徴とする請求項1記載のメッキ方法。 - 電解メッキによって前記基板上に前記金属膜を成膜する工程の前工程として、前記電位−成長速度比曲線から所定の成長速度比Sbot/Ssurfが得られる電位条件Econを求める工程をさらに含み、
前記基板の電位を前記電位条件Econに固定して電解メッキを行うことを特徴とする請求項2記載のメッキ方法。 - 前記基板の凹部が孔であるときの半径または溝であるときの幅の1/2をWとし、前記凹部の深さをDとしたときに、前記成長速度比Sbot/Ssurfが
Sbot/Ssurf>α×D/W (0<α≦1)
となる電位条件に前記基板の電位を設定して電解メッキを行うことを特徴とする請求項1記載のメッキ方法。 - 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部内を含む前記絶縁膜上にバリア膜となる第1の金属膜を成膜する工程と、
前記第1の金属膜上にシード膜となる第2の金属膜を成膜する工程と、
電解メッキ法により前記第2の金属膜上に配線層またはプラグになる第3の金属膜を成膜する工程と、
化学的機械研磨法により前記凹部以外の前記第3の金属膜、前記第2の金属膜および前記第1の金属膜を除去する工程とを含み、
前記第3の金属膜を成膜する工程を、請求項1〜4の何れか1項に記載のメッキ方法を用いて実施することを特徴とする半導体装置の製造方法。 - 凹部を有する基板上に金属膜を成膜するメッキ装置であって、
メッキ浴と、前記基板からなり前記メッキ浴中に設置された作用電極と、
前記作用電極に対向する状態に前記メッキ浴中に設置された対向電極と、
前記メッキ浴中に設置された参照電極と、
前記参照電極の電位と前記作用電極の電位とを一対の入力とする演算増幅器とを備え、
前記演算増幅器が前記作用電極と前記参照電極との間に生じる電気信号に応じて前記対向電極に印加する電圧を増減することにより、前記参照電極の電位を基準として前記作用電極の電位を一定に制御しながら電解メッキを行うことを特徴とするメッキ装置。 - 前記作用電極と前記演算増幅器との間に前記作用電極の電位の制御目標を設定する電位設定電源を挿入した請求項7記載のメッキ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061419A JP3694001B2 (ja) | 2003-03-07 | 2003-03-07 | メッキ方法、半導体装置の製造方法およびメッキ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003061419A JP3694001B2 (ja) | 2003-03-07 | 2003-03-07 | メッキ方法、半導体装置の製造方法およびメッキ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004269953A true JP2004269953A (ja) | 2004-09-30 |
JP3694001B2 JP3694001B2 (ja) | 2005-09-14 |
Family
ID=33123648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003061419A Expired - Fee Related JP3694001B2 (ja) | 2003-03-07 | 2003-03-07 | メッキ方法、半導体装置の製造方法およびメッキ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3694001B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008529300A (ja) * | 2005-01-27 | 2008-07-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ゲート誘電体上にゲート金属または他の導体材料または半導体材料を電着するための方法(ゲート誘電体貫通電流を用いた電気化学処理によるゲート・スタック技術) |
JP2008274313A (ja) * | 2007-04-25 | 2008-11-13 | Toshiba Corp | めっき成膜装置および成膜制御方法 |
JP2009191295A (ja) * | 2008-02-12 | 2009-08-27 | Nec Electronics Corp | 半導体装置の製造方法及びめっき装置 |
KR101807313B1 (ko) * | 2010-05-19 | 2018-01-10 | 노벨러스 시스템즈, 인코포레이티드 | 듀얼 스테이트 저해제를 지닌 전해질을 이용한 관통형 실리콘 비아 충진 |
WO2018123059A1 (ja) * | 2016-12-28 | 2018-07-05 | 株式会社山本鍍金試験器 | めっき装置 |
-
2003
- 2003-03-07 JP JP2003061419A patent/JP3694001B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008529300A (ja) * | 2005-01-27 | 2008-07-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ゲート誘電体上にゲート金属または他の導体材料または半導体材料を電着するための方法(ゲート誘電体貫通電流を用いた電気化学処理によるゲート・スタック技術) |
JP2008274313A (ja) * | 2007-04-25 | 2008-11-13 | Toshiba Corp | めっき成膜装置および成膜制御方法 |
JP2009191295A (ja) * | 2008-02-12 | 2009-08-27 | Nec Electronics Corp | 半導体装置の製造方法及びめっき装置 |
KR101807313B1 (ko) * | 2010-05-19 | 2018-01-10 | 노벨러스 시스템즈, 인코포레이티드 | 듀얼 스테이트 저해제를 지닌 전해질을 이용한 관통형 실리콘 비아 충진 |
WO2018123059A1 (ja) * | 2016-12-28 | 2018-07-05 | 株式会社山本鍍金試験器 | めっき装置 |
JPWO2018123059A1 (ja) * | 2016-12-28 | 2019-10-31 | 株式会社山本鍍金試験器 | めっき装置 |
US10988855B2 (en) | 2016-12-28 | 2021-04-27 | Yamamoto-Ms Co., Ltd. | Plating device |
Also Published As
Publication number | Publication date |
---|---|
JP3694001B2 (ja) | 2005-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6551483B1 (en) | Method for potential controlled electroplating of fine patterns on semiconductor wafers | |
JP4791593B2 (ja) | 半導体ウェハ上に銅層を形成する方法 | |
JP2013077619A (ja) | 半導体装置の製造方法 | |
JP4199206B2 (ja) | 半導体装置の製造方法 | |
US20020192944A1 (en) | Method and apparatus for controlling a thickness of a copper film | |
JP4989541B2 (ja) | めっき方法、半導体装置の製造方法およびめっき処理システム | |
US20040229462A1 (en) | Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm) | |
JP3694001B2 (ja) | メッキ方法、半導体装置の製造方法およびメッキ装置 | |
US20020105090A1 (en) | Wiring forming method for semiconductor device and semiconductor device | |
JP2009076785A (ja) | 半導体装置の製造方法 | |
US6784104B2 (en) | Method for improved cu electroplating in integrated circuit fabrication | |
JP2001089896A (ja) | めっき方法,めっき液,半導体装置及びその製造方法 | |
TW200423242A (en) | Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent CMP process | |
JP4988380B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
JP2001049491A (ja) | Cu電解めっき成膜方法 | |
US7211175B1 (en) | Method and apparatus for potential controlled electroplating of fine patterns on semiconductor wafers | |
JPS5952838A (ja) | 基板エツチング法 | |
JP2001217208A (ja) | 半導体装置の製造方法 | |
JP2008141088A (ja) | 半導体装置の製造方法 | |
JP2009289828A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2008031506A (ja) | 半導体装置の製造方法およびめっき処理装置 | |
JP2002322592A (ja) | 半導体装置の製造方法 | |
JP5032360B2 (ja) | 半導体装置の製造方法 | |
JP2002334851A (ja) | 半導体集積回路装置の製造方法および半導体製造装置 | |
KR20080020460A (ko) | 구리 배선의 제조 방법 및 구리 도금용 전해액 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20050325 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
A521 | Written amendment |
Effective date: 20050530 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050622 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100701 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |