JP4989541B2 - めっき方法、半導体装置の製造方法およびめっき処理システム - Google Patents
めっき方法、半導体装置の製造方法およびめっき処理システム Download PDFInfo
- Publication number
- JP4989541B2 JP4989541B2 JP2008090250A JP2008090250A JP4989541B2 JP 4989541 B2 JP4989541 B2 JP 4989541B2 JP 2008090250 A JP2008090250 A JP 2008090250A JP 2008090250 A JP2008090250 A JP 2008090250A JP 4989541 B2 JP4989541 B2 JP 4989541B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- current
- value
- current source
- surface area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007747 plating Methods 0.000 title claims description 202
- 238000000034 method Methods 0.000 title claims description 92
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000012545 processing Methods 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 230000008859 change Effects 0.000 claims description 59
- 230000008569 process Effects 0.000 claims description 49
- 238000006073 displacement reaction Methods 0.000 claims description 40
- 238000004364 calculation method Methods 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims 2
- 239000010408 film Substances 0.000 description 113
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 239000003014 ion exchange membrane Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/615—Microstructure of the layers, e.g. mixed structure
- C25D5/617—Crystalline layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Sustainable Development (AREA)
- Automation & Control Theory (AREA)
- Life Sciences & Earth Sciences (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、めっき方法、半導体装置の製造方法およびめっき処理システムに関する。
銅配線を用いる半導体装置において、設計ルールの縮小に伴う配線パターン微細化が進むにつれ、銅めっきプロセスにおけるビアやトレンチへの埋設性能の向上が要求されている。銅配線は、ダマシン（ｄａｍａｓｃｅｎｅ）法で形成される。ダマシン法は、層間絶縁膜等の絶縁膜に配線溝やビアホール等の凹部を形成し、当該凹部内にバリアメタル膜を形成し、バリアメタル膜上に銅を含む薄膜をシード膜として形成し、当該シード膜を電解めっきのカソード電極として凹部内に銅膜をめっき法で埋め込み、凹部外に露出したバリアメタル膜、シード膜およびめっき銅膜を化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）により除去することにより形成される。
特許文献１（特開２００５−２６４２７１号公報）には、複数の凹部が形成された層における第１の基準幅以下の幅を有する微細凹部が当該層に占める割合を取得する工程と、その割合に応じて、導電性材料で凹部を埋め込む際の積算電流量を決定する工程と、その積算電流量に基づき、電解めっき法により、導電性パターンを形成する工程とを含む半導体装置の製造方法が記載されている。これにより、適切な膜厚の電解めっき膜を形成することができるとされている。
特許文献２（特開２００６−２８３１５１号公報）には、溝パターンと溝パターン内部に金属層が形成された絶縁膜を備えた半導体基板に、直流電界に周波数１００Ｈｚ以上の交流電界を重畳して印加し、金属層上に金属膜を形成する工程が記載されている。
特許文献３（特開２００７−２３３６８号公報）には、フィルドビア形成に際して、該フィルドビアの軸に垂直な面内の大きさが変化する領域であってかつ該領域の導体結晶粒の大きさを略均一としたい領域を形成する際に、形成途中における導体表面であってめっき液中に露出する露出面に供給する電流を該露出面面積の拡大に応ずる所定の条件に従って増加させ、露出面に供給される電流の電流密度を一定に保つようにする技術が記載されている。
特許文献４（特開２００１−１２３２９８号公報）には、被めっき対象物と同じ材料からなる電極を用い、電極電位と電流密度の関係式を予め求めておく一方、めっき浴中にて被めっき対象物を任意の電位または電流値で分極させ、そのときの電流値および電位値を求め、上記関係式と前記電流値および電位値から被めっき対象部分の面積を算出し、この算出した面積に基づいて所定の膜厚のめっきを行うことのできる電流値で電界めっきを行う技術が記載されている。
特開２００５−２６４２７１号公報
特開２００６−２８３１５１号公報
特開２００７−２３３６８号公報
特開２００１−１２３２９８号公報
ところで、微細化に伴い、多数の微細な凹部が形成されるので、とくにめっき初期のめっき膜の表面積は凹凸のある分だけ増加することになる。表面積が大きくなると、シード膜表面での電流密度は減少する。めっき成膜速度は電流密度に比例するため、表面積が大きい場合に、成膜速度が減少してしまい、ボイド形成等をはじめとした膜質の劣化等の問題が生じる可能性がある。また、めっき成膜中に表面積が減少していくことで埋め込み性や膜質が劣化することも問題であった。そのため、表面積に応じた電流密度の制御が必要である。しかし、従来、めっき膜の表面積の変化に応じて略リアルタイムで電流密度を制御することができなかった。
本発明によれば、
カソードとアノードとの間に直流電流を流して前記カソード上にめっき膜を形成する工程と、
前記直流電流とともに、前記カソードと前記アノードとの間に交流成分を重畳させて、前記カソードと前記アノードとの間に流れる変位電流を検出する工程と、
前記変位電流に基づき、前記めっき膜の表面積の変化を算出する工程と、
前記めっき膜の表面積の変化に基づき、前記めっき膜を形成する工程において前記めっき膜に対する電流密度が変化しないように、前記直流電流の値を制御する工程と、
を含むめっき方法が提供される。
カソードとアノードとの間に直流電流を流して前記カソード上にめっき膜を形成する工程と、
前記直流電流とともに、前記カソードと前記アノードとの間に交流成分を重畳させて、前記カソードと前記アノードとの間に流れる変位電流を検出する工程と、
前記変位電流に基づき、前記めっき膜の表面積の変化を算出する工程と、
前記めっき膜の表面積の変化に基づき、前記めっき膜を形成する工程において前記めっき膜に対する電流密度が変化しないように、前記直流電流の値を制御する工程と、
を含むめっき方法が提供される。
本発明によれば、
基板上に形成された絶縁膜に設けられた複数の凹部をめっき処理により導電材料で埋め込むめっき工程を含み、
当該めっき工程は、
前記凹部表面に形成された導電材料をカソードとして、当該カソードとアノードとの間に直流電流を流して前記導電材料上にめっき膜を形成する工程と、
前記直流電流とともに、前記カソードと前記アノードとの間に交流成分を重畳させて、前記カソードと前記アノードとの間に流れる変位電流を検出する工程と、
前記変位電流に基づき、前記めっき膜の表面積の変化を算出する工程と、
前記めっき膜の表面積の変化に基づき、前記めっき膜を形成する工程において前記めっき膜に対する電流密度が変化しないように、前記直流電流の値を制御する工程と、
を含む半導体装置の製造方法が提供される。
基板上に形成された絶縁膜に設けられた複数の凹部をめっき処理により導電材料で埋め込むめっき工程を含み、
当該めっき工程は、
前記凹部表面に形成された導電材料をカソードとして、当該カソードとアノードとの間に直流電流を流して前記導電材料上にめっき膜を形成する工程と、
前記直流電流とともに、前記カソードと前記アノードとの間に交流成分を重畳させて、前記カソードと前記アノードとの間に流れる変位電流を検出する工程と、
前記変位電流に基づき、前記めっき膜の表面積の変化を算出する工程と、
前記めっき膜の表面積の変化に基づき、前記めっき膜を形成する工程において前記めっき膜に対する電流密度が変化しないように、前記直流電流の値を制御する工程と、
を含む半導体装置の製造方法が提供される。
本発明によれば、
カソード上にめっき膜を形成するために、前記カソードとアノードとの間に直流電流を流す直流電流源と、
前記カソードと前記アノードとの間に交流成分を重畳させる交流電流源と、
前記交流成分に基づき前記カソードと前記アノードとの間に流れる変位電流を検出して、当該変位電流に基づき、めっき処理中の前記めっき膜の表面積の変化を算出する表面積算出部と、
前記めっき膜の表面積の変化に基づき、前記めっき処理中の前記めっき膜に対する電流密度が変化しないように前記直流電流の電流値を制御する電流制御部と、
を含むめっき処理システムが提供される。
カソード上にめっき膜を形成するために、前記カソードとアノードとの間に直流電流を流す直流電流源と、
前記カソードと前記アノードとの間に交流成分を重畳させる交流電流源と、
前記交流成分に基づき前記カソードと前記アノードとの間に流れる変位電流を検出して、当該変位電流に基づき、めっき処理中の前記めっき膜の表面積の変化を算出する表面積算出部と、
前記めっき膜の表面積の変化に基づき、前記めっき処理中の前記めっき膜に対する電流密度が変化しないように前記直流電流の電流値を制御する電流制御部と、
を含むめっき処理システムが提供される。
本発明のめっき方法、半導体装置の製造方法、およびめっき処理システムによれば、めっき処理中のめっき膜の表面積の変化に基づき、めっき処理中に、めっき処理のための直流電流を変化させる構成となっているため、略リアルタイムで電流密度が一定となるように制御することができる。これにより、成膜されるめっき膜のたとえば粒径や配向等の性質も一定にすることができ、膜特性を良好にすることができる。ここで、交流成分は、正弦波や三角波とすることができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、めっき膜の膜特性を良好にすることができる。
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本実施の形態における半導体装置２００の製造手順を示す工程断面図である。
本実施の形態において、ダマシン法により層間絶縁膜２０６に配線を形成する工程を説明する。
本実施の形態において、ダマシン法により層間絶縁膜２０６に配線を形成する工程を説明する。
半導体装置２００は、トランジスタ等が形成された半導体基板（基板）２０２と、半導体基板２０２上に形成された層間絶縁膜２０４と、その上に形成された層間絶縁膜２０６（絶縁膜）とを含む。層間絶縁膜２０４および層間絶縁膜２０６中には、配線やビアが形成されている。
このように構成された半導体装置２００において、まず、層間絶縁膜２０６に配線溝２０８を形成する。ここで、図示したように、層間絶縁膜２０６には、配線幅が異なる複数の配線溝２０８（凹部）が形成される。
このような配線溝２０８を配線材料で埋め込む手順は、以下のようになる。まず、層間絶縁膜２０６の配線溝２０８内にバリアメタル膜を形成する。バリアメタル膜は、たとえばＴａＮ／Ｔａ等、通常の銅配線のバリアメタル膜として用いられるものとすることができる。つづいて、バリア膜上にめっきのシード膜（導電材料）を形成する。ここで、シード膜は、ＣＶＤ法等により形成された銅膜等とすることができる。
その後、めっき処理を行う。本実施の形態において、めっき液は、通常の銅配線形成時のめっき膜を形成するのに用いるものと同様とすることができる。本実施の形態において、めっき処理は、微細パターンを埋設するための第１のステップと、第１のステップよりも高いめっき電流値で行う第２のステップとで行う。
本実施の形態において、めっき膜の表面積の変化を算出しつつめっき処理を行う。そして、めっき膜の表面積の変化に応じてめっき膜を形成するための直流電流の電流値を変化させ、第１のステップおよび第２のステップのそれぞれにおいて、平坦なウェハ表面に対する被めっき面の面積比で除した値である局所電流密度（Ａ／ｗｆ）が略一定となるようにしてめっき処理を行う。この点が、通常の手順と異なる。
なお、たとえば、ウェハ直径が３００ｍｍの場合、第１のステップでは、局所電流密度が１〜１０Ａ／ｗｆとなるようにすることができる。また、第２のステップでは、局所電流密度が２０〜５０Ａ／ｗｆとなるようにすることができる。局所電流密度は、ウェハのサイズ等に応じて適宜変更することができる。
図２は、本実施の形態におけるめっき装置１００の構成を示す模式図である。
めっき装置１００は、めっき槽１０１と、めっき槽１０１中に配置されたアノード１０２とを含む。また、めっき槽１０１には、めっき液１０４が収容されている。めっき液１０４は、たとえば硫酸銅水溶液等により構成される。めっき液１０４は、添加剤としてレベラ、アクセラレータ（促進剤）、およびサプレッサ（抑制剤）等を含むことができる。また、図示していないが、めっき装置１００は、被処理基板である半導体装置２００を載置する載置台を有し、当該載置台上に半導体装置２００が配置されている。ここで、半導体装置２００の銅膜２１０（シード膜）がカソード１０６として機能する。また、図示していないが、アノード１０２とカソード１０６との間には、イオン交換膜等を設けた構成とすることができる。
めっき装置１００は、めっき槽１０１と、めっき槽１０１中に配置されたアノード１０２とを含む。また、めっき槽１０１には、めっき液１０４が収容されている。めっき液１０４は、たとえば硫酸銅水溶液等により構成される。めっき液１０４は、添加剤としてレベラ、アクセラレータ（促進剤）、およびサプレッサ（抑制剤）等を含むことができる。また、図示していないが、めっき装置１００は、被処理基板である半導体装置２００を載置する載置台を有し、当該載置台上に半導体装置２００が配置されている。ここで、半導体装置２００の銅膜２１０（シード膜）がカソード１０６として機能する。また、図示していないが、アノード１０２とカソード１０６との間には、イオン交換膜等を設けた構成とすることができる。
さらに、めっき装置１００は、アノード１０２とカソード１０６との間に直流電流を流す直流電流源１５０と、直流電流に重畳させる交流電流を流す交流電流源１５２と、アノード１０２とカソード１０６との間に流れる電流を測定する電流計１５４とを含む。
図３は、このようなめっき装置１００において、アノード１０２とカソード１０６との間に電流を流した状態を示す図である。まず、アノード１０２とカソード１０６との間に直流電流を流すと、図３（ａ）に示すように、カソード１０６の表面には、めっき液１０４中の銅イオン等の陽イオンが付着し、電気二重層が形成される。この電気二重層は、カソード１０６の表面に形成されるので、カソード１０６の表面積に応じて容量値が変化する。つまり、めっきの進行とともに、凹部が埋め込まれ、めっき膜の表面積が変化すると、電気二重層の容量値も変化する。そのため、電気二重層の容量値を算出することにより、容量値に基づきめっき膜の表面積を把握することができる。
図３（ｂ）は、アノード１０２とカソード１０６との間に、電流値Ｉ０の直流電流および電圧値Ｖの交流電流を重畳させた場合の電流経路を示す図である。
ここで、アノード１０２の抵抗をＲＡ、配線溝２０８の抵抗をＲＣ、めっき液１０４の抵抗をＲＥ、カソード１０６表面の電気二重層の容量をＣ、容量Ｃに並列な抵抗成分をｒとする。交流電流が重畳されることにより、カソード１０６表面の電気二重層の容量による変位電流（電流値Ｉ）が発生する。交流電流源１５２から印加する交流電流は、たとえば０．００５〜５Ｖの正弦波とすることができる。また、交流電流の周波数は、１０ｋＨｚ以上とすることができ、より好ましくは、１００ｋＨｚ〜１ＭＨｚ程度とすることができる。このように交流成分を高周波とすることにより、めっき処理中に直流電流の電流値を変化させることにより生じる変位電流の影響を低減することができる。
ここで、アノード１０２の抵抗をＲＡ、配線溝２０８の抵抗をＲＣ、めっき液１０４の抵抗をＲＥ、カソード１０６表面の電気二重層の容量をＣ、容量Ｃに並列な抵抗成分をｒとする。交流電流が重畳されることにより、カソード１０６表面の電気二重層の容量による変位電流（電流値Ｉ）が発生する。交流電流源１５２から印加する交流電流は、たとえば０．００５〜５Ｖの正弦波とすることができる。また、交流電流の周波数は、１０ｋＨｚ以上とすることができ、より好ましくは、１００ｋＨｚ〜１ＭＨｚ程度とすることができる。このように交流成分を高周波とすることにより、めっき処理中に直流電流の電流値を変化させることにより生じる変位電流の影響を低減することができる。
このとき、以下の式（１）および（２）が成り立つ。
変位電流の電流値Ｉは、電流計１５４が検出する電流値からＩ０を減じることにより算出することができる。また、Ｒ＝ＲＡ＋ＲＥ＋ＲＣである。Ｒは、ＲＥの値に近似することができ、めっき処理中、略一定であるとすることができる。ω＝２πｆであるので、重畳させる交流電流の周波数ｆからωの値が算出される。
図４は、交流電流源１５２から印加する交流電流の電圧値Ｖと変位電流の電流値Ｉとを模式的に示す図である。ここで、交流電流の電圧値Ｖと変位電流の電流値Ｉとの位相差から、φの値が算出される。ここで、時間が経つほどφの値は大きくなっており、φ１＜φ２＜φ３となっている。上記式（１）および（２）にＶ、Ｉ、Ｒ、およびφの値を代入することにより、容量Ｃの値と抵抗ｒの値が算出される。なお、φの値としては、所定の時間幅における複数のφの値（たとえばφ１〜φ３）の平均値を用いることもできる。ここで、所定の時間幅は、たとえば交流電流の周波数と配線溝等の凹部の埋め込み時間に応じて適宜設定することができる。所定の時間幅は、たとえば交流電流の周波数の逆数（周期）の２〜１００倍程度とすることができる。凹部の埋め込み時間に対して周期が充分に短い場合は、１００倍以上とすることもできる。
ここで、たとえば予め凹部のないウェハの表面積をＳ０として同様の測定を行い、その場合の容量Ｃ０を測定しておき、表面積Ｓ０と容量Ｃ０との関係を取得しておくことができる。凹部のないウェハの表面積Ｓ０の値は、設計データを用いても実測データを用いてもいずれでもよい。この値を、上記で測定した容量Ｃと比較することにより、その時点でのめっき膜の表面積Ｓを算出することができる。これにより、表面積Ｓに応じて、直流電流源１５０から流す直流電流の電流値Ｉ０を変化させ、各ステップにおける局所電流密度がそれぞれ一定となるようにする。これにより、成膜されるめっき膜のたとえば粒径や配向等の性質も一定にすることができ、膜特性を良好にすることができる。
なお、以上の処理は、たとえば、表面積Ｓの変化が大きい第１のステップが終了するまで行うようにすることができる。また、めっき膜の表面積の変化が、所定の基準値を超えた場合にのみ、直流電流の値を変化させるようにすることもできる。さらに、めっき膜の表面積の変化は、凹部が埋め込まれた後は徐々に小さくなるため、めっき膜の表面積の変化が所定の基準値以下となった場合に、処理を終了するようにすることもできる。
図５は、この処理手順を示すフローチャートである。
まず、直流電流源１５０から直流電流を印加する（Ｓ１０）。つづいて、交流電流源１５２から交流成分を印加する（Ｓ１２）。この状態で、電流計１５４により、電流値を測定する（Ｓ１４）。測定した電流値を直流電流源１５０から流している電流値Ｉ０で補正して、電流値Ｉを算出し、電流値Ｉと交流電流源１５２から印加している交流成分との位相差φを検出する（Ｓ１６）。つづいて、位相差φに基づき、容量値Ｃを算出する（Ｓ１８）。その後、容量値Ｃに基づき、表面積Ｓを算出する（Ｓ２０）。つづいて、表面積Ｓの変化に応じて、直流電流源１５０から流す新たな直流電流の電流値Ｉ０を決定し（Ｓ２２）、直流電流源１５０から流す電流値をステップＳ２２で決定した新たな電流値Ｉ０に変更して、直流電流を流す（Ｓ２４）。以上の処理を繰り返すことにより、電流密度を一定にしつつ、めっき膜を形成することができる。
まず、直流電流源１５０から直流電流を印加する（Ｓ１０）。つづいて、交流電流源１５２から交流成分を印加する（Ｓ１２）。この状態で、電流計１５４により、電流値を測定する（Ｓ１４）。測定した電流値を直流電流源１５０から流している電流値Ｉ０で補正して、電流値Ｉを算出し、電流値Ｉと交流電流源１５２から印加している交流成分との位相差φを検出する（Ｓ１６）。つづいて、位相差φに基づき、容量値Ｃを算出する（Ｓ１８）。その後、容量値Ｃに基づき、表面積Ｓを算出する（Ｓ２０）。つづいて、表面積Ｓの変化に応じて、直流電流源１５０から流す新たな直流電流の電流値Ｉ０を決定し（Ｓ２２）、直流電流源１５０から流す電流値をステップＳ２２で決定した新たな電流値Ｉ０に変更して、直流電流を流す（Ｓ２４）。以上の処理を繰り返すことにより、電流密度を一定にしつつ、めっき膜を形成することができる。
なお、ステップＳ２４の処理の後、直流電流値を変えたことによって発生する変位電流がなくなるまで、次の表面積比計算による電流値補正は停止する。これにより変位電流が表面積比の計算に反映されることを防止することができる。なお、重畳させる交流電流の周波数を上述したような１０ｋＨｚ以上、より好ましくは、１００ｋＨｚ〜１ＭＨｚ程度とすることにより、直流電流値を変えたことによって発生する変位電流の影響を低減することができ、電流値補正処理を停止することなく、連続的に行うこともできる。
図６は、めっき装置１００と、以上の処理を行う制御システム１６０とを含むめっき処理システム１８０の構成を示す図である。
めっき処理システム１８０は、上述しためっき装置１００に加えて、制御システム１６０をさらに含む。制御システム１６０は、めっき膜の表面積に応じて局所電流密度を一定するための電流値を算出し、算出した電流値を直流電流源１５０にフィードバックするフィードバック回路を有する。具体的には、制御システム１６０は、表面積算出部１６２と、電流値算出部１６４と、電流制御部１６６と、設定記憶部１７０とを含む。
めっき処理システム１８０は、上述しためっき装置１００に加えて、制御システム１６０をさらに含む。制御システム１６０は、めっき膜の表面積に応じて局所電流密度を一定するための電流値を算出し、算出した電流値を直流電流源１５０にフィードバックするフィードバック回路を有する。具体的には、制御システム１６０は、表面積算出部１６２と、電流値算出部１６４と、電流制御部１６６と、設定記憶部１７０とを含む。
設定記憶部１７０には、たとえば直流電流源１５０から印加している直流電流の電流値Ｉ０、交流電流源１５２から印加している交流電流の電圧値Ｖおよび周波数、予め凹部のないウェハを用いて同様の測定を行って取得した容量Ｃ０と表面積Ｓ０との関係等の設定情報を記憶する。また、設定記憶部１７０には、各種計算式等も記憶される。
表面積算出部１６２は、電流計１５４の測定値から変位電流の電流値Ｉを算出する。また、設定記憶部１７０を参照して、変位電流の電流値Ｉから、めっき膜の表面積Ｓを算出する。
電流値算出部１６４は、表面積算出部１６２が算出しためっき膜の表面積Ｓに基づき、局所電流密度が一定となるように、直流電流源１５０から印加する直流電流の電流値を決定する。電流値算出部１６４が新たな電流値を決定すると、その情報は設定記憶部１７０に記憶される。
電流制御部１６６は、実際に直流電流源１５０を制御して、電流値算出部１６４が決定した電流値の直流電流が直流電流源１５０から印加されるようにする。
図７は、図６に示しためっき処理システム１８０の構成の他の例を示す図である。制御システム１６０は、図６に示した構成に加えて、タイミング制御部１６８をさらに含む。
タイミング制御部１６８は、直流電流源１５０へのフィードバックを行うタイミングを制御する。
タイミング制御部１６８は、直流電流源１５０へのフィードバックを行うタイミングを制御する。
図８は、タイミング制御部１６８が行うタイミング制御を示す図である。図８（ａ）は、交流電流源１５２から印加する交流電流の電圧値Ｖ、図８（ｂ）は、変位電流の電流値Ｉ、図８（ｃ）は、直流電流源１５０から流す直流電流Ｉ０を変化させるタイミングを示す図である。
図８（ｂ）および図８（ｃ）に示すように、直流電流源１５０から流す直流電流Ｉ０を変化させた直後は、変位電流の電流値Ｉに直流電流Ｉ０の変化に基づく変位電流が生じている。そのため、この期間の変位電流の電流値Ｉを測定しても、正しい位相差φを得ることができない。そのため、本実施の形態においては、タイミング制御部１６８が、直流電流Ｉ０を変化させてから、所定時間を経過するまでは、位相差φを検出するためのモニタは行わないよう制御する。ここで、モニタを行わないとは、この所定時間における変位電流の電流値Ｉは、位相差φを算出するための根拠としないということである。ここで、所定時間は、各系の抵抗値や電気二重層の容量値等に応じて変化するが、０．１〜１０００ミリ秒（ｍｓｅｃ）程度である。
図９は、図７に示しためっき処理システム１８０の処理手順を示すフローチャートである。
まず、直流電流源１５０から直流電流を印加する（Ｓ１００）。つづいて、交流電流源１５２から交流成分を印加する（Ｓ１０２）。この状態で、電流計１５４により、電流値を測定する（Ｓ１０４）。表面積算出部１６２は、電流計１５４が測定した電流値を直流電流源１５０から流している電流値Ｉ０で補正して、電流値Ｉを算出し、電流値Ｉと交流電流源１５２から印加している交流成分との位相差φを検出する（Ｓ１０６）。つづいて、表面積算出部１６２は、位相差φに基づき、容量値Ｃを算出する（Ｓ１０８）。その後、表面積算出部１６２は、容量値Ｃに基づき、表面積Ｓを算出する（Ｓ１１０）。この後、電流制御部１６６は、直流電流値を変更するか否かを判断する（Ｓ１１２）。この判断は、たとえば、第１のステップのめっき処理が終了したか否か、めっき膜の表面積の変化が、所定の基準値を超えたか否か等に基づき行うことができる。
まず、直流電流源１５０から直流電流を印加する（Ｓ１００）。つづいて、交流電流源１５２から交流成分を印加する（Ｓ１０２）。この状態で、電流計１５４により、電流値を測定する（Ｓ１０４）。表面積算出部１６２は、電流計１５４が測定した電流値を直流電流源１５０から流している電流値Ｉ０で補正して、電流値Ｉを算出し、電流値Ｉと交流電流源１５２から印加している交流成分との位相差φを検出する（Ｓ１０６）。つづいて、表面積算出部１６２は、位相差φに基づき、容量値Ｃを算出する（Ｓ１０８）。その後、表面積算出部１６２は、容量値Ｃに基づき、表面積Ｓを算出する（Ｓ１１０）。この後、電流制御部１６６は、直流電流値を変更するか否かを判断する（Ｓ１１２）。この判断は、たとえば、第１のステップのめっき処理が終了したか否か、めっき膜の表面積の変化が、所定の基準値を超えたか否か等に基づき行うことができる。
直流電流値を変更する場合（Ｓ１１２のＹＥＳ）、電流値算出部１６４は、表面積Ｓの変化に応じて、直流電流源１５０から流す新たな直流電流の電流値Ｉ０を決定し（Ｓ１１４）、電流制御部１６６は、直流電流源１５０を制御して、直流電流源１５０から流す電流値をステップＳ１１４で決定した新たな電流値Ｉ０に変更して、電流値Ｉ０の直流電流を流す（Ｓ１１６）。
この後、処理を終了するか否かを判断し（Ｓ１１８）、処理を終了しない場合（Ｓ１１８のＮＯ）は、タイミング制御部１６８が、直流電流値を変更してから所定時間が経過したか否かを判断し（Ｓ１２０）、所定時間が経過していた場合に（Ｓ１２０のＹＥＳ）、ステップＳ１０４に戻り、同様の処理を繰り返す。
一方、ステップＳ１１２で、直流電流値を変更しない場合（Ｓ１１２のＮＯ）、処理を終了するか否かを判断し（Ｓ１２２）、処理を終了しない場合（Ｓ１２２のＮＯ）は、ステップＳ１０４に戻り、同様の処理を繰り返す。以上の処理を繰り返すことにより、電流密度を一定にしつつ、めっき膜を形成することができる。
なお、図６および図７に示した制御システム１６０の各構成要素は、ハードウエア単位の構成ではなく、機能単位のブロックを示している。制御システム１６０の各構成要素は、任意のコンピュータのＣＰＵ、メモリ、メモリにロードされた本図の構成要素を実現するプログラム、そのプログラムを格納するハードディスクなどの記憶ユニット、ネットワーク接続用インタフェースを中心にハードウエアとソフトウエアの任意の組合せによって実現される。そして、その実現方法、装置にはいろいろな変形例があることは、当業者には理解されるところである。
次に、本実施の形態におけるめっき方法、半導体装置の製造方法、およびめっき処理システムの効果を説明する。
特許文献２には、めっき初期の位相差を測定することにより、めっき膜の形成状況をモニタして、これらを支配する添加剤の含有状態についての知見を得ることが記載されている。しかし、このようにして得られた知見は、次回のめっき処理に用いられるだけであって、そのめっき処理中に、局所電流密度を一定にするための処理に用いる構成とはなっていない。
一方、本実施の形態におけるめっき方法、半導体装置の製造方法、およびめっき処理システムによれば、めっき処理中のめっき膜の表面積の変化に基づき、めっき処理中に、めっき処理のための直流電流を変化させる構成となっている。そのため、略リアルタイムで電流密度が一定となるように制御することができる。これにより、成膜されるめっき膜のたとえば粒径や配向等の性質も一定にすることができ、膜特性を良好にすることができる。
特許文献２には、めっき初期の位相差を測定することにより、めっき膜の形成状況をモニタして、これらを支配する添加剤の含有状態についての知見を得ることが記載されている。しかし、このようにして得られた知見は、次回のめっき処理に用いられるだけであって、そのめっき処理中に、局所電流密度を一定にするための処理に用いる構成とはなっていない。
一方、本実施の形態におけるめっき方法、半導体装置の製造方法、およびめっき処理システムによれば、めっき処理中のめっき膜の表面積の変化に基づき、めっき処理中に、めっき処理のための直流電流を変化させる構成となっている。そのため、略リアルタイムで電流密度が一定となるように制御することができる。これにより、成膜されるめっき膜のたとえば粒径や配向等の性質も一定にすることができ、膜特性を良好にすることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態においては、交流成分として、正弦波を例として示したが、交流成分は三角波等とすることもできる。
以上の実施の形態においては、半導体基板上に形成された絶縁膜に設けられた複数の凹部をめっき処理により導電材料で埋め込む手順を例として説明したが、本発明のめっき方法およびめっき処理システムは、半導体装置以外のめっき処理に適用することもできる。なお上記した実施形態によれば、以下の発明が開示されている。
（付記１）
カソードとアノードとの間に直流電流を流して前記カソード上にめっき膜を形成する工程と、
前記直流電流とともに、前記カソードと前記アノードとの間に交流成分を重畳させて、前記カソードと前記アノードとの間に流れる変位電流を検出する工程と、
前記変位電流に基づき、前記めっき膜の表面積の変化を算出する工程と、
前記めっき膜の表面積の変化に基づき、前記めっき膜を形成する工程において前記めっき膜に対する電流密度が変化しないように、前記直流電流の値を制御する工程と、
を含むめっき方法。
（付記２）
付記１に記載のめっき方法において、
前記直流電流の値を制御する工程において、前記直流電流を変化させた後、所定時間は、前記直流電流を変化させるための次の処理を行わないようタイミングを制御するめっき方法。
（付記３）
付記１または２に記載のめっき方法において、
前記めっき膜の表面積の変化を算出する工程において、前記めっき膜の表面積の変化が、所定の基準値を超えた場合に、前記直流電流の値を制御する工程において前記直流電流の値を変化させるめっき方法。
（付記４）
付記１から３いずれかに記載のめっき方法において、
前記めっき膜の表面積の変化を算出する工程において、所定の時間幅における前記変位電流の変化量の平均値に基づき、前記めっき膜の表面積の変化を算出するめっき方法。
（付記５）
付記１から４いずれかに記載のめっき方法において、
前記交流成分の周波数が、１０ｋＨｚ以上であるめっき方法。
（付記６）
基板上に形成された絶縁膜に設けられた複数の凹部をめっき処理により導電材料で埋め込むめっき工程を含み、
当該めっき工程は、
前記凹部表面に形成された導電材料をカソードとして、当該カソードとアノードとの間に直流電流を流して前記導電材料上にめっき膜を形成する工程と、
前記直流電流とともに、前記カソードと前記アノードとの間に交流成分を重畳させて、前記カソードと前記アノードとの間に流れる変位電流を検出する工程と、
前記変位電流に基づき、前記めっき膜の表面積の変化を算出する工程と、
前記めっき膜の表面積の変化に基づき、前記めっき膜を形成する工程において前記めっき膜に対する電流密度が変化しないように、前記直流電流の値を制御する工程と、
を含む半導体装置の製造方法。
（付記７）
付記６に記載の半導体装置の製造方法において、
前記直流電流の値を制御する工程において、前記直流電流を変化させた後、所定時間は、前記直流電流を変化させるための次の処理を行わないようタイミングを制御する半導体装置の製造方法。
（付記８）
付記６または７に記載の半導体装置の製造方法において、
前記めっき膜の表面積の変化を算出する工程において、前記めっき膜の表面積の変化が、所定の基準値を超えた場合に、前記直流電流の値を制御する工程において前記直流電流の値を変化させる半導体装置の製造方法。
（付記９）
付記６から８いずれかに記載の半導体装置の製造方法において、
前記めっき膜の表面積の変化を算出する工程において、所定の時間幅における前記変位電流の変化量の平均値に基づき、前記めっき膜の表面積の変化を算出する半導体装置の製造方法。
（付記１０）
付記６から９いずれかに記載の半導体装置の製造方法において、
前記交流成分の周波数が、１０ｋＨｚ以上である半導体装置の製造方法。
（付記１１）
カソード上にめっき膜を形成するために、前記カソードとアノードとの間に直流電流を流す直流電流源と、
前記カソードと前記アノードとの間に交流成分を重畳させる交流電流源と、
前記交流成分に基づき前記カソードと前記アノードとの間に流れる変位電流を検出して、当該変位電流に基づき、めっき処理中の前記めっき膜の表面積の変化を算出する表面積算出部と、
前記めっき膜の表面積の変化に基づき、前記めっき処理中の前記めっき膜に対する電流密度が変化しないように前記直流電流の電流値を制御する電流制御部と、
を含むめっき処理システム。
（付記１２）
付記１１に記載のめっき処理システムにおいて、
前記電流制御部が前記直流電流を変化させた後、次に前記直流電流を変化させる処理を行うタイミングを制御するタイミング制御部をさらに含むめっき処理システム。
（付記１３）
付記１１または１２に記載のめっき処理システムにおいて、
前記電流制御部は、前記表面積算出部が算出した前記めっき膜の表面積の変化が、所定の基準値を超えた場合に、前記直流電流の値を変化させるめっき処理システム。
（付記１４）
付記１１から１３いずれかに記載のめっき処理システムにおいて、
前記表面積算出部が、所定の時間幅における前記変位電流の変化量の平均値に基づき、前記めっき膜の表面積の変化を算出するめっき処理システム。
（付記１５）
付記１１から１４いずれかに記載のめっき処理システムにおいて、
前記交流電流源が重畳する前記交流成分の周波数が、１０ｋＨｚ以上であるめっき処理システム。
（付記１６）
付記１１から１５いずれかに記載のめっき処理システムにおいて、
前記カソードは、基板上に形成された絶縁膜に設けられた複数の凹部表面に形成された導電材料であるめっき処理システム。
（付記１）
カソードとアノードとの間に直流電流を流して前記カソード上にめっき膜を形成する工程と、
前記直流電流とともに、前記カソードと前記アノードとの間に交流成分を重畳させて、前記カソードと前記アノードとの間に流れる変位電流を検出する工程と、
前記変位電流に基づき、前記めっき膜の表面積の変化を算出する工程と、
前記めっき膜の表面積の変化に基づき、前記めっき膜を形成する工程において前記めっき膜に対する電流密度が変化しないように、前記直流電流の値を制御する工程と、
を含むめっき方法。
（付記２）
付記１に記載のめっき方法において、
前記直流電流の値を制御する工程において、前記直流電流を変化させた後、所定時間は、前記直流電流を変化させるための次の処理を行わないようタイミングを制御するめっき方法。
（付記３）
付記１または２に記載のめっき方法において、
前記めっき膜の表面積の変化を算出する工程において、前記めっき膜の表面積の変化が、所定の基準値を超えた場合に、前記直流電流の値を制御する工程において前記直流電流の値を変化させるめっき方法。
（付記４）
付記１から３いずれかに記載のめっき方法において、
前記めっき膜の表面積の変化を算出する工程において、所定の時間幅における前記変位電流の変化量の平均値に基づき、前記めっき膜の表面積の変化を算出するめっき方法。
（付記５）
付記１から４いずれかに記載のめっき方法において、
前記交流成分の周波数が、１０ｋＨｚ以上であるめっき方法。
（付記６）
基板上に形成された絶縁膜に設けられた複数の凹部をめっき処理により導電材料で埋め込むめっき工程を含み、
当該めっき工程は、
前記凹部表面に形成された導電材料をカソードとして、当該カソードとアノードとの間に直流電流を流して前記導電材料上にめっき膜を形成する工程と、
前記直流電流とともに、前記カソードと前記アノードとの間に交流成分を重畳させて、前記カソードと前記アノードとの間に流れる変位電流を検出する工程と、
前記変位電流に基づき、前記めっき膜の表面積の変化を算出する工程と、
前記めっき膜の表面積の変化に基づき、前記めっき膜を形成する工程において前記めっき膜に対する電流密度が変化しないように、前記直流電流の値を制御する工程と、
を含む半導体装置の製造方法。
（付記７）
付記６に記載の半導体装置の製造方法において、
前記直流電流の値を制御する工程において、前記直流電流を変化させた後、所定時間は、前記直流電流を変化させるための次の処理を行わないようタイミングを制御する半導体装置の製造方法。
（付記８）
付記６または７に記載の半導体装置の製造方法において、
前記めっき膜の表面積の変化を算出する工程において、前記めっき膜の表面積の変化が、所定の基準値を超えた場合に、前記直流電流の値を制御する工程において前記直流電流の値を変化させる半導体装置の製造方法。
（付記９）
付記６から８いずれかに記載の半導体装置の製造方法において、
前記めっき膜の表面積の変化を算出する工程において、所定の時間幅における前記変位電流の変化量の平均値に基づき、前記めっき膜の表面積の変化を算出する半導体装置の製造方法。
（付記１０）
付記６から９いずれかに記載の半導体装置の製造方法において、
前記交流成分の周波数が、１０ｋＨｚ以上である半導体装置の製造方法。
（付記１１）
カソード上にめっき膜を形成するために、前記カソードとアノードとの間に直流電流を流す直流電流源と、
前記カソードと前記アノードとの間に交流成分を重畳させる交流電流源と、
前記交流成分に基づき前記カソードと前記アノードとの間に流れる変位電流を検出して、当該変位電流に基づき、めっき処理中の前記めっき膜の表面積の変化を算出する表面積算出部と、
前記めっき膜の表面積の変化に基づき、前記めっき処理中の前記めっき膜に対する電流密度が変化しないように前記直流電流の電流値を制御する電流制御部と、
を含むめっき処理システム。
（付記１２）
付記１１に記載のめっき処理システムにおいて、
前記電流制御部が前記直流電流を変化させた後、次に前記直流電流を変化させる処理を行うタイミングを制御するタイミング制御部をさらに含むめっき処理システム。
（付記１３）
付記１１または１２に記載のめっき処理システムにおいて、
前記電流制御部は、前記表面積算出部が算出した前記めっき膜の表面積の変化が、所定の基準値を超えた場合に、前記直流電流の値を変化させるめっき処理システム。
（付記１４）
付記１１から１３いずれかに記載のめっき処理システムにおいて、
前記表面積算出部が、所定の時間幅における前記変位電流の変化量の平均値に基づき、前記めっき膜の表面積の変化を算出するめっき処理システム。
（付記１５）
付記１１から１４いずれかに記載のめっき処理システムにおいて、
前記交流電流源が重畳する前記交流成分の周波数が、１０ｋＨｚ以上であるめっき処理システム。
（付記１６）
付記１１から１５いずれかに記載のめっき処理システムにおいて、
前記カソードは、基板上に形成された絶縁膜に設けられた複数の凹部表面に形成された導電材料であるめっき処理システム。
１００ めっき装置
１０１ めっき槽
１０２ アノード
１０４ めっき液
１０６ カソード
１５０ 直流電流源
１５２ 交流電流源
１５４ 電流計
１６０ 制御システム
１６２ 表面積算出部
１６４ 電流値算出部
１６６ 電流制御部
１６８ タイミング制御部
１７０ 設定記憶部
１８０ めっき処理システム
２００ 半導体装置
２０２ 半導体基板
２０４ 層間絶縁膜
２０６ 層間絶縁膜
２０８ 配線溝
２１０ 銅膜
１０１ めっき槽
１０２ アノード
１０４ めっき液
１０６ カソード
１５０ 直流電流源
１５２ 交流電流源
１５４ 電流計
１６０ 制御システム
１６２ 表面積算出部
１６４ 電流値算出部
１６６ 電流制御部
１６８ タイミング制御部
１７０ 設定記憶部
１８０ めっき処理システム
２００ 半導体装置
２０２ 半導体基板
２０４ 層間絶縁膜
２０６ 層間絶縁膜
２０８ 配線溝
２１０ 銅膜
Claims (13)
- カソードとアノードとの間に、電流計、交流電流源、及び直流電流源をこの順に直列に接続し、前記交流電流源及び前記直流電流源の双方を動作させることにより前記カソード上にめっき膜を形成する工程を有し、
前記交流電流源は、電圧を１０ｋＨｚ以上の周波数で変化させ、
前記めっき膜を形成する工程は、
前記電流計の検出値と、前記直流電流源による直流電流の値との差分である変位電流を検出する検出工程と、
前記変位電流の電流値、及び前記変位電流と前記交流電流源による電圧の位相差に基づき、前記めっき膜の表面積の変化を算出する算出工程と、
前記めっき膜の表面積の変化に基づき、前記めっき膜に対する電流密度が変化しないように、前記直流電流源を制御する制御工程と、
を含むめっき方法。 - 請求項１に記載のめっき方法において、
前記制御工程の後、所定時間は、次の制御工程を行わないめっき方法。 - 請求項１または２に記載のめっき方法において、
前記算出工程において、前記めっき膜の表面積の変化が所定の基準値を超えた場合に、前記制御工程において前記直流電流源における直流電流の値を変化させるめっき方法。 - 請求項１から３いずれかに記載のめっき方法において、
前記算出工程において、所定の時間幅における前記位相差の平均値に基づき、前記めっき膜の表面積の変化を算出するめっき方法。 - 基板上に形成された絶縁膜に設けられた複数の凹部をめっき処理により導電材料で埋め込むめっき工程を含み、
当該めっき工程は、
前記凹部表面に形成された導電材料をカソードとして、当該カソードとアノードとの間に、電流計、交流電流源、及び直流電流源をこの順に直列に接続し、前記交流電流源及び前記直流電流源の双方を動作させることにより前記導電材料上にめっき膜を形成する工程であり、
前記交流電流源は、電圧を１０ｋＨｚ以上の周波数で変化させ、
前記電流計の検出値と、前記直流電流源による直流電流の値との差分である変位電流を検出する検出工程と、
前記変位電流の電流値、及び前記変位電流と前記交流電流源による電圧の位相差に基づき、前記めっき膜の表面積の変化を算出する算出工程と、
前記めっき膜の表面積の変化に基づき、前記めっき膜に対する電流密度が変化しないように、前記直流電流源を制御する制御工程と、
を含む半導体装置の製造方法。 - 請求項５に記載の半導体装置の製造方法において、
前記制御工程の後、所定時間は、次の前記制御工程を行わないようタイミングを制御する半導体装置の製造方法。 - 請求項５または６に記載の半導体装置の製造方法において、
前記算出工程において、前記めっき膜の表面積の変化が、所定の基準値を超えた場合に、前記制御工程において前記直流電流源における直流電流の値を変化させる半導体装置の製造方法。 - 請求項５から７いずれかに記載の半導体装置の製造方法において、
前記算出工程において、所定の時間幅における前記位相差の平均値に基づき、前記めっき膜の表面積の変化を算出する半導体装置の製造方法。 - カソード上にめっき膜を形成するために、前記カソードとアノードとの間に直流電流を流す直流電流源と、
前記直流電源と前記カソードの間に設けられ、周波数１０ｋＨｚ以上で動作する交流電流源と、
前記交流電流源と前記カソードの間に設けられた電流計と、
前記電流計の検出値と、前記直流電流源による直流電流の値との差分である変位電流を検出して、当該変位電流の電流値、及び前記変位電流と前記交流電流源による電圧の位相差に基づき、めっき処理中の前記めっき膜の表面積の変化を算出する表面積算出部と、
前記めっき膜の表面積の変化に基づき、前記めっき処理中の前記めっき膜に対する電流密度が変化しないように前記直流電流源を制御する電流制御部と、
を含むめっき処理システム。 - 請求項９に記載のめっき処理システムにおいて、
前記電流制御部は、前記直流電流源における直流電流値を変化させた後、所定時間は、次に前記直流電流値を変化させる処理を行わないめっき処理システム。 - 請求項９または１０に記載のめっき処理システムにおいて、
前記電流制御部は、前記表面積算出部が算出した前記めっき膜の表面積の変化が、所定の基準値を超えた場合に、前記直流電流値を変化させるめっき処理システム。 - 請求項９から１１いずれかに記載のめっき処理システムにおいて、
前記表面積算出部が、所定の時間幅における前記位相差の平均値に基づき、前記めっき膜の表面積の変化を算出するめっき処理システム。 - 請求項９から１２いずれかに記載のめっき処理システムにおいて、
前記カソードは、基板上に形成された絶縁膜に設けられた複数の凹部表面に形成された導電材料であるめっき処理システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008090250A JP4989541B2 (ja) | 2008-03-31 | 2008-03-31 | めっき方法、半導体装置の製造方法およびめっき処理システム |
| US12/414,215 US20090242409A1 (en) | 2008-03-31 | 2009-03-30 | Plating method, semiconductor device manufacturing method and plate processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008090250A JP4989541B2 (ja) | 2008-03-31 | 2008-03-31 | めっき方法、半導体装置の製造方法およびめっき処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009242861A JP2009242861A (ja) | 2009-10-22 |
| JP4989541B2 true JP4989541B2 (ja) | 2012-08-01 |
Family
ID=41115485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008090250A Expired - Fee Related JP4989541B2 (ja) | 2008-03-31 | 2008-03-31 | めっき方法、半導体装置の製造方法およびめっき処理システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090242409A1 (ja) |
| JP (1) | JP4989541B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110281431A1 (en) * | 2010-05-14 | 2011-11-17 | Globalfoundries Inc. | Method of patterning thin metal films |
| KR101881861B1 (ko) | 2011-05-02 | 2018-07-25 | 삼성전자주식회사 | 도전 패턴 구조물 및 이의 형성 방법 |
| CN104480505B (zh) * | 2014-12-11 | 2016-11-02 | 江苏理工学院 | 基于超临界流体3d电沉积加工装置及方法 |
| AU2017295870B2 (en) * | 2016-07-13 | 2022-04-28 | Iontra Inc | Electrochemical methods, devices and compositions |
| EP4292146A1 (en) * | 2021-02-11 | 2023-12-20 | Pure Lithium Corporation | Modulation of electroplated surface features based on monitored electrical noise |
| CN113445115B (zh) * | 2021-06-15 | 2022-09-13 | 重庆金美新材料科技有限公司 | 一种复合膜电镀自动演算打电流方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2446350A (en) * | 1944-02-29 | 1948-08-03 | William Marsh Rice Inst For Th | Electrodeposition of aluminum |
| US3349016A (en) * | 1965-01-12 | 1967-10-24 | Int Nickel Co | Process for employing an auxiliary anode made of high purity nickel |
| US5180968A (en) * | 1991-03-01 | 1993-01-19 | Research Foundation Of State University Of New York | Method and apparatus for compensation of double layer charging current in electrochemical cells |
| JPH10239011A (ja) * | 1997-02-25 | 1998-09-11 | Shinko Electric Ind Co Ltd | めっき表面積の測定装置並びに電解めっき装置及び電解めっき方法 |
| JP2000232078A (ja) * | 1999-02-10 | 2000-08-22 | Toshiba Corp | メッキ方法及びメッキ装置 |
| US6905586B2 (en) * | 2002-01-28 | 2005-06-14 | Ut-Battelle, Llc | DNA and RNA sequencing by nanoscale reading through programmable electrophoresis and nanoelectrode-gated tunneling and dielectric detection |
| JP4335720B2 (ja) * | 2004-03-19 | 2009-09-30 | Ｎｅｃエレクトロニクス株式会社 | データ出力装置および半導体装置の製造方法 |
| JP2006283151A (ja) * | 2005-04-01 | 2006-10-19 | Toshiba Corp | 半導体製造方法及び半導体製造装置 |
-
2008
- 2008-03-31 JP JP2008090250A patent/JP4989541B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-30 US US12/414,215 patent/US20090242409A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009242861A (ja) | 2009-10-22 |
| US20090242409A1 (en) | 2009-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4989541B2 (ja) | めっき方法、半導体装置の製造方法およびめっき処理システム | |
| US6551483B1 (en) | Method for potential controlled electroplating of fine patterns on semiconductor wafers | |
| JP4791593B2 (ja) | 半導体ウェハ上に銅層を形成する方法 | |
| TWI708939B (zh) | 電鍍期間中監視電解液 | |
| US20030221966A1 (en) | Method of electroplating copper over a patterned dielectric layer | |
| JP2011520039A (ja) | 電着組成物、及び、該組成物を用いた半導体基板のコーティング方法 | |
| US20020192944A1 (en) | Method and apparatus for controlling a thickness of a copper film | |
| US7098133B2 (en) | Method of forming copper wiring in a semiconductor device | |
| US6958247B2 (en) | Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent CMP process | |
| JP2009076785A (ja) | 半導体装置の製造方法 | |
| US6752916B1 (en) | Electrochemical planarization end point detection | |
| JP2006283151A (ja) | 半導体製造方法及び半導体製造装置 | |
| US20060226014A1 (en) | Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing | |
| JP3694001B2 (ja) | メッキ方法、半導体装置の製造方法およびメッキ装置 | |
| JP5000941B2 (ja) | 半導体装置の製造方法 | |
| US7211175B1 (en) | Method and apparatus for potential controlled electroplating of fine patterns on semiconductor wafers | |
| US20050224358A1 (en) | Method for improved local planarity control during electropolishing | |
| KR101136139B1 (ko) | 후속 ｃｍｐ 공정의 공정 균일성 개선을 위한 패턴화된유전층에 대한 구리 전기도금 방법 | |
| US20030168345A1 (en) | In-situ monitor seed for copper plating | |
| KR20060090822A (ko) | 기판 표면상의 금속의 도금 동안 멀티-애노드 구성의 전류분포를 자동으로 제어하는 방법 및 시스템 | |
| US20100081219A1 (en) | Method of manufacturing a semiconductor device | |
| JP2004363422A (ja) | めっき方法 | |
| JP5032360B2 (ja) | 半導体装置の製造方法 | |
| KR100731107B1 (ko) | 다마신 공정을 이용한 반도체 소자의 구리 금속 배선의형성 방법 | |
| JP2002322592A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |