JP2009242861A - めっき方法、半導体装置の製造方法およびめっき処理システム - Google Patents
めっき方法、半導体装置の製造方法およびめっき処理システム Download PDFInfo
- Publication number
- JP2009242861A JP2009242861A JP2008090250A JP2008090250A JP2009242861A JP 2009242861 A JP2009242861 A JP 2009242861A JP 2008090250 A JP2008090250 A JP 2008090250A JP 2008090250 A JP2008090250 A JP 2008090250A JP 2009242861 A JP2009242861 A JP 2009242861A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- current
- surface area
- change
- direct current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007747 plating Methods 0.000 title claims abstract description 172
- 238000000034 method Methods 0.000 title claims abstract description 79
- 230000008569 process Effects 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000006073 displacement reaction Methods 0.000 claims abstract description 33
- 230000008859 change Effects 0.000 claims description 45
- 238000012545 processing Methods 0.000 claims description 23
- 238000004364 calculation method Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 230000002349 favourable effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 87
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 239000003014 ion exchange membrane Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/615—Microstructure of the layers, e.g. mixed structure
- C25D5/617—Crystalline layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Automation & Control Theory (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】めっき方法は、カソードとアノードとの間に直流電流を流してカソード上にめっき膜を形成する工程(S10)と、直流電流とともに、カソードとアノードとの間に交流成分を重畳させて、カソードとアノードとの間に流れる変位電流を検出する工程(S12〜S16)と、変位電流に基づき、めっき膜の表面積の変化を算出する工程(S18およびS20)と、めっき膜の表面積の変化に基づき、当該表面積に対する局所電流密度が変化しないように、直流電流の値を制御する工程(S22およびS24)とを含む。
【選択図】図5
Description
カソードとアノードとの間に直流電流を流して前記カソード上にめっき膜を形成する工程と、
前記直流電流とともに、前記カソードと前記アノードとの間に交流成分を重畳させて、前記カソードと前記アノードとの間に流れる変位電流を検出する工程と、
前記変位電流に基づき、前記めっき膜の表面積の変化を算出する工程と、
前記めっき膜の表面積の変化に基づき、前記めっき膜を形成する工程において前記めっき膜に対する電流密度が変化しないように、前記直流電流の値を制御する工程と、
を含むめっき方法が提供される。
基板上に形成された絶縁膜に設けられた複数の凹部をめっき処理により導電材料で埋め込むめっき工程を含み、
当該めっき工程は、
前記凹部表面に形成された導電材料をカソードとして、当該カソードとアノードとの間に直流電流を流して前記導電材料上にめっき膜を形成する工程と、
前記直流電流とともに、前記カソードと前記アノードとの間に交流成分を重畳させて、前記カソードと前記アノードとの間に流れる変位電流を検出する工程と、
前記変位電流に基づき、前記めっき膜の表面積の変化を算出する工程と、
前記めっき膜の表面積の変化に基づき、前記めっき膜を形成する工程において前記めっき膜に対する電流密度が変化しないように、前記直流電流の値を制御する工程と、
を含む半導体装置の製造方法が提供される。
カソード上にめっき膜を形成するために、前記カソードとアノードとの間に直流電流を流す直流電流源と、
前記カソードと前記アノードとの間に交流成分を重畳させる交流電流源と、
前記交流成分に基づき前記カソードと前記アノードとの間に流れる変位電流を検出して、当該変位電流に基づき、めっき処理中の前記めっき膜の表面積の変化を算出する表面積算出部と、
前記めっき膜の表面積の変化に基づき、前記めっき処理中の前記めっき膜に対する電流密度が変化しないように前記直流電流の電流値を制御する電流制御部と、
を含むめっき処理システムが提供される。
本実施の形態において、ダマシン法により層間絶縁膜206に配線を形成する工程を説明する。
めっき装置100は、めっき槽101と、めっき槽101中に配置されたアノード102とを含む。また、めっき槽101には、めっき液104が収容されている。めっき液104は、たとえば硫酸銅水溶液等により構成される。めっき液104は、添加剤としてレベラ、アクセラレータ(促進剤)、およびサプレッサ(抑制剤)等を含むことができる。また、図示していないが、めっき装置100は、被処理基板である半導体装置200を載置する載置台を有し、当該載置台上に半導体装置200が配置されている。ここで、半導体装置200の銅膜210(シード膜)がカソード106として機能する。また、図示していないが、アノード102とカソード106との間には、イオン交換膜等を設けた構成とすることができる。
ここで、アノード102の抵抗をRA、配線溝208の抵抗をRC、めっき液104の抵抗をRE、カソード106表面の電気二重層の容量をC、容量Cに並列な抵抗成分をrとする。交流電流が重畳されることにより、カソード106表面の電気二重層の容量による変位電流(電流値I)が発生する。交流電流源152から印加する交流電流は、たとえば0.005〜5Vの正弦波とすることができる。また、交流電流の周波数は、10kHz以上とすることができ、より好ましくは、100kHz〜1MHz程度とすることができる。このように交流成分を高周波とすることにより、めっき処理中に直流電流の電流値を変化させることにより生じる変位電流の影響を低減することができる。
まず、直流電流源150から直流電流を印加する(S10)。つづいて、交流電流源152から交流成分を印加する(S12)。この状態で、電流計154により、電流値を測定する(S14)。測定した電流値を直流電流源150から流している電流値I0で補正して、電流値Iを算出し、電流値Iと交流電流源152から印加している交流成分との位相差φを検出する(S16)。つづいて、位相差φに基づき、容量値Cを算出する(S18)。その後、容量値Cに基づき、表面積Sを算出する(S20)。つづいて、表面積Sの変化に応じて、直流電流源150から流す新たな直流電流の電流値I0を決定し(S22)、直流電流源150から流す電流値をステップS22で決定した新たな電流値I0に変更して、直流電流を流す(S24)。以上の処理を繰り返すことにより、電流密度を一定にしつつ、めっき膜を形成することができる。
めっき処理システム180は、上述しためっき装置100に加えて、制御システム160をさらに含む。制御システム160は、めっき膜の表面積に応じて局所電流密度を一定するための電流値を算出し、算出した電流値を直流電流源150にフィードバックするフィードバック回路を有する。具体的には、制御システム160は、表面積算出部162と、電流値算出部164と、電流制御部166と、設定記憶部170とを含む。
タイミング制御部168は、直流電流源150へのフィードバックを行うタイミングを制御する。
まず、直流電流源150から直流電流を印加する(S100)。つづいて、交流電流源152から交流成分を印加する(S102)。この状態で、電流計154により、電流値を測定する(S104)。表面積算出部162は、電流計154が測定した電流値を直流電流源150から流している電流値I0で補正して、電流値Iを算出し、電流値Iと交流電流源152から印加している交流成分との位相差φを検出する(S106)。つづいて、表面積算出部162は、位相差φに基づき、容量値Cを算出する(S108)。その後、表面積算出部162は、容量値Cに基づき、表面積Sを算出する(S110)。この後、電流制御部166は、直流電流値を変更するか否かを判断する(S112)。この判断は、たとえば、第1のステップのめっき処理が終了したか否か、めっき膜の表面積の変化が、所定の基準値を超えたか否か等に基づき行うことができる。
特許文献2には、めっき初期の位相差を測定することにより、めっき膜の形成状況をモニタして、これらを支配する添加剤の含有状態についての知見を得ることが記載されている。しかし、このようにして得られた知見は、次回のめっき処理に用いられるだけであって、そのめっき処理中に、局所電流密度を一定にするための処理に用いる構成とはなっていない。
一方、本実施の形態におけるめっき方法、半導体装置の製造方法、およびめっき処理システムによれば、めっき処理中のめっき膜の表面積の変化に基づき、めっき処理中に、めっき処理のための直流電流を変化させる構成となっている。そのため、略リアルタイムで電流密度が一定となるように制御することができる。これにより、成膜されるめっき膜のたとえば粒径や配向等の性質も一定にすることができ、膜特性を良好にすることができる。
101 めっき槽
102 アノード
104 めっき液
106 カソード
150 直流電流源
152 交流電流源
154 電流計
160 制御システム
162 表面積算出部
164 電流値算出部
166 電流制御部
168 タイミング制御部
170 設定記憶部
180 めっき処理システム
200 半導体装置
202 半導体基板
204 層間絶縁膜
206 層間絶縁膜
208 配線溝
210 銅膜
Claims (16)
- カソードとアノードとの間に直流電流を流して前記カソード上にめっき膜を形成する工程と、
前記直流電流とともに、前記カソードと前記アノードとの間に交流成分を重畳させて、前記カソードと前記アノードとの間に流れる変位電流を検出する工程と、
前記変位電流に基づき、前記めっき膜の表面積の変化を算出する工程と、
前記めっき膜の表面積の変化に基づき、前記めっき膜を形成する工程において前記めっき膜に対する電流密度が変化しないように、前記直流電流の値を制御する工程と、
を含むめっき方法。 - 請求項1に記載のめっき方法において、
前記直流電流の値を制御する工程において、前記直流電流を変化させた後、所定時間は、前記直流電流を変化させるための次の処理を行わないようタイミングを制御するめっき方法。 - 請求項1または2に記載のめっき方法において、
前記めっき膜の表面積の変化を算出する工程において、前記めっき膜の表面積の変化が、所定の基準値を超えた場合に、前記直流電流の値を制御する工程において前記直流電流の値を変化させるめっき方法。 - 請求項1から3いずれかに記載のめっき方法において、
前記めっき膜の表面積の変化を算出する工程において、所定の時間幅における前記変位電流の変化量の平均値に基づき、前記めっき膜の表面積の変化を算出するめっき方法。 - 請求項1から4いずれかに記載のめっき方法において、
前記交流成分の周波数が、10kHz以上であるめっき方法。 - 基板上に形成された絶縁膜に設けられた複数の凹部をめっき処理により導電材料で埋め込むめっき工程を含み、
当該めっき工程は、
前記凹部表面に形成された導電材料をカソードとして、当該カソードとアノードとの間に直流電流を流して前記導電材料上にめっき膜を形成する工程と、
前記直流電流とともに、前記カソードと前記アノードとの間に交流成分を重畳させて、前記カソードと前記アノードとの間に流れる変位電流を検出する工程と、
前記変位電流に基づき、前記めっき膜の表面積の変化を算出する工程と、
前記めっき膜の表面積の変化に基づき、前記めっき膜を形成する工程において前記めっき膜に対する電流密度が変化しないように、前記直流電流の値を制御する工程と、
を含む半導体装置の製造方法。 - 請求項6に記載の半導体装置の製造方法において、
前記直流電流の値を制御する工程において、前記直流電流を変化させた後、所定時間は、前記直流電流を変化させるための次の処理を行わないようタイミングを制御する半導体装置の製造方法。 - 請求項6または7に記載の半導体装置の製造方法において、
前記めっき膜の表面積の変化を算出する工程において、前記めっき膜の表面積の変化が、所定の基準値を超えた場合に、前記直流電流の値を制御する工程において前記直流電流の値を変化させる半導体装置の製造方法。 - 請求項6から8いずれかに記載の半導体装置の製造方法において、
前記めっき膜の表面積の変化を算出する工程において、所定の時間幅における前記変位電流の変化量の平均値に基づき、前記めっき膜の表面積の変化を算出する半導体装置の製造方法。 - 請求項6から9いずれかに記載の半導体装置の製造方法において、
前記交流成分の周波数が、10kHz以上である半導体装置の製造方法。 - カソード上にめっき膜を形成するために、前記カソードとアノードとの間に直流電流を流す直流電流源と、
前記カソードと前記アノードとの間に交流成分を重畳させる交流電流源と、
前記交流成分に基づき前記カソードと前記アノードとの間に流れる変位電流を検出して、当該変位電流に基づき、めっき処理中の前記めっき膜の表面積の変化を算出する表面積算出部と、
前記めっき膜の表面積の変化に基づき、前記めっき処理中の前記めっき膜に対する電流密度が変化しないように前記直流電流の電流値を制御する電流制御部と、
を含むめっき処理システム。 - 請求項11に記載のめっき処理システムにおいて、
前記電流制御部が前記直流電流を変化させた後、次に前記直流電流を変化させる処理を行うタイミングを制御するタイミング制御部をさらに含むめっき処理システム。 - 請求項11または12に記載のめっき処理システムにおいて、
前記電流制御部は、前記表面積算出部が算出した前記めっき膜の表面積の変化が、所定の基準値を超えた場合に、前記直流電流の値を変化させるめっき処理システム。 - 請求項11から13いずれかに記載のめっき処理システムにおいて、
前記表面積算出部が、所定の時間幅における前記変位電流の変化量の平均値に基づき、前記めっき膜の表面積の変化を算出するめっき処理システム。 - 請求項11から14いずれかに記載のめっき処理システムにおいて、
前記交流電流源が重畳する前記交流成分の周波数が、10kHz以上であるめっき処理システム。 - 請求項11から15いずれかに記載のめっき処理システムにおいて、
前記カソードは、基板上に形成された絶縁膜に設けられた複数の凹部表面に形成された導電材料であるめっき処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008090250A JP4989541B2 (ja) | 2008-03-31 | 2008-03-31 | めっき方法、半導体装置の製造方法およびめっき処理システム |
US12/414,215 US20090242409A1 (en) | 2008-03-31 | 2009-03-30 | Plating method, semiconductor device manufacturing method and plate processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008090250A JP4989541B2 (ja) | 2008-03-31 | 2008-03-31 | めっき方法、半導体装置の製造方法およびめっき処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009242861A true JP2009242861A (ja) | 2009-10-22 |
JP4989541B2 JP4989541B2 (ja) | 2012-08-01 |
Family
ID=41115485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008090250A Expired - Fee Related JP4989541B2 (ja) | 2008-03-31 | 2008-03-31 | めっき方法、半導体装置の製造方法およびめっき処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090242409A1 (ja) |
JP (1) | JP4989541B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8592979B2 (en) | 2011-05-02 | 2013-11-26 | Samsung Electronics Co., Ltd. | Semiconductor device conductive pattern structures and methods of manufacturing the same |
CN106191933A (zh) * | 2014-12-11 | 2016-12-07 | 江苏理工学院 | 一种基于超临界流体3d电沉积加工零部件的方法 |
JP2019525009A (ja) * | 2016-07-13 | 2019-09-05 | イオントラ リミテッド ライアビリティ カンパニー | 電気化学的方法、装置及び組成物 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110281431A1 (en) * | 2010-05-14 | 2011-11-17 | Globalfoundries Inc. | Method of patterning thin metal films |
EP4292146A1 (en) * | 2021-02-11 | 2023-12-20 | Pure Lithium Corporation | Modulation of electroplated surface features based on monitored electrical noise |
CN113445115B (zh) * | 2021-06-15 | 2022-09-13 | 重庆金美新材料科技有限公司 | 一种复合膜电镀自动演算打电流方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10239011A (ja) * | 1997-02-25 | 1998-09-11 | Shinko Electric Ind Co Ltd | めっき表面積の測定装置並びに電解めっき装置及び電解めっき方法 |
JP2006283151A (ja) * | 2005-04-01 | 2006-10-19 | Toshiba Corp | 半導体製造方法及び半導体製造装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2446350A (en) * | 1944-02-29 | 1948-08-03 | William Marsh Rice Inst For Th | Electrodeposition of aluminum |
US3349016A (en) * | 1965-01-12 | 1967-10-24 | Int Nickel Co | Process for employing an auxiliary anode made of high purity nickel |
US5180968A (en) * | 1991-03-01 | 1993-01-19 | Research Foundation Of State University Of New York | Method and apparatus for compensation of double layer charging current in electrochemical cells |
JP2000232078A (ja) * | 1999-02-10 | 2000-08-22 | Toshiba Corp | メッキ方法及びメッキ装置 |
US6905586B2 (en) * | 2002-01-28 | 2005-06-14 | Ut-Battelle, Llc | DNA and RNA sequencing by nanoscale reading through programmable electrophoresis and nanoelectrode-gated tunneling and dielectric detection |
JP4335720B2 (ja) * | 2004-03-19 | 2009-09-30 | Necエレクトロニクス株式会社 | データ出力装置および半導体装置の製造方法 |
-
2008
- 2008-03-31 JP JP2008090250A patent/JP4989541B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-30 US US12/414,215 patent/US20090242409A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10239011A (ja) * | 1997-02-25 | 1998-09-11 | Shinko Electric Ind Co Ltd | めっき表面積の測定装置並びに電解めっき装置及び電解めっき方法 |
JP2006283151A (ja) * | 2005-04-01 | 2006-10-19 | Toshiba Corp | 半導体製造方法及び半導体製造装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8592979B2 (en) | 2011-05-02 | 2013-11-26 | Samsung Electronics Co., Ltd. | Semiconductor device conductive pattern structures and methods of manufacturing the same |
CN106191933A (zh) * | 2014-12-11 | 2016-12-07 | 江苏理工学院 | 一种基于超临界流体3d电沉积加工零部件的方法 |
CN106191933B (zh) * | 2014-12-11 | 2017-11-21 | 江苏理工学院 | 一种基于超临界流体3d电沉积加工零部件的方法 |
JP2019525009A (ja) * | 2016-07-13 | 2019-09-05 | イオントラ リミテッド ライアビリティ カンパニー | 電気化学的方法、装置及び組成物 |
JP7358238B2 (ja) | 2016-07-13 | 2023-10-10 | イオントラ インコーポレイテッド | 電気化学的方法、装置及び組成物 |
Also Published As
Publication number | Publication date |
---|---|
US20090242409A1 (en) | 2009-10-01 |
JP4989541B2 (ja) | 2012-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4989541B2 (ja) | めっき方法、半導体装置の製造方法およびめっき処理システム | |
KR100660916B1 (ko) | 트렌치들의 패턴 밀도 및 깊이를 매개 변수로 이용하는도전층 평탄화 단계를 포함하는 반도체 소자의 제조 방법 | |
US6551483B1 (en) | Method for potential controlled electroplating of fine patterns on semiconductor wafers | |
JP4791593B2 (ja) | 半導体ウェハ上に銅層を形成する方法 | |
JP5689411B2 (ja) | 電着組成物、及び、該組成物を用いた半導体基板のコーティング方法 | |
TWI708939B (zh) | 電鍍期間中監視電解液 | |
US8080147B2 (en) | Electrolytic plating method and semiconductor device manufacturing method | |
US20030221966A1 (en) | Method of electroplating copper over a patterned dielectric layer | |
US20020192944A1 (en) | Method and apparatus for controlling a thickness of a copper film | |
JP3949652B2 (ja) | 半導体装置の製造方法 | |
JP2009076785A (ja) | 半導体装置の製造方法 | |
US6958247B2 (en) | Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent CMP process | |
US7098133B2 (en) | Method of forming copper wiring in a semiconductor device | |
US6752916B1 (en) | Electrochemical planarization end point detection | |
JP5000941B2 (ja) | 半導体装置の製造方法 | |
JP2006283151A (ja) | 半導体製造方法及び半導体製造装置 | |
US20060226014A1 (en) | Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing | |
JP3694001B2 (ja) | メッキ方法、半導体装置の製造方法およびメッキ装置 | |
JP2005039142A (ja) | 半導体装置の製造方法 | |
KR101136139B1 (ko) | 후속 cmp 공정의 공정 균일성 개선을 위한 패턴화된유전층에 대한 구리 전기도금 방법 | |
US20030168345A1 (en) | In-situ monitor seed for copper plating | |
US20100081219A1 (en) | Method of manufacturing a semiconductor device | |
JP2008208414A (ja) | 半導体装置の製造方法および半導体製造装置 | |
US20010003008A1 (en) | Method for producing a metal layer with a given thickness | |
JP2004363422A (ja) | めっき方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |