JP2008208414A - 半導体装置の製造方法および半導体製造装置 - Google Patents
半導体装置の製造方法および半導体製造装置 Download PDFInfo
- Publication number
- JP2008208414A JP2008208414A JP2007045496A JP2007045496A JP2008208414A JP 2008208414 A JP2008208414 A JP 2008208414A JP 2007045496 A JP2007045496 A JP 2007045496A JP 2007045496 A JP2007045496 A JP 2007045496A JP 2008208414 A JP2008208414 A JP 2008208414A
- Authority
- JP
- Japan
- Prior art keywords
- film
- film formation
- reflectance
- surface area
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
- C23C4/12—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the method of spraying
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Plasma & Fusion (AREA)
- Sustainable Development (AREA)
- Life Sciences & Earth Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Electroplating Methods And Accessories (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置の製造方法が、凹部の設けられた半導体基板表面の反射率を成膜前に測定する工程と、測定された前記反射率に対応する成膜条件を表す成膜パラメータを決定する工程と、前記成膜パラメータに対応する条件下で前記半導体基板に成膜する工程とを含む。
【選択図】図4
Description
従来技術の課題として、成膜される膜の表面積に応じてレシピを作成しなければならないということが挙げられる。ウエハ毎に表面積が異なる場合、レシピが増えて煩雑となりレシピ管理の負荷が増大する。具体的には装置で管理するレシピ数が増加し、製品を判断して装置にレシピを指定するという工場の管理負荷が増加する。
図1は、本実施の形態における半導体装置100の製造手順を示す工程断面図である。本実施の形態において、層間絶縁膜106に配線を形成する工程を説明する。図1において、シングルダマシン法を例にとって銅配線を形成する手順を説明しているが、本実施の形態の方法はデュアルダマシン法においても同様に適用することができる。
配線溝110、112、114、116、および118は微細なパターンで形成されており、配線幅は例えば0.3μmとする。配線溝108および120は微細なパターンで形成されている上記配線溝よりも幅広である。
図3に、本実施の形態における成膜手順を示すフローチャートを示す。
本実施の形態において、さらにシード膜の金属の種類も考慮して反射率に対応する成膜パラメータを決定する態様について説明する。
凹部の設けられたシリコン基板102表面の反射率を成膜前に測定する工程までは第1の実施の形態と同様に行う。ついで測定された反射率に対応する成膜パラメータを決定する。成膜パラメータは、第1の実施の形態と同様に所定の反射率と所定の成膜パラメータとを対応付ける制御テーブル等を用意して、該制御テーブルから取得するが、本実施の形態ではこのような制御テーブルを複数用意する。複数の制御テーブルは、所定のシード膜の種類および反射率と成膜パラメータとを対応付ける別個の制御テーブルである。成膜パラメータを決定する際には、複数の制御テーブルの中から、用いたシード膜の種類に対応する制御テーブルを選択し、選択した制御テーブルから反射率に対応する成膜条件を表す成膜パラメータを取得する。成膜パラメータを決定した後は、該成膜パラメータに対応する条件下で半導体基板を成膜する。
これに対し、バリアメタルシードの場合、飽和電流密度が高いため電流密度のマージンが狭い。言い換えると、めっき電流値を固定した場合に、電流密度を飽和電流密度以上且つ水素発生電流密度以下とできる表面積のマージンが狭い。埋設ステップの電流値が製品毎の表面積を考慮せずに設定されている場合、特にRu等の高抵抗シードを用いた場合には、埋設不良を生じる可能性が高くなる。
本実施の形態において、電解めっきを多段階で行う態様について説明する。
反射率に対応する成膜パラメータを決定する工程までは第1の実施の形態と同様に行い、成膜パラメータとして電流値を決定する。反射率に対応させて決定した電流値を第1の電流値とする。
次に、第1の実施の形態で説明した成膜処理を行う半導体製造装置の構成例を説明する。
図4は、本実施の形態における半導体製造装置200の構成を示すブロック図である。半導体製造装置200は、半導体基板表面に金属を成膜する半導体製造装置であって、測定制御部202と、半導体基板表面の反射率を測定する測定部204と、反射率から表面積を導出する演算部206と、表面積を記憶する記憶部208と、所定の表面積と成膜条件を表す所定の成膜パラメータとを対応付ける制御テーブル210と、記憶部から表面積を取得し、制御テーブルを参照して表面積に対応する成膜パラメータを特定する処理制御部212と、該成膜パラメータに対応する条件下で成膜を行う処理部214とを含む。
さらに、第2の実施の形態で説明した成膜処理を行う半導体製造装置の構成例を説明する。
図6は、本実施の形態における半導体製造装置200の構成を示すブロック図である。半導体製造装置200は、第4の実施の形態と同様に、半導体基板表面に金属成膜を行う半導体製造装置であるが、本実施の形態における半導体製造装置の特徴として、制御テーブル210は複数の制御テーブルからなる。
102 シリコン基板
104 第1の層間絶縁膜
106 第2の層間絶縁膜
108 幅広配線溝
110 微細パターン配線溝
112 微細パターン配線溝
114 微細パターン配線溝
116 微細パターン配線溝
118 微細パターン配線溝
120 幅広配線溝
130 第1のめっき膜
132 第2のめっき膜
200 半導体製造装置
202 測定制御部
204 測定部
206 演算部
208 記憶部
210 制御テーブル
212 処理制御部
214 処理部
Claims (13)
- 凹部の設けられた基板表面の反射率を成膜前に測定する工程と、
測定された前記反射率に対応する成膜条件を表す成膜パラメータを決定する工程と、
前記成膜パラメータに対応する条件下で前記基板に成膜する工程と、
を含む半導体装置の製造方法。 - 成膜パラメータを取得する前記工程が、成膜前に測定された前記反射率から表面積を取得する工程と、取得された前記表面積に対応する成膜条件を表す成膜パラメータを決定する工程とを含む、請求項1に記載の半導体装置の製造方法。
- 成膜する前記工程において電解めっきにより成膜する、請求項1または2に記載の半導体装置の製造方法。
- 前記成膜パラメータが電流値または電圧値を含む、請求項1乃至3のいずれかに記載の半導体装置の製造方法。
- 反射率を成膜前に測定する前記工程の前に、シード膜を設ける工程を含む、請求項1乃至4のいずれかに記載の半導体装置の製造方法。
- 前記シード膜がCu、Ru、Pt、Pd、Rh、Ir、Ag、Te、およびTcからなる群より選択される少なくとも1種を主成分として含む材料からなる、請求項5に記載の半導体装置の製造方法。
- 成膜パラメータを決定する前記工程において、前記成膜パラメータをさらにシード膜の種類を考慮して決定する、請求項5または6に記載の半導体装置の製造方法。
- 成膜する前記工程における電解めっきによる成膜が、微細パターンを埋設する工程とフィールド埋設工程とを含み、かつ前記成膜パラメータが、微細パターンを埋設する前記工程において用いられる、めっき液に通電する電流値である、請求項3乃至7のいずれかに記載の半導体装置の製造方法。
- 基板表面に金属を成膜する半導体製造装置であって、
成膜前の基板表面の反射率を測定する測定部と、
前記測定部で測定された反射率から表面積を導出する演算部と、
前記演算部で導出された表面積を記憶する記憶部と、
所定の表面積と成膜条件を表す所定の成膜パラメータとを対応付ける制御テーブルと、
前記記憶部から前記表面積を取得し、前記制御テーブルを参照して前記表面積に対応する成膜パラメータを特定する処理制御部と、
前記処理制御部で特定した成膜パラメータに対応する条件下で成膜を行う処理部と、
を含む半導体製造装置。 - 基板表面に金属を成膜する半導体製造装置であって、
成膜前の基板表面の反射率を測定する測定部と、
前記測定部で測定された反射率を記憶する記憶部と、
所定の反射率と成膜条件を表す所定の成膜パラメータとを対応付ける制御テーブルと、
前記記憶部から前記測定部で測定された前記反射率を取得し、前記制御テーブルを参照して前記反射率に対応する成膜パラメータを特定する処理制御部と、
前記処理制御部で特定した成膜パラメータに対応する条件下で成膜を行う処理部と、
を含み、前記制御テーブルがシード膜の種類に応じて異なる複数の制御テーブルからなる、半導体製造装置。 - 前記処理部で行われる成膜が電解めっきによる成膜であり、前記成膜パラメータが電解めっきの際にめっき液に通電する電流値であることを特徴とする請求項9または10に記載の半導体製造装置。
- 反射率を測定する前記測定部が基板の受け渡しステーションに付加されている、請求項9乃至11のいずれかに記載の半導体製造装置。
- 前記受け渡しステーションがアライナの機能を有している、請求項12に記載の半導体製造装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007045496A JP4988380B2 (ja) | 2007-02-26 | 2007-02-26 | 半導体装置の製造方法および半導体製造装置 |
US12/068,816 US7854824B2 (en) | 2007-02-26 | 2008-02-12 | Method of manufacturing semiconductor device using electrochemical deposition with electric current revised by reflectance of every substrate surface and semiconductor manufacturing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007045496A JP4988380B2 (ja) | 2007-02-26 | 2007-02-26 | 半導体装置の製造方法および半導体製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008208414A true JP2008208414A (ja) | 2008-09-11 |
JP4988380B2 JP4988380B2 (ja) | 2012-08-01 |
Family
ID=39716350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007045496A Expired - Fee Related JP4988380B2 (ja) | 2007-02-26 | 2007-02-26 | 半導体装置の製造方法および半導体製造装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7854824B2 (ja) |
JP (1) | JP4988380B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100924865B1 (ko) * | 2007-12-27 | 2009-11-02 | 주식회사 동부하이텍 | 반도체 소자의 금속배선 형성방법 |
US20150233008A1 (en) * | 2014-02-13 | 2015-08-20 | Skyworks Solutions, Inc. | Apparatus and methods related to copper plating of wafers |
DE102020100565A1 (de) | 2020-01-13 | 2021-07-15 | Aixtron Se | Verfahren zum Abscheiden von Schichten |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5256369A (en) * | 1975-11-05 | 1977-05-09 | Nippon Electric Co | Device for plating printed circuit substrate |
JPH02212725A (ja) * | 1989-02-14 | 1990-08-23 | Nippon Telegr & Teleph Corp <Ntt> | 基板表面温度の測定方法およびそれを利用した半導体薄膜の結晶成長法と成長装置 |
JPH05186898A (ja) * | 1992-01-09 | 1993-07-27 | Fujitsu Ltd | メッキ方法及びメッキ装置 |
JPH09210663A (ja) * | 1995-11-30 | 1997-08-12 | Fujitsu Ltd | 膜厚測定方法及び膜の製造方法 |
JP2001514441A (ja) * | 1997-08-27 | 2001-09-11 | シュテアク エルテーペー システムズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 急速熱処理(rtp)システムにおける改善された温度制御のための方法および装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3346744B2 (ja) | 1999-01-11 | 2002-11-18 | 沖電気工業株式会社 | メッキ成長装置及びメッキ成長方法 |
US6275295B1 (en) * | 1999-04-30 | 2001-08-14 | Midwest Research Institute | Optical system for determining physical characteristics of a solar cell |
JP2000315663A (ja) | 1999-05-06 | 2000-11-14 | Toshiba Corp | 半導体装置の製造方法及び半導体製造装置 |
US6217727B1 (en) * | 1999-08-30 | 2001-04-17 | Micron Technology, Inc. | Electroplating apparatus and method |
AU2001279126A1 (en) * | 2000-07-31 | 2002-02-13 | Silicon Valley Group Inc | In-situ method and apparatus for end point detection in chemical mechanical polishing |
JP2005307274A (ja) | 2004-04-21 | 2005-11-04 | Ebara Corp | 基板処理装置 |
-
2007
- 2007-02-26 JP JP2007045496A patent/JP4988380B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-12 US US12/068,816 patent/US7854824B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5256369A (en) * | 1975-11-05 | 1977-05-09 | Nippon Electric Co | Device for plating printed circuit substrate |
JPH02212725A (ja) * | 1989-02-14 | 1990-08-23 | Nippon Telegr & Teleph Corp <Ntt> | 基板表面温度の測定方法およびそれを利用した半導体薄膜の結晶成長法と成長装置 |
JPH05186898A (ja) * | 1992-01-09 | 1993-07-27 | Fujitsu Ltd | メッキ方法及びメッキ装置 |
JPH09210663A (ja) * | 1995-11-30 | 1997-08-12 | Fujitsu Ltd | 膜厚測定方法及び膜の製造方法 |
JP2001514441A (ja) * | 1997-08-27 | 2001-09-11 | シュテアク エルテーペー システムズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 急速熱処理(rtp)システムにおける改善された温度制御のための方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
US7854824B2 (en) | 2010-12-21 |
US20080206899A1 (en) | 2008-08-28 |
JP4988380B2 (ja) | 2012-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI502646B (zh) | 鈷金屬障壁層 | |
US20040219779A1 (en) | Method and structure to improve reliability of copper interconnects | |
US20080083989A1 (en) | Semiconductor Device and Method for Fabricating the Same | |
US10128151B2 (en) | Devices and methods of cobalt fill metallization | |
JP4988380B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
US20050151263A1 (en) | Wiring structure forming method and semiconductor device | |
WO2016096390A1 (en) | Trench pattern wet chemical copper metal filling using a hard mask structure | |
JP2005252193A (ja) | 配線構造の形成方法及び半導体装置 | |
US20150348910A1 (en) | Selective plating without photoresist | |
JP2009242861A (ja) | めっき方法、半導体装置の製造方法およびめっき処理システム | |
TWI335621B (en) | Method of electroplating copper over a patterned dielectric layer to enhance process uniformity of a subsequent cmp process and method of determining an optimum surface roughness of a metal layer for a cmp process | |
JP2009076785A (ja) | 半導体装置の製造方法 | |
JP2001118924A (ja) | 半導体装置およびその製造方法 | |
JP5000941B2 (ja) | 半導体装置の製造方法 | |
JPH11260920A (ja) | 半導体素子の配線形成方法 | |
US20080283404A1 (en) | Method of manufacturing semiconductor device to decrease defect number of plating film | |
JP2008141088A (ja) | 半導体装置の製造方法 | |
JPH11283979A (ja) | 半導体装置の製造方法 | |
CN104120473A (zh) | 电镀铜的方法 | |
JP2004269953A (ja) | メッキ方法、半導体装置の製造方法およびメッキ装置 | |
JP2009289828A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006515467A (ja) | 後続の化学機械研磨(CMP:ChemicalMechanicalPolishing)プロセスのプロセス均一性が向上するようにパターン誘電層上に銅を電気メッキするための方法 | |
JP2000315663A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
JP5032360B2 (ja) | 半導体装置の製造方法 | |
JP2008283123A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |