JP2006515467A - 後続の化学機械研磨（ＣＭＰ：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）プロセスのプロセス均一性が向上するようにパターン誘電層上に銅を電気メッキするための方法 - Google Patents

Abstract

直径の小さなビアと直径の大きなトレンチ２０５を含む誘電層に金属をメッキする新しい方法で、例えば誘電層２０３の少なくとも非パターン領域におけるメッキ槽においてレベラーの量を低減することによって表面粗度が生成され、後続の化学機械研磨（ＣＭＰ）における材料除去の均一性を向上させる。

Description

本発明は、概して、集積回路製造技術分野に関し、より具体的には、メタライゼーション（金属被膜）層を形成する方法に関する。この方法ではパターン化された誘電層上に金属をデポジットし、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing)によって過剰金属層を後続的に除去する。

集積回路の次世代が登場するたびに、デバイスフィーチャのサイズが益々減少する一方で、回路の複雑さは確実に増している。フィーチャサイズの削減が洗練されたフォトリソグラフィ方法と回路エレメントを適切にパターンするように最新のエッチング技術を要求するだけではなく、デポジション技術に対する需要も絶え間なく増大させている。現在、最小のフィーチャサイズが、０．１μｍあるいはそれ以下に近づきつつあり、高速スイッチングトランジスタ素子の製造により、その被覆領域を最小チップ領域のみとできるようにしている。しかし、フィーチャサイズの削減の結果、要求された金属配線のための利用可能なフロアスペースの減少をもたらす一方で、個々の回路素子間に不可欠である配線数は増大している。金属配線の断面積の減少の結果、高品質で信頼性のあるチップ配線が得られるように、電気的抵抗が小さくで比較的高い電流密度を可能にする金属によって、通常アルミニウムを使用する領域を置換する需要がある。この点で、例えば、低抵抗率、高信頼性、高熱伝導率、比較的低コスト、また比較的大きい粒度が得られるようにコントロール可能な結晶構成という利点を有するゆえに、銅が有望な候補であることが証明されている。更に、銅がエレクトロマイグレーションに対して極めて高抵抗率を示すので、抵抗率が低いときに比較的高い電流密度を可能にし、それ故、低供給電圧の導入を可能にする。

アルミニウムと比較して銅が多くの利点を有するにもかかわらず、過去において半導体製造業者は、幾つかの理由により、製造シーケンスに銅を導入することに積極的ではなかった。半導体製造ラインにおいて銅をプロセスするステップの主な問題の一つは、適当な温度でシリコンと二酸化シリコン内で容易に拡散してしまう銅の機能にある。シリコンに拡散した銅がシリコンバンドギャップあるいは間隙において深い準位でのトラップとして作用するのでトランジスタ素子のリーク電流の相当な増大をもたらす。更に、二酸化シリコンに拡散した銅は二酸化シリコンの絶縁特性を低下し得るので、隣接する金属線間により高いリーク電流をもたらし得、さらに近接する金属線間にショートを形成する可能性さえある。従って、全プロセスシーケンス中、汚れの全てを避けるために銅を備えたシリコンウェーハを慎重に扱わなくてはならない。

更なる問題として、アルミニウムのような他の金属をデポジットする方法で周知であり確立された技術である物理蒸着法(ＰＶＤ：Physical Vapor Deposition)や化学的機械研磨（ＣＶＤ：Chemical Vapor Deposition）のようなデポジション方法では、銅は十分に効果的に使用されていないという事実が挙げられる。従って、銅は電気メッキのようなウェットプロセスによって通常使用され、無電解メッキと比較すると、より高速であるデポジション速度とより単純な電解槽構造という利点を提供する。
長年のプリント配線産業における多大な経験により、一見すると、電気メッキはかなり単純で確立されたデポジション方法のように思われるが、０．１μｍあるいはそれ以下のサイズで高いアスペクト比の高い開口部を、横方向の幅がミクロンオーダーである幅広いトレンチとともに、高い信頼性によって充填するということが要求されることから、メタライゼーション層において使用され得る他の金属と同様に、銅の電気メッキは非常に複雑なデポジション方法となっている。特に、後続のプロセスステップが、例えば化学機械研磨やなんらかのメトロロジー（計測）プロセスのように、電気メッキプロセスの品質に直接依存する場合に、銅の電気メッキは、非常に複雑なものとなる。

図１ａ〜１ｂを参照しながら、メタライゼーション（金属被膜）層を製造するための通常のプロセスシーケンスを説明する。図１ａに示されるように、半導体デバイス１００は、基板１０１を有し、この基板１０１は、簡潔性を期すために図示しないものの、トランジスタ、抵抗器、キャパシタ等のような回路素子を包含する。誘電層１０２が基板１０１上に形成され、エッチング中止層１０３によって当該基板から離間される。例えば、誘電層１０２は二酸化シリコンで構成される一方で、エッチング中止層１０３は窒化シリコンで構成されてよい。他の実施例では、誘電層１０２、大抵の場合はこれに加えてエッチング中止層１０３、は、二酸化シリコンと窒化シリコンよりも実質的に低い誘電率を有する低誘電率（low-k）誘電体で構成され得る。誘電層１０２において開口部１０５がビアとトレンチとして形成される。スペーシングと同様に開口部１０５のサイズと基板１０１のダイ領域における開口部の位置は対応する集積回路の回路設計によって決定される。更に、誘電層１０２は非常に幅広いトレンチとして形成される開口部１０４を含む。誘電層１０２は実質的には非パターン領域１０６を更に包含する。開口部１０５と同様に、トレンチ１０４と非パターン領域１０６のサイズと位置は、回路設計によって実質的に決定される。

図１ａに示すような半導体デバイス１００を形成するための方法は、当技術分野で確立され、周知であるデポジション、リソグラフィ及びエッチング技術を含む。特に、開口部１０５は誘電層１０２における第１選択エッチングステップにおいて形成され、当該エッチングプロセスはエッチング中止層１０３上あるいは内部でストップされる。その後、エッチング中止層１０３の材料を選択的に除去するために設計された別のエッチングプロセスによって開口部１０５が当該層１０３に形成される。その後、更なるエッチングステップにおいて、開口部１０５と開口部１０４の上部が通常のエッチングステップで形成される。

図１ｂは誘電層１０２上に形成された銅層１０７のような金属層を備えた最新の製造ステップにおける半導体デバイス１００を概略的に示すが、バリア層と誘電層１０２は便宜上、符号１０８によって表され、金属層１０７と誘電層１０２の間に位置する。バリア／シード層１０８は、タンタル、窒化タンタル、チタン、窒化チタン、それらの組み合わせ等のような材料を包含する２つあるいはそれ以上のサブ層で構成されてよい。シード層は、例えば、銅で構成されてよい。

バリア／シード層１０８は、化学蒸着デポジション、原子層デポジションあるいは物理蒸着デポジションによって形成可能であり、例えば、バリア／シード層１０８の最終的サブ層としてシード層を形成するようにスパッターデポジションプロセスが後続する。その後、金属層１０７がデポジットされ、銅に関して前述したようにウェット化学プロセスが合理的な成膜速度で相当量の金属を効果的に形成するように好適に使用可能である。銅に関しては、無電解メッキと比較して、デポジション速度が大きく電解槽の複雑さが中程度であることから、電気メッキが現在、一般的に好適な方法とされている。

信頼性のある金属配線に関して、２００ｍｍ、あるいは３００ｍｍの直径の基板全体に可能な限り均一に銅をデポジットすることのみが重要なだけではなく、ボイド（空隙）あるいは欠陥なしにおおよそ１０：１のアスペクト比を有する開口部１０５と１０４を確実に充てんすることも重要である。結果として、高レベルのノンコンフォーマル（non-conformal）な方法で銅をデポジットすることが必須である。従って、銅のような金属の高レベルでのノンコンフォーマルデポジションを可能にし、開口部では特に縮小サイズのビアとトレンチ１０５を底部から上部まで実質的に充てんすることを可能にする電気メッキ技術を確立するために多大な努力が払われている。そのような充てんの挙動は、開口部１０４，１０５と、非パターン領域１０６のような水平部におけるデポジションキネティックをコントロールすることによって得られることが分かっている。このことは各位置にデポジットされる銅イオンの速度に影響するよう電解槽に添加剤を導入することによって実現可能である。例えば、ポリエチレングリコールのように極めて大きいサイズの、遅い速度で拡散する分子で構成される有機剤が電解槽に添加されて平坦な表面とコーナー部に優先的に吸収されるようにすることもできる。従って、これらの領域において銅イオンの接着が低減し、それゆえデポジション速度が減少する。対応する活性剤は頻繁に“サプレッサー：抑制因子”とも称される。一方で、より微小で速い速度で拡散する分子を含む更なる添加剤が、開口部１０５，１０４内に好適に吸収され、サプレッサ添加剤の影響を低下することによってデポジション速度を向上させるように使用可能である。対応する添加剤は、頻繁に“アクセラレータ：促進因子”とも称される。アクセラレータとサプレッサの使用に加えて、レベラー（leveler）あるいはブライトナー（brightener）と称される添加剤が均一性を高度に実現し、金属層１０７の表面クオリティの向上を促進するために使用可能である。更に、アクセラレータ、サプレッサ、及び／又はレベラー添加剤を使用しても、単なるＤＣ（直流）デポジション、即ち実質的に一定の電流を供給するだけのデポジションでは、要求されるデポジションビヘイビアを実現するためには十分ではないおそれがある。かわりに、いわゆるパルス逆デポジションが、銅をデポジットするステップにおいて好適なオペレーションモードになっている。パルスリバースデポジション技術では、交流極性の電流パルスが、フォワード電流パルス中基板に銅をデポジットし、リバース電流パルス中にある種の銅量を放出するように電解槽に印加され、それによって電気メッキプロセスの全機能性を改善する。これらの複雑なメッキプロセスによって、開口部１０５，１０４が銅で確実に充てんされる。しかし、金属層１０７の最終的に得られるトポグラフィは基礎構造に依存することが判明している。パルスリバース方法とサプレッサ、アクセラレータ、及びレベラーの様々な量を含む洗練された化学品の使用にもかかわらず、非パターン領域１０６とは反対に、開口部１０４，１０５のようなパターン領域上に金属デポジションのが進行してしまう。添加剤の分布が不均一なこと、特に開口部１０４，１０５の近傍においてアクセラレータの分布が不均一であることで、これらの開口部がすでに完全に充てんされたとしても開口部１０４，１０５におけるデポジションキネティック発生の更なる継続をもたらし、それによって添加剤が最終的に均一に分布されるまでこれらの領域におけるデポジション速度の向上を生じさせる。

それゆえ研磨中、金属層１０７の晒された（露出した）領域が矢印１０９によって示す下方への力の増大を受けるので、金属層１０７の構造依存のトポグラフィが後続の化学機械研磨（ＣＭＰ）プロセス中の不均一なプロセスをもたらすおそれがある。従って、除去プロセスは開口部１０４，１０５上で開始することが望ましく、それにより非パターン領域１０６と比較してより高速での除去の継続を可能にする。最終的に、領域１０６の表面の除去が遅れ、領域１０６から全ての金属の残余を実質的に完全に除去するように実質的“過研磨”時間が要求される。これは、“ディッシング”とも称される開口部１０４，１０５における材料の除去の増大を生じさせ、また“エロージョン”として知られる開口部１０４，１０５の近傍における層１０２の誘電材料の除去の増大につながる。これらの有害な影響に加えて、例えば研磨プロセス中金属層１０７から反射される光によって得られる光学的信号に基づく、また基板１０１と研磨パッド間の相関運動を確立するためにモータ電流又は他の摩擦に関連した又は生成した終点信号に基づく方法のような他の終点検出方法の全てに、金属層除去の不均一性が悪い影響を及ぼす可能性がある。即ち、これらの対応する終点信号は、あまり急峻でない勾配を表し、従って研磨プロセス完了の評価を悪化させる可能性がある。ＣＭＰ自体がかなり複雑なプロセスであるので、研磨プロセスの最終的な結果、つまり開口部１０４，１０５に形成された金属線の品質はＣＭＰパラメータのみに依存するのではなく、金属層１０７の特性によっても強い影響を受ける。これらの理由により、開口部１０４，１０５上に同様のデポジションを満たすために非パターン領域１０６における“ダミー：dummy”パターンを形成することが頻繁に提示される。この方法は、上述した不均一性の問題をかなり解決する可能性があるが、追加の生成された金属領域が回路に寄生容量を加え、それによって回路の操作速度を減速し、多くの事例では、要求に満たないこの解決を提供する可能性がある。

上述した問題の点から後続のＣＭＰプロセスにおける負担を最小限にする電気メッキプロセスを提供する需要がある。

本出願は、概して、基板の少なくとも非パターン部分上に金属層の相当な表面粗度を与えるように、メッキ金属層を形成する前述のシーケンスが変更されるステップにおいて、ＣＭＰプロセスの均一性の改善を可能にする方法を目的としている。この方法では、非パターン化された部分におけるＣＭＰ中の材料除去の開始が、従来技術ほどは遅れない。

本発明の一実施形態に従って、誘電層を含む基板上に金属層をデポジットする方法が与えられる。誘電層は内部に形成されたパターン化された領域及び非パターン化された領域を有する。この方法は、パターン化された領域に下から上方向に向かう技術で金属をノンコンフォーマル（non-conformally：非同形な）にデポジットするように電解槽に基板を晒す。その後、過剰金属層がパターン化領域及び非パターン化領域上に形成される。更に、少なくとも一つのプロセスパラメータが、過剰金属層の表面粗度を調整するように過剰金属層の形成中コントロールされる。

本発明の他の実施形態に従うと、半導体デバイスのメタライゼーション層を形成する方法が提供される。この方法は、第一及び第二領域を備えた誘電層が上に形成された基板を与え、この第一領域は金属で充てんされるビアとトレンチを含み、第二領域は金属で充てんされるビアとトレンチを実質的に有しない。この基板は、第一領域のビアとトレンチを充てんし、第一及び第二領域上に過剰金属層を形成するように電解槽に晒される。それによって、少なくとも第二領域の表面粗度は、大体５０ｎｍより大きくなるように調整される。終局的に、過剰金属層は化学機械研磨によって除去され、表面粗度が化学機械研磨中、材料除去の開始を促進する。

本発明の更なる例示的な実施形態に従って、方法がパターン化領域と実質的に非パターン化領域を含む誘電層に形成された金属層の表面粗度を決定する。その後金属層の一部が化学機械研磨によって除去され、パターン化及び非パターン化領域を晒し、この化学機械研磨中、終点検出信号が監視される。最終的に、監視された終点検出信号は決定された表面粗度に関連付けられ、この終点検出信号の要求された信号／ノイズ比率についての最適な表面粗度を決定する。

本発明の更なる他の実施形態に従って、方法が、パターン領域と実質的に非パターン領域を含む誘電層に形成された金属層の表面粗度を決定し、化学機械研磨によって金属層の一部を除去し、パターン及び非パターン領域における誘電層を晒す。パターン及び非パターン領域を実質的に完全に除去するために研磨時間を監視することが要求され、監視された研磨時間が決定された表面粗度に関連付けられ、結果として研磨時間の削減につながる表面粗度を決定する。

本発明は添付の図面と併せて、以下の説明により理解することができ、同一の参照符号は同一の要素を示す。

本発明は、様々な改良を行い、また、他の実施形態で実施することができるが、ここに説明されている特定の実施例は、例示として示されたものであり、以下にその詳細を記載する。しかし、当然のことながら、ここに示した特定の実施例は、本発明が開示されている特定の形態に限定するものではなく、むしろ本発明は添付の請求項によって規定されている発明の範疇に属する全ての改良、均等物、及び変形例を包含するものである。

本発明の実施例を以下に記載する。簡素化のため、現実の実施品におけるすべての特徴を本明細書に記載することはしていない。当然のことながら、そのような現実の実施品の開発においては、開発者における特定の目標を達成するため、システム的制限やビジネス的制限との摺り合せなど、多くの特定の実施の決定がなされる。それらは各実施形態によって様々に変化するものである。更に、そのような開発努力は複雑で時間を消費するものであるのは当然のことであるが、それでもなお、この開示の恩恵を有する当業者にとっては通常作業の範疇に入るものである。

本発明を添付の図面を参照しながら説明する。半導体デバイスの様々な構造と注入領域が非常に正確で鋭い形状とプロフィルを有するように各図面に描かれているが、当業者であれば実際にこれらの領域や構造が図面に示されているほど正確なものではないと認識できるであろう。加えて、図面に描かれている様々な特徴と注入領域の相対的な大きさは、製造されているデバイスの特徴や領域のサイズと比較すると誇張や縮小されている。しかしながら、添付の図面は本発明の実施例を説明・解説する目的で添付されているものである。本明細書で使用される用語や言い回しは関連技術において当業者たちによって理解される単語や言い回しと一貫した意味を持つものと理解、解釈される。本明細書において用語あるいは言い回しを一貫して使用していても、これらの用語や言い回しのいかなる特定の定義、すなわち、当業者により理解される通常の意味及び慣習的な意味からは異なる定義を意味するものではない。用語や言い回しを、特定の意味を有する範囲において用いる場合、つまり当業者により理解されているのとは異なる意味で用いる場合、本明細書においては、直接かつ明確にそのような言葉や言い回しの特定の定義を行う。

本発明は、従来技術の教示とは反対に、回路設計に従って非パターン領域と同様にトレンチとビアを含むように構成された誘電層上にメッキされた金属層の表面の明白な、あるいは、はっきりとした（pronounced）粗度が後続のＣＭＰプロセスにおける負担を相当緩和し得るとの所見に基づく。明白な表面粗度は材料除去の開始を促進させることを可能にし、パターン領域あるいは非パターン領域の何れかが金属層の下に形成されるか否かにかかわらず、基板全体に材料除去を比較的均一に起こさせる。

図２ａ〜図２ｃ、図３と図４を参照しながら、本発明の更なる例示的な実施形態が説明されるが、簡明性を期すために、図１も適宜参照される。更に、以下の例示的な実施形態では、前述したように銅が将来の洗練された集積回路において主に使用されることが予想されるので、銅を電気メッキのような電解化学デポジション方法によってデポジットされる金属と見なしている。以下に記載される実施形態では、０．１μｍあるいはそれ以下同程度の直径を備えたビアとトレンチを有するメタライゼーション層の製造中、銅を電気メッキすることに関して特に利点を有することを説明する。本発明は、原則的に、他の金属、金属化合物及び合金に対しても利用可能であり、本文の教示により、当業者であれば、本文に記載した実施形態を特別の金属に適用するために以下に特定したプロセス及びパラメータの全てを変更することが可能である。

図２ａは、メタライゼーション層製造中の半導体デバイス２００の断面図を概略的に示す。半導体デバイスは、図１ａに記載されたデバイス１００と同様であり得るし、対応するコンポーネントは、先頭の数字が“１”の代わりに“２”となっていることを除けば、同じ符号によって示される。それ故、デバイス２００は、エッチング中止層２０３がその上に形成され、更に誘電層が続いて形成された基板２０１を含む。ビアとトレンチ２０５、及び幅広いトレンチ２０４は、ともに第一パターン領域を画定する。第一領域２１０に近接して、実質的に非パターン化された領域２０６がある。領域２０６は、実質的に非パターン領域として示され、パターン化された領域２１０において形成されたトレンチの数と比較して、領域２０６にはトレンチがないか、たとえあったとしても殆ど形成されないことを示す。これに該当するケースとしては、幾つかのトレンチが領域２０６において形成されても（図示せず）、これはトレンチの数が相当少ないこと及び／又はそのようなトレンチによって占められる領域が小さいことから、金属層のデポジションに関して、領域２０６が実質的に内部にトレンチが形成されてない領域のような挙動をとる場合が挙げられる。図２ａに示されたデバイスを製造する一般的ななプロセスフローでは、図１ａを参照しながら説明したように実質的に同様なプロセスが実行される。

図２ｂは、製造ステップが進行した後におけるデバイス２００を概略的に示し、銅層２０７がバリア／シード層２０８を備えた第一及び第二領域２１０，２０６に形成され、バリア／シード層２０８はそれら領域間に配置される。バリア／シード層２０８は近接する材料に銅を拡散することを防ぎ、周囲の誘電層とビア１０５が接続可能である全てのポテンシャルな金属層に銅の十分な接着も提供する。現在好適な材料としてタンタル、窒化タンタル、それらの組み合わせがあり、一方で適切であると考えられる全ての他の材料も使用可能である。本文に記載された実施形態では、シード層はＰＶＤプロセスによってデポジットされた銅層であってよい。

一実施形態では、銅層２０７は、符号２１１によって示されるように表面が明白に粗く、明白な表面粗度を有することが示される。この明白な表面粗度は、第一及び第二領域２１０，２０６全体に分布される。表面粗度の平均の層厚は符号２１２で示され、大体５０ｎｍを超える。他の実施形態では、平均的層厚２１２は単に平均表面粗度を表すが、約５０ｎｍ〜約４００ｎｍの範囲であり、他の実施形態では約１５０ｎｍ〜約２５０ｎｍの範囲である。

図２ｂに示すデバイスを形成する一般的なプロセスフローは、以下のプロセスを含み得る。最初にバリア／シード層２０８が、図１ｂに示すバリア／シード層１０８を参照しながら既に説明した同様のプロセスで形成される。特に、バリア／シード層２０８は、バリア／シード層２０８の要求された機能性を与えるように２つあるいはそれ以上のサブ層のスタックとして形成され、ＣＶＤ、ＰＶＤ、ＡＬＤ（原子層デポジション）、メッキプロセス、及びこれらのプロセスの組み合わせの全てが使用可能である。その後、基板２０１あるいは少なくとも誘電層２０２が、例えばセミツール社（Semitool Inc.）製でＬＴ２１０Ｃ^ＴＭの名称で購入可能な、メッキ炉として通常知られる電解槽（図示せず）に晒される。本発明は電気メッキ炉の全てに適用可能であることに注目されたい。一例示的な実施形態では、電解槽は、電解槽の全重量についてアクセラレータ添加剤を約１〜約５重量％、サプレッサ添加剤約１〜約５重量％をそれぞれ含む。約１重量％のレベラーあるいはそれ以上を含む従来の電気メッキ層に対して、レベラーあるいはブライトナーの量は約０．１重量％まで著しく低減される。一実施形態では、レベラーは実質的に完全に除外される。レベラーとブライトナーの用語は同義的に用いられ、従来技術において用いられた場合、銅層２０７の表面を滑らかにするよう作用する添加剤を示すことに注目されたい。
更に、通常知られているアクセラレータ、サプレッサ、及びレベラーは、全て本発明に従って用いることが可能である。アクセラレータは、例えば、プロパンスルホン酸で構成されてよい。サプレッサは、例えば、ポリアルキレングリコール型のポリマーで構成されてよい。一般的なレベラーは例えば、ポリエチルで構成されてよい。基板を電解槽に晒している最中、適切な形状波の電流が下方から上方への方式、つまりボトムトゥトップ方式で、開口部２０５，２０４の充てんを満たし、それによって実質的に開口部２０５，２０４内にボイドとシームが形成されることを回避するように印可される。例えば、従来のパルスリバースシーケンスは、開口部２０５，２０４を確実に充てんするように実行される。前述したように、２００ｍｍあるいは３００ｍｍを超える基板の特別幅広いトレンチ２０４を確実に充てんすることは、ある種の“過メッキ：Overplating”を要求し、第一領域２１０と第二領域２０６上に剰余の層の形成を結果としてもたらす。この実施形態では、剰余の銅層の形成中，例えば、平均表面粗度２１２が得られるような方法で電解槽の生成中にレベラーの量を供与することによってレベラーの量がコントロールされる。

他の実施形態では、無電解デポジションが実行可能であり、レベラーの量は電気メッキプロセスを参照しながら説明した方法でコントロールされ、それによって、平均表面粗度２１２を生成する。

銅層２０７のデポジション後、基板がアニールされ、銅の粒度を向上する、即ち、銅結晶の粒状サイズが増大し、それによって、熱及び電気の導電性が改善する。

その後、層２０７とバリア／シード層２０８の剰余材料を除去するように基板２０１がＣＭＰプロセスに晒され、銅線がそれぞれ電気的に絶縁されるように誘電層２０２を晒す。ＣＭＰプロセスは当分野で知られる適切なＣＭＰツールで実行可能である。ＣＭＰプロセスの初期ステップ中、基板２０１に印可される下方に作用する力が第一及び第二領域２１０，２０６における複数の隆起２１１にかけられる。それ故、第二領域２０６においても材料の除去が開始される。第一及び第二領域２１０，２０６間の除去回数のずれは、結果的に前述した従来技術と比較して相当に低減可能である。一例示的な実施形態では、終点検出信号を監視中、ＣＭＰプロセスが実行される。終点検出信号は、研磨プロセス中、基板２０１から反射される光を検出することによって生成可能である。他の実施例では、異なる材料は異なる摩擦力を顕すので、基板２０１と対応する研磨パッド間に特定的な相対運動を保持するように要求されるモータ電流、あるいはトルクモータに関する他の全ての一般的な信号が研磨プロセスの進行を評価するために使用可能である。例えば、第二領域２０６の実質的な部分が既に除去されると、バリア／シード層２０８が銅より摩擦係数が比較的低くなるであろうことから、所与の回転数にまでモータ電流が減少するであろう。終点検出信号を設定する確率する手法のいかんにかかわらず、研磨プロセスの終点はこの信号に基づき推定可能である。本発明に従った材料除去の均一性の増大により、研磨プロセスをより確実に推定するように終点検出信号が使用可能である。

図３は研磨時間に対して終点信号を表す例示的なグラフを示す。図３では、利便性のために最適な終点検出システムの典型的な滑らかな曲線が示されるが、しかし、全ての他の終点検出システムによって生成された曲線に関し以下のことが容易に考慮される。第一曲線Ａ（破線）は、明白な表面粗度２１１を有する基板２０１に関する最適な終点検出の増幅を表し、一方で第２曲線Ｂ（実線）は、図１ｂに示す基板１０１のような従来的にプロセスされた基板によって得られる終点検出信号を表す。ｔ_０時点で、研磨プロセスが開始し、従来のプロセッシング技術（曲線Ｂ）に従って形成された金属層に関して銅の高反射率に起因して最初の反射率が相当高くなる。ｔ_１時点まで研磨プロセスが進行するので、基板１０１の表面が平らになることにともなって反射が、わずかに増大し、それによって散乱光が低減する。ｔ_２時点では、表面部分が除去され、全反射率が低減され、それによって、終点検出信号が減少する。非パターン領域１０６においては実質的な材料除去の開始時点が遅れるので、全ての金属の残余が除去されたことが終点検出信号により示されるｔ_３時点までの曲線Ｂの勾配は、相当低くなる。その後、開口部１０５，１０４に形成された金属線同士に信頼性のある電気的絶縁が確実になされるように、更なる過研磨時間が追加され得る。

これに反して、曲線Ａは、表面粗度２１１によって生じる基板２０１のかなり低い反射率に起因して、かなり相当低い値から開始する。金属層２０７の最適な外観は、デポジション後は曇っているか、あるいは乳白色であり得る。研磨プロセス中、粗度２１１が減少し、また、複数箇所での下方への力２０９の増大に起因して材料除去が非パターン領域２０６において生じる。それゆえ、終点検出信号が大きくなり、ｔ_１とｔ_２間で最大に達し得る。その後、表面部分の除去が従来技術の場合と比較して相当大きな領域で生じ、結果としてｔ_２とｔ_３間で、曲線Ａの勾配は比較的急峻となる。曲線Ａの勾配が比較的急峻なものとなることで、研磨プロセスの終了を確実に評価できる。更に、過研磨時間、即ち全研磨時間が低減できる。概して、典型的な曲線ＡとＢでは示されないが、曲線Ａの勾配が増大することで、ｔ_１とｔ_２間のインターバルにおける曲線Ａの信号／ノイズ比率が向上する。

一例示的な実施形態では、終点検出信号の平均表面粗度２１２に対する相関関係を表す関係が確立する。この終点に対して、製品基板及び／又はテスト基板の形式で複数の基板２０１が実質的に同一なＣＭＰプロセスパラメータで処理され、平均表面粗度２１２は、対応する終点検出信号により変化し、関連付けられる。平均表面粗度は、機械的、光学的、あるいは機械／光学的粗度測定装置によって、あるいは電子顕微鏡、原子力顕微鏡等によって決定可能である。

図４は、終点検出信号と平均表面粗度２１２の勾配間の関係の典型的な例を示す。このグラフにおいて、適切な間隔、例えばｔ_１、ｔ_２の間隔、内の、１つあるいはそれ以上の典型的な点における終点検出信号の勾配の大きさが測定され、平均表面粗度２１２に対してプロットされている。この関係から、適切な平均表面粗度が抽出され、表面粗度２１１を生成するステップにおいて目標値として用いられる。例えば、図４では、その最大値が平均表面粗度の目標値として規定されている。しかし、この目標値を得るために他のいずれの基準を利用してもよい。他の実施形態では、全研磨時間、即ち、研磨プロセスの開始から終点検出信号が特定された最小値に達するまでの時間を、平均表面粗度と関連付けるようにしてもよい。適切な目標値は、この関係に基づき選択される。例えば、得られた関係が最小値を示した場合、この最小全研磨時間が、適切な表面粗度を示す。

幾つかの実施形態では、平均表面粗度２１２は、前述したようにメッキプロセスの少なくとも１つのプロセスパラメータをコントロールすることによって、変化あるいはコントロールすることができる。特定的な実施形態において、メッキ槽におけるレベラーの量は、平均表面粗度２１２を変化させ、図３と図４を参照しながら説明した関係を確立するようにするように調整される。この関係、即ち、平均の表面粗度に関する目標値が一度得られると、レベラー濃度のような少なくとも１つのプロセスパラメータが目標値に従ってコントロール可能である。

図２ｃを参照しながら、更なる例示的な実施形態が誘電層の少なくとも非パターン領域上に表面粗度を形成する方法を説明する。図２ａに表されるようにデバイス２００を形成した後、図２ｃに示すデバイス２００が図２ｂを参照しながら説明したような同様の方法で形成されるが、パターン２１３は誘電層２０２の非パターン領域２０６上に形成される。一実施形態では、例えば、更なるリソグラフィとエッチングステップによってパターン２１３がバリア／シード層２０８に形成される。パターン２１３は、スクリーンあるいは格子状の態様でパターン２１３の隣接する素子間の電気的接続を与えるために形成される。この方法では、電気メッキプロセス中の電流分布はわずかに変更されるのみであり、電気メッキプロセス全体への影響は無視し得る程度である。他の実施形態では、パターン２１３はバリア／シード層２０８の最上のサブ層までしか形成されず、この層２０８は通常はシード層として作用する。この場合、メッキプロセスの初期段階では電流分布は実質的に影響を受けない。更なる実施例では、パターン２１３は、本来特段の処理がなされないバリア／シード層２０８に形成された追加のレジストパターンとして与えられる。

パターン２１３が形成された後、メッキプロセスが実行され、標準の槽レシピとプロセスレシピが用いられる。パターン２１３により、下層のパターン２１３に従って銅デポジションが変更され、結果として粗表面２１４を形成する。その後、基板２０１の更なるプロセスが図２ｂを参照しながら説明されたように継続される。ＣＭＰプロセス中、前述した実施形態と同様の利点が実質的に得られるように、非パターン化された誘電層２０２を含む領域２０６で材料除去が開始される。更に、平均の高さ及び／又はピッチに関連する適切な粗表面２１４の形成に関して、図３と図４を参照して指摘された全ての基準が図３を参照しながら説明された実施形態に用いることができる。

本発明による利益を享受し得る当業者であれば、本発明に関して均等の範囲内で種々の変形及び実施が可能であることが明らかであることから、上述の個々の実施形態は、例示的なものに過ぎない。例えば、上述した方法における各プロセスステップは、その実行順序を変えることもできる。更に上述した構成あるいは設計の詳細は、なんら本発明を限定することを意図するものではなく、請求の範囲の記載にのみ限定されるものである。従って、上述した特定の実施形態は、変形及び修正が可能であることは明らかであり、このような変形例は本発明の趣旨及び範囲内のものである。従って、本発明の保護は、請求の範囲によってのみ限定されるものである。

銅メタライゼーション層を得るとき様々な製造技術ステップ中の半導体デバイスの概略的な断面図。 銅メタライゼーション層を得るとき様々な製造技術ステップ中の半導体デバイスの概略的な断面図。 本発明の実施形態に従ったパターン及び非パターン領域を有する誘電層上に形成された金属層を備えたデバイスの断面図。 本発明の実施形態に従ったパターン及び非パターン領域を有する誘電層上に形成された金属層を備えたデバイスの断面図。 本発明の実施形態に従ったパターン及び非パターン領域を有する誘電層上に形成された金属層を備えたデバイスの断面図。 表面粗度を有する及び有しない金属層に関するＣＭＰ終点信号の関係を表す概略的なグラフ。 終点検出信号の勾配と金属層の平均の表面粗度間の関係を表す概略的なグラフ。

Claims (14)

1. パターン領域（２１０）、実質的な非パターン領域（２０６）が内部に形成された誘電層（２０２）を含む基板（２０１）上に金属をデポジットする方法であって、
   前記パターン領域（２１０）内でボトムトゥトップ技術により金属（２０７）をノンコンフォーマルにデポジットするよう電解槽に前記基板を晒し、
   前記パターン化された領域（２１０）上及び前記実質的な非パターン領域（２０６）上に過剰金属層を形成し、
   前記過剰金属層の前記形成中、前記過剰金属層の表面粗度を調整するように少なくとも一つのプロセスパラメータをコントロールする、
   方法。
2. 前記過剰金属層は前記電解槽内で形成され、前記少なくとも一つのプロセスパラメータは、前記電解槽内で形成された金属層の前記表面のクォリティに影響するレベラーの濃度を表す、
   請求項１記載の方法。
3. 前記電解槽は電気メッキを行うように構成された槽である、
   請求項１記載の方法。
4. 終点検出信号を用いる化学機械研磨により前記過剰金属層を更に除去する、
   請求項１記載の方法。
5. 前記基板と実質的に同一である第二の基板を前記電解槽に晒して、前記パターン領域においてボトムトゥトップ技術により金属をノンコンフォーマルにデポジットし、
   前記第二基板の前記パターン領域上と実質的な非パターン領域上に過剰金属層を形成し、かつ、
   前記終点検出信号に基づいて、前記第二基板の前記過剰金属層の表面粗度を調整するように、前記第二基板の前記過剰金属層の形成中に少なくとも一つのプロセスパラメータをコントロールする、
   請求項４記載の方法。
6. 前記終点検出信号の勾配の急峻さが、前記少なくとも一つのプロセスパラメータをコントロールするように用いられる、
   請求項５記載の方法。
7. 前記金属は、銅を含む、
   請求項１記載の方法。
8. 半導体デバイスのメタライゼーション層を形成するための方法であって、
   第一及び第二領域を備えた誘電層２０２がその上に形成された基板２０１を用意し、前記第一領域は金属で充てんされるビア及びトレンチを含み、前記第二領域は金属で充てんされるビア及びトレンチを実質的に含まないものであり、
   前記第一領域の前記ビアとトレンチを充てんしてかつ前記第一及び第二領域上に過剰金属層を形成するように、電解槽に前記基板を晒し、少なくとも前記第二領域の表面粗度は、約５０ｎｍより高く調整され、かつ、
   化学機械研磨によって前記過剰金属層を除去し、少なくとも前記第二領域上の前記金属層の前記表面粗度は、前記化学機械研磨プロセス中少なくとも前記第二領域上の前記過剰金属層の前記除去を促進する、
   方法。
9. 更に、前記基板の前記化学機械研磨中に終点検出信号を生成し、前記終点検出信号に基づき前記化学機械研磨を中止する、
   請求項８記載の方法。
10. 前記表面粗度は、前記電解槽に前記基板を晒すステップ中、少なくとも一つのプロセスパラメータをコントロールすることによって調整される、
    請求項８記載の方法。
11. 前記少なくとも一つのプロセスパラメータは、前記電解槽内で形成された金属層の前記表面のクオリティに影響するレベラーの濃度を表す、
    請求項１０記載の方法。
12. 前記表面粗度と前記点端検出信号間の関係を更に確立する、
    請求項１１及び１２のいずれかに記載の方法。
13. 更に、前記電解槽に前記第二基板を晒すことによって前記基板と実質的に同一である第二基板を処理し、前記第二基板の第二領域の表面粗度は、前記表面粗度と前記終点検出信号間との前記関係に基づき調整される、
    請求項１２記載の方法。
14. パターン領域２１０と実質的な非パターン領域２０６を含む誘電層上に形成された金属層２０７の表面粗度を決定し、
    前記パターン領域及び非パターン領域内の前記誘電層を晒すように化学機械研磨によって前記金属層２０７の一部を除去し、
    前記パターン化及び非パターン化された領域を実質的に完全に除去するための研磨時間を監視し、かつ、
    結果として研磨時間の削減をもたらす表面粗度を決定するように、前記監視された研磨時間を前記決定された表面粗度に関連付ける、
    方法。

Images