JP2012510162A - 有機表面パッシベーションでめっきの進行に差を付けて遅らせることによるボトムアップめっき - Google Patents

有機表面パッシベーションでめっきの進行に差を付けて遅らせることによるボトムアップめっき Download PDF

Info

Publication number
JP2012510162A
JP2012510162A JP2011537626A JP2011537626A JP2012510162A JP 2012510162 A JP2012510162 A JP 2012510162A JP 2011537626 A JP2011537626 A JP 2011537626A JP 2011537626 A JP2011537626 A JP 2011537626A JP 2012510162 A JP2012510162 A JP 2012510162A
Authority
JP
Japan
Prior art keywords
substrate
seed layer
passivation film
trench
via structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011537626A
Other languages
English (en)
Other versions
JP2012510162A5 (ja
JP5409801B2 (ja
Inventor
ジェン−ユエ ワン,
ファー チャン,
ロン タオ,
ホン チャン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2012510162A publication Critical patent/JP2012510162A/ja
Publication of JP2012510162A5 publication Critical patent/JP2012510162A5/ja
Application granted granted Critical
Publication of JP5409801B2 publication Critical patent/JP5409801B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005Formation and after-treatment of dielectrics
    • H01L2221/1052Formation of thin functional dielectric layers
    • H01L2221/1057Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063Sacrificial or temporary thin dielectric films in openings in a dielectric

Abstract

本発明の実施形態は、概して、半導体基板を処理するための装置及び方法に関するものである。一実施形態は基板を処理する方法を提供し、この方法は、基板に形成されたトレンチ構造又はビア構造を有する基板を覆うようにシード層を形成することと、シード層の一部を有機パッシベーション膜で被覆することと、前記トレンチ構造又はビア構造をめっき液に浸漬して、前記有機パッシベーション膜で被覆されないシード層の上に導電材料を堆積させることとを含む。

Description

本発明の実施形態は、概して、半導体基板を処理するための装置及び方法に関するものである。特に、本発明の実施形態は、ボトムアップめっきを行なう方法及び装置に関するものである。
半導体素子の寸法が縮小し続けていることにより、製造中に半導体基板に形成されるトレンチ構造又はビア構造が益々狭くなっており、アスペクト比が高くなっている。開口部が狭くなり、かつアスペクト比が高くなると、普通、後続の材料充填プロセスが困難となり、且つ非常に難しい解決課題が生じる。その結果、狭い開口部が充填プロセス中に閉塞されてしまうため、ボイドが充填材料に形成され易くなる。
問題は、ライナー層、バリア層、又はシード層が充填プロセスに、例えばシード層が必要とされるめっきプロセスに必要とされる場合に大きくなる。シード層は、普通、トレンチ構造又はビア構造に、物理化学気相堆積(PVD)プロセスを使用して堆積させる。トレンチ表面又はビア表面を完全に被覆するために、シード層の厚みを、普通、トレンチ又はビアの入口の近傍、及びトレンチ又はビアの底部の近傍において大きくする。シード層の厚い部分は、電気抵抗が小さいので、大きなめっき電流を流すことができ、その結果、めっきが迅速に進む。その結果、めっき速度は、トレンチ又はビアの開口部の近傍で大きく、開口部の近傍でめっきされた材料が、充填される前のトレンチ又はビアを閉塞して、トレンチ内又はビア内にボイドを形成してしまう。これらのボイドは、トレンチ内又はビア内に形成される配線の導電率を低下させ、かつ配線の物理的強度を低下させるので望ましくない。
図1は、トレンチ及びビアにめっきを施す際の問題を模式的に示している。トレンチ構造又はビア構造14は、基板10の誘電体材料11内に形成される。次に、バリア層16を、トレンチ構造又はビア構造14を覆うように堆積させる。次に、シード層12をバリア層16の上に堆積させる。シード層16の厚さがトレンチ構造又はビア構造14の入口17の近傍で増していることにより、めっきが入口17の近傍でより速く進む。次に、金属層13を堆積させて、当該金属層をトレンチ構造又はビア構造14に充填する。図1に示すように、金属層13の堆積中に、高アスペクト比を持つトレンチ構造又はビア構造14内にボイド15が形成される。
従来の形成プロセスでは、普通、スパッタリングプロセスを使用して、めっき前に、入口17近傍のシード層12の厚さを薄くする。スパッタリングでは普通、正イオンを使用して、シード層内の原子を物理的に叩き出す。正に帯電したアルゴンイオンのような正イオンは、普通、プラズマチャンバ内で生成され、次に目標物に向けて加速される。正イオンは加速中に運動量を獲得し、基板の上面を叩く。イオンは、シード層から原子を物理的に叩き出す。しかしながら、イオンは基板全体を叩く。更に、剥離したパーティクルがスパッタリング中に発生すると、クリーニングプロセスを追加する必要があり、後続の処理の潜在的な汚染源にもなりうる。
したがって、トレンチ構造又はビア構造内への導電材料めっきを改善する方法及び装置が必要になる。
本発明の実施形態は、概して、半導体基板を処理するための装置及び方法に関するものである。具体的には、本発明の実施形態は、トレンチ構造又はビア構造へのボトムアップ充填を容易にする方法及び装置に関するものである。
一実施形態は基板を処理する方法を提供し、本方法は、トレンチ構造又はビア構造が形成された基板を覆うようにシード層を形成することと、シード層の一部を有機パッシベーション膜で被覆することと、トレンチ構造又はビア構造をめっき液に浸漬して、有機パッシベーション膜で被覆されないシード層の上に導電材料を堆積させることとを含む。
別の実施形態は基板を処理する方法を提供し、本方法は、基板に形成されたトレンチ構造又はビア構造の表面を覆うようにシード層を堆積させることと、パッシベーション膜を基板の上に塗布形成して、トレンチ構造又はビア構造の上部開口部近傍のシード層を被覆することと、トレンチ構造又はビア構造をめっき液に浸漬することにより、導電材料をトレンチ構造又はビア構造内にめっきすることであって、めっき中にパッシベーション膜がめっき液に溶解することとを含む。
更に別の実施形態は基板を処理する方法を提供し、本方法は、トレンチ構造又はビア構造が形成された基板の上にシード層を堆積させることと、基板をスピン塗布して、シード層の少なくとも一部を覆うようにパッシベーション膜を形成することと、トレンチ構造又はビア構造をめっき液に浸漬して、パッシベーション膜で被覆されないシード層の上に導電材料を堆積させ、パッシベーション膜をめっき液に溶解させることとを含む。
本発明の上述の特徴を詳細に理解することができるように、上に簡単に要約した本発明の更に詳細な説明を、添付図面に幾つかが示されている実施形態を参照することにより行う。しかしながら、添付図面は、本発明の代表的な実施形態を示しているに過ぎず、したがって本発明の範囲を限定するものとして解釈されるべきではなく、本発明は他の同様に効果的な実施形態を包含することができる。
図1は、トレンチ構造又はビア構造にめっきを施す際の問題を模式的に示している。 図2A〜Dは、本発明の一実施形態によるトレンチ構造又はビア構造の充填方法を模式的に示している。 図3は、本発明の一実施形態によるトレンチ構造又はビア構造の充填プロセスの模式フローチャートである。 図4A〜Cは、本発明の一実施形態によるパッシベーション膜の塗布形成方法を模式的に示している。 図5は、本発明の別の実施形態によるパッシベーション膜の塗布形成方法を模式的に示している。 図6A〜Dは、本発明の一実施形態によるトレンチ構造又はビア構造の充填方法を模式的に示している。 図7は、本発明の一実施形態によるトレンチ構造又はビア構造の充填プロセスの模式フローチャートである。 図8は、本発明の一実施形態によるビア充填結果の光電子顕微鏡像である。 図9は、本発明の一実施形態によるトレンチ充填結果の透過型電子顕微鏡(TEM)像である。
理解を容易にするために、同じ参照番号を出来る限り使用して、複数の図に共通する同じ構成要素を示している。一実施形態において開示される構成要素は、特に断らなくとも他の実施形態において有利に利用できる。
本発明の実施形態は、概して、半導体基板を処理するための装置及び方法に関するものである。具体的には、本発明の実施形態は、トレンチ構造又はビア構造へのボトムアップ充填を容易にする方法及び装置に関するものである。本発明の一実施形態では、トレンチ構造又はビア構造に充填材料を充填する前に、トレンチ構造又はビア構造の一部をパッシベーション膜で被覆する手法を提供する。一実施形態では、パッシベーション膜は、トレンチ構造又はビア構造の上部開口部の近傍に形成されて、後続の堆積プロセスにおいて上部開口部の近傍への充填材料の堆積を遅らせるように構成される。
一実施形態では、めっきプロセスを使用して、充填材料をトレンチ構造又はビア構造内に堆積させ、パッシベーション膜をめっき液に溶解させる。めっきプロセスの開始時では、パッシベーション膜がめっき液に溶解する前に、充填材料がトレンチ構造又はビア構造の底部にのみ堆積することにより、ボトムアップ充填が行なわれる。したがって、本発明の方法によって、破壊イオンを使用してトレンチ構造又はビア構造、及び基板に物理的な衝撃を与えることなく、ボトムアップ充填が可能になる。
一実施形態では、パッシベーション膜は界面活性剤を含む。一実施形態では、界面活性剤は平面分子を含む。一実施形態では、パッシベーション膜で被覆することは、界面活性剤溶液を、トレンチ構造又はビア構造が形成されている基板にスピン塗布することを含む。別の実施形態では、パッシベーション膜で被覆することは、トレンチ構造又はビア構造を界面活性剤溶液に浸漬することを含む。
図2A〜2Dは、本発明の一実施形態によるトレンチ構造又はビア構造に充填する手順を模式的に示している。図3は、図2A〜2Dに示すようにトレンチ構造又はビア構造に充填するプロセス200の模式フローチャートである。
プロセス200のブロック210では、トレンチ構造又はビア構造を基板に形成する。トレンチ構造又はビア構造は、普通、半導体素子の異なる部分を形成するために使用される。例えば、トレンチ構造又はビア構造は、内部に導電材料を保持し、配線を半導体素子に形成するために広く使用されている。図2Aは、誘電体材料101内に形成されたトレンチ構造又はビア構造106を有する基板100の模式側部断面図である。一実施形態では、トレンチ構造又はビア構造106は、その内部に導電配線を形成するように構成される。
プロセス200のブロック220では、トレンチ構造又はビア構造を覆うようにバリア層を堆積させる。バリア層は、配線内の銅が、隣接する領域に拡散するのを阻止するために広く使用されている。図2Aに示すように、バリア層102をトレンチ構造内又はビア構造106内に形成して、トレンチ構造内又はビア構造内106に次に堆積される導電材料が誘電体材料101に拡散するのを阻止する。
プロセス200のブロック230では、トレンチ構造又はビア構造を覆うようにシード層を堆積させる。図2Aに示すように、基板100の上面全体に亘ってシード層103をバリア層102の上に堆積させる。シード層103は、電気めっきのような次のめっきプロセスを施すための導電表面を形成するように構成される。シード層103は、物理気相堆積法(PVD)を使用して堆積させることができる。シード層103は、普通、PVDプロセスの性質から、トレンチ構造又はビア構造106の側壁の上におけるよりも上部開口部の上において厚い。上述のように、シード層103が不均一な厚さであることによって、処理を施さない場合には、次のめっきにおいてボイドが形成される可能性がある。
プロセス200のブロック240では、シード層の一部をパッシベーション膜で被覆する。一実施形態では、トレンチ構造又はビア構造の上部を覆うシード層を、パッシベーション膜で被覆する。パッシベーション膜は、下のシード層の上に金属が堆積することを阻止するように構成される。一実施形態では、パッシベーション膜は、界面活性剤(英語表記はsurfactant又はsurface acting agent)を含む。
一実施形態では、パッシベーション膜は、シード層上で種々の厚さを有することができる。例えば、パッシベーション膜は、トレンチ構造又はビア構造の上部を覆うシード層部分の上において、トレンチ構造又はビア構造の下部を覆うシード層部分の上におけるよりもずっと厚い。パッシベーション膜は、水に溶解することができる。トレンチ構造又はビア構造を水系めっき液に浸漬する場合、薄いパッシベーション膜の下部が最初に溶解して、当該下部の下のシード層が露出し、充填材料を堆積させることができるので、ボトムアップ充填が可能になる。
一実施形態では、界面活性剤は、平面分子を有する有機化合物であり、かつ水に溶解することができる。一実施形態では、界面活性剤は、1−2−3ベンゾトリアゾール(BTA)又は類似の化合物を含む。
一実施形態では、パッシベーション膜104は、シード層103に含まれる材料の腐食防止剤を含むことができる。一実施形態では、腐食防止剤はイミダゾール(IMA)を含む。
図2Aは、トレンチ構造又はビア構造106の最上部を覆うように形成されたパッシベーション膜104を示している。トレンチ構造又はビア構造106の下部を覆うシード層部分103は、パッシベーション膜104で被覆されていない。
一実施形態では、パッシベーション膜104で被覆することは、界面活性剤溶液をスピン塗布することを含む。別の実施形態では、パッシベーション膜104で被覆することは、トレンチ構造又はビア構造を界面活性剤溶液に浸漬することを含む。パッシベーション膜104を塗布形成する方法については、図4及び5に関連付けながら詳細に説明する。
プロセス200のブロック250では、トレンチ構造又はビア構造に導電材料を充填する。一実施形態では、トレンチ構造又はビア構造に充填することは、トレンチ構造又はビア構造をめっき液に浸漬することにより行なわれる。
図2Bは、基板100をめっき液105に浸漬し、めっき液105でトレンチ構造又はビア構造106の表面を濡らす様子を示している。図2Bは、基板100が、素子形成面を上に向けた状態でめっき液105に「十分に浸っている」様子を示しているが、当業者であれば、基板100はあらゆる適切な位置に配置することができ、例えば素子形成面を下に向けてめっき浴に浸漬してもよい。
図2Bに示すように、導電材料107は、シード層103のうち、パッシベーション膜104で被覆されていない部分から成長する。この場合、シード層103の下部はめっき液105にじかに接触し、導電材料107はトレンチ構造又はビア構造をボトムアップ充填する。
図2Cは、しばらくの間めっきを継続した後の基板100の側部断面図を模式的に示している。導電材料107でトレンチ構造又はビア構造106の底部が充填されているのに対し、トレンチ構造又はビア構造106の最上部がパッシベーション膜104で被覆されたままである。しかしながら、パッシベーション膜104はめっき液105に溶解しつつある。パッシベーション膜104は、最終的に、めっき液104に完全に溶解し、図2Dに示すように、導電材料107をトレンチ構造又はビア構造106の最上部を覆うように堆積させることが可能になる。
図4A〜4Cは、本発明の一実施形態によるパッシベーション膜の塗布形成方法を模式的に示している。具体的には、パッシベーション膜は、スピン塗布により塗布形成される界面活性剤層とすることができる。スピン塗布プロセスにおける遠心力により、塗布形成されるパッシベーション膜は、トレンチ構造又はビア構造の最上部から底部に向かって徐々に厚さが低減するプロファイルを有することができる。回転速度を速くすると、被覆層がトレンチ構造又はビア構造の底部にほとんど又は全く形成されない。同じ原理により、溶液の物理特性も、保護界面活性剤を構造内の所望の深さに供給する際に同等の役割を果たす。
界面活性剤はめっき液又は電解液に溶解するので、界面活性剤が溶解する前に界面活性剤でトレンチ構造又はビア構造の上面を覆う場合、トレンチ構造又はビア構造の底面が電解液に最初に接触する。したがって、ボトムアップめっきを行なうことができる。
図4Aに示すように、図2Aのパッシベーション膜104のようなパッシベーション膜は、スピン塗布装置300を使用して塗布形成することができる。スピン塗布装置300は、普通、基板302を上面301aに支持し、且つ基板302を、スピンドル301bを中心に回転させるように構成された基板支持アセンブリ301を備える。スピン塗布装置300は、更に、溶液303を、基板支持アセンブリ301の上に配置される基板302に注ぐように構成された液体ディスペンサー304を備える。
溶液303は、普通、基板支持アセンブリ301が基板302を高速回転させている間に基板302に供給される。溶液303は、基板302全体に広がり、次に遠心力により基板302から飛散し、図4Bに示すように、薄層305が基板302の上に残る。
図4Cは、基板302を覆う薄層305の拡大図である。図4Cに示すように、基板302は、当該基板に形成されるトレンチ構造又はビア構造306を有する。スピン塗布中に、回転速度、溶液303の特性、又はそれらの組み合わせを調整することにより、スピン塗布により得られる薄層305を、トレンチ構造又はビア構造306の上部内に収まるように制御することができる。
一実施形態では、トレンチ構造又はビア構造306内の薄層305の深さ307は、基板302の回転速度を調整することにより制御することができる。一実施形態では、深さ307は、基板302の回転速度を大きくすることにより浅くすることができ、深さ307は、基板302の回転速度を小さくすることにより大きくすることができる。
溶液303は、普通、界面活性剤又は腐食防止剤のような担体及び溶質を含む。一実施形態では、担体は、イソプロピルアルコール(IPA)を含むことができる。
別の実施形態では、トレンチ構造又はビア構造306内の薄層305の深さ307は、溶液303の担体の特性を調整することにより制御することができる。一実施形態では、深さ307は、親水性の高い担体、又は揮発性担体を選択することにより大きくすることができる。一実施形態では、深さ307は、担体の粘度を調整することにより調整することができる。
別の実施形態では、トレンチ構造又はビア構造306内の薄層305の深さ307は、溶液303の溶質の特性を調整することにより制御することができる。溶質の特性によって、普通、溶液の特性が変化する。
一実施形態では、担体はスピン塗布後に蒸発して、溶質が薄層305内の基板302上に残留する。一実施形態では、薄層305は、界面活性剤又は腐食防止剤のような溶質から成る幾つかの分子層を含むことができる。別の実施形態では、基板302をスピン塗布後にベーク処理して、担体を薄層305から蒸発させることができる。
図5は、基板を溶液に浸漬することによるパッシベーション膜の塗布形成を模式的に示している。トレンチ構造又はビア構造403が形成された基板401を、素子形成面を下に向けて溶液402に浸漬することにより、図2Aのパッシベーション膜104のようなパッシベーション膜を形成することができる。溶液402が通常疎水性担体を有することにより、トレンチ構造又はビア構造の上部(トレンチ構造又はビア構造の入口近傍の部分)を覆う薄膜が得られる。
図6A〜6Dは、本発明の一実施形態による種々の寸法のトレンチ構造又はビア構造に充填する方法を模式的に示している。図7は、図6A〜6Dに示す方法によるトレンチ構造又はビア構造の充填プロセス600の模式フローチャートである。
プロセス600のブロック610では、異なる寸法のトレンチ構造又はビア構造を有する基板を覆うようにシード層を堆積させる。図6Aに示すように、大きいトレンチ構造又はビア構造506と、小さいトレンチ構造又はビア構造505とを、基板500の誘電体材料501内に形成する。バリア層507をトレンチ構造又はビア構造505、506の表面に堆積させる。シード層502をバリア層507の上に堆積させる。シード層502は、物理気相堆積法(PVD)を使用して堆積させることができる。シード層502は、普通、PVDプロセスの性質により、トレンチ構造又はビア構造505、506の側壁の上におけるよりも上部開口部の上において厚い。
プロセス600のブロック620では、シード層の一部をパッシベーション膜で被覆する。パッシベーション膜は、トレンチ構造又はビア構造の上部を覆うシード層部分を被覆することができる。パッシベーション膜は、当該パッシベーション膜の下のシード層の上に金属が堆積するのを阻止するように構成される。一実施形態では、パッシベーション膜は界面活性剤を含む。パッシベーション膜は、図4及び5を参照して上述したように、スピン塗布により、又は基板を溶液に浸漬することにより形成することができる。図6Aに示すように、パッシベーション膜503は、トレンチ構造又はビア構造505、506の上部を覆うように形成される。
プロセス600のブロック630は、トレンチ構造又はビア構造に導電材料を充填する。一実施形態では、トレンチ構造又はビア構造に充填することは、トレンチ構造又はビア構造をめっき液に浸漬することにより行なわれる。プロセス200において説明しためっきプロセスと同様に、パッシベーション膜によって、トレンチ構造又はビア構造の上部へのめっきを遅らせることにより、トレンチ構造又はビア構造のボトムアップ充填が可能になる。
図6Bは、基板500をめっき液105にしばらく浸漬した後のめっき結果を示している。高アスペクト比を有する小さいトレンチ構造又はビア構造505が導電材料504でほとんど充填されているのに対し、大きいトレンチ構造又はビア構造506は内側容積部の大部分が未だ充填されていない。パッシベーション膜503はまだシード層502の上に残っていてよい。
この段階で、パッシベーション膜503をめっき液に溶解させることができる場合、大きいトレンチ構造又はビア構造506が更に充填されるまで基板500をめっき液に浸したままにしておくことができる。めっき速度は、普通、高アスペクト比のトレンチ構造又はビア構造を充填してボイドの形成を低減する場合には、小さい値に設定される。小さいトレンチ構造又はビア構造505が充填された後は、めっき速度を小さくしておく必要はない。したがって、大きいトレンチ構造又はビア構造506への充填において、めっきパラメータを変更してめっき速度を大きくすることが望ましい。
プロセス600のブロック640では、狭いトレンチ構造又はビア構造に導電材料を充填した後で基板を乾燥させる。
プロセス600のブロック650では、基板をアニールして残留するパッシベーション膜を除去する。ブロック640及び650によって、これまで被覆されていたシード層からパッシベーション膜を剥がすことができる。図6Cは、パッシベーション膜を除去した後の基板500を示している。
プロセス600のブロック660では、基板をめっき液に浸漬して、導電材料を基板の上に堆積させる。一実施形態では、ブロック660におけるめっきプロセスは、ブロック630におけるめっきプロセスよりも速いめっき速度を有する。一実施形態では、同じめっき液をブロック630及び660において使用することができる。別の実施形態では、異なるめっき液をブロック630及び660において使用できる。図6Cに示すように、小さいトレンチ構造又はビア構造505、及び大きいトレンチ構造又はビア構造506の両方に導電材料504が充填される。
プロセス600は、基板上のトレンチ構造又はビア構造が極めて大きく変化する場合に特に有用である。ブロック630及び660におけるめっき速度を異なるように設定して、高アスペクト比のトレンチにボイドが形成されるのを阻止し、かつ大きな寸法のトレンチへの充填を速めることができる。
プロセス600は、パッシベーション膜をめっき液に溶解させることができない場合にも有用である。
図8は、本発明の一実施形態によるビアに充填した結果の光電子顕微鏡像である。図8のビアは、シリコン基板に形成されて、約140ミクロンの深さ、及び約14ミクロンの直径を有する。約6000オングストロームの厚さを有する銅シード層は、パッシベーションで被覆する前に堆積させる。パッシベーションで被覆する際に、1−2−3ベンゾトリアゾール(BTA)をイソプロピルアルコール(IPA)に溶解させた溶液を、基板にスピン塗布する。次に、塗布済み基板を、銅を基板にめっきするように調製されためっき液に浸漬する。図8は、めっき後の顕微鏡像である。銅本体を白色で示している。図8に示すように、これらのビアに銅をボトムアップ充填する。
図9は、本発明の一実施形態による方法を使用してトレンチ構造に充填した結果の透過型電子顕微鏡像である。トレンチ構造は、底部の近傍で25nmの最小寸法を有する。トレンチは、本発明の実施形態に従ってパッシベーション被覆層を塗布形成した後に、電気めっきプロセスによる銅で充填される。トレンチはボトムアップ充填される。元の銅シード層がそのままの状態で、電気めっきされた銅がトレンチからきのこ状に「盛り上がる」様子を観察することができる。
本明細書では、トレンチ構造又はビア構造への充填について説明したが、本発明の実施形態は、トレンチ及びビアの組み合わせのような他の構造、又は他のあらゆる開口部への充填を行なうために適用可能である。
上述は、本発明の実施形態に関して行なわれているが、本発明の他の実施形態及び別の実施形態を、本発明の基本的範囲から逸脱せずに想到することができ、本発明の範囲は特許請求の範囲により規定される。

Claims (15)

  1. 基板を処理する方法であって、
    トレンチ構造又はビア構造が形成された基板を覆うようにシード層を形成することと、
    前記シード層の一部を有機パッシベーション膜で被覆することと、
    前記トレンチ構造又はビア構造をめっき液に浸漬して、前記有機パッシベーション膜で被覆されないシード層部分の上に導電材料を堆積させることと
    を含む方法。
  2. 前記シード層の一部を被覆することが、前記トレンチ構造又はビア構造の上部を覆うシード層を被覆することを含む、請求項1に記載の方法。
  3. 前記有機パッシベーション膜は、前記めっき液に溶解させることができる、請求項2に記載の方法。
  4. 前記シード層の一部を被覆することが、有機界面活性剤を含有する溶液を前記基板上にスピン塗布することを含む、請求項3に記載の方法。
  5. 前記シード層の一部を被覆することが、更に、前記トレンチ構造又はビア構造内への有機パッシベーション膜の目標深さに応じてスピン塗布の回転速度を決定することを含む、請求項4に記載の方法。
  6. 前記有機界面活性剤が1−2−3−ベンゾトリアゾール(BTA)を含む、請求項4に記載の方法。
  7. 前記溶液がイソプロピルアルコール(IPA)を含む、請求項6に記載の方法。
  8. 前記シード層の一部を被覆することが、有機界面活性剤を含有する溶液に前記基板を浸漬することを含む、請求項3に記載の方法。
  9. 前記溶液が、
    疎水性担体と、
    疎水性担体に懸濁された前記有機界面活性剤と
    を含む、請求項8に記載の方法。
  10. 前記基板を前記めっき液から取り出すことと、
    前記シード層の、これまで前記パッシベーション膜で被覆されていた部分から前記パッシベーション膜を除去することと、
    前記基板を前記めっき液に浸漬して、前記基板に前記導電材料をめっきすることと
    を更に含む、請求項2に記載の方法。
  11. 前記パッシベーション膜を除去することが、前記基板をアニールすることを含む、請求項10に記載の方法。
  12. 基板を処理する方法であって、
    トレンチ構造又はビア構造が形成された基板を覆うようにシード層を堆積させることと、
    前記基板にスピン塗布して、前記シード層の少なくとも一部を覆うようにパッシベーション膜を形成することと、
    前記トレンチ構造又はビア構造をめっき液に浸漬して、前記パッシベーション膜で被覆されないシード層部分の上に導電材料を堆積させ、前記パッシベーション膜を前記めっき液に溶解させることと
    を含む方法。
  13. 前記基板にスピン塗布することが、前記パッシベーション膜が前記トレンチ構造又はビア構造の側壁に沿って達する深さを制御することを含む、請求項12に記載の方法。
  14. 深さを制御することが、
    スピン回転速度を上げて前記深さを小さくすることと、
    前記スピン回転速度を下げて前記深さを深くすることと
    を含む、請求項13に記載の方法。
  15. 深さを制御することが、更に、スピン塗布中に異なる粘度の担体を使用して前記深さを小さくすることを含む、請求項14に記載の方法。
JP2011537626A 2008-11-24 2009-11-19 有機表面パッシベーションでめっきの進行に差を付けて遅らせることによるボトムアップめっき Expired - Fee Related JP5409801B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11754008P 2008-11-24 2008-11-24
US61/117,540 2008-11-24
US12/620,818 2009-11-18
US12/620,818 US8293647B2 (en) 2008-11-24 2009-11-18 Bottom up plating by organic surface passivation and differential plating retardation
PCT/US2009/065193 WO2010059857A2 (en) 2008-11-24 2009-11-19 Bottom up plating by organic surface passivation and differential plating retardation

Publications (3)

Publication Number Publication Date
JP2012510162A true JP2012510162A (ja) 2012-04-26
JP2012510162A5 JP2012510162A5 (ja) 2013-01-17
JP5409801B2 JP5409801B2 (ja) 2014-02-05

Family

ID=42196702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011537626A Expired - Fee Related JP5409801B2 (ja) 2008-11-24 2009-11-19 有機表面パッシベーションでめっきの進行に差を付けて遅らせることによるボトムアップめっき

Country Status (6)

Country Link
US (1) US8293647B2 (ja)
JP (1) JP5409801B2 (ja)
KR (1) KR101368308B1 (ja)
CN (1) CN102224574B (ja)
TW (1) TWI397616B (ja)
WO (1) WO2010059857A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195488A (ja) * 2011-03-17 2012-10-11 Renesas Electronics Corp 半導体装置の製造方法、及び半導体装置
JP2015034306A (ja) * 2013-08-07 2015-02-19 大日本印刷株式会社 金属充填構造体の製造方法及び金属充填構造体
JP2018533218A (ja) * 2015-10-23 2018-11-08 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 表面毒化処理によるボトムアップ式間隙充填
JPWO2020255772A1 (ja) * 2019-06-18 2020-12-24

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US20130051530A1 (en) * 2011-08-30 2013-02-28 Fujifilm Corporation High Aspect Ratio Grid for Phase Contrast X-ray Imaging and Method of Making the Same
CN102798471B (zh) * 2011-10-19 2015-08-12 清华大学 一种红外探测器及其制备方法
US8754531B2 (en) * 2012-03-14 2014-06-17 Nanya Technology Corp. Through-silicon via with a non-continuous dielectric layer
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
KR102064627B1 (ko) 2012-03-27 2020-01-09 노벨러스 시스템즈, 인코포레이티드 텅스텐 피처 충진
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
KR101972969B1 (ko) * 2012-08-20 2019-04-29 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
CN104112697B (zh) * 2013-04-18 2017-09-15 中芯国际集成电路制造(上海)有限公司 一种改善铜填充质量的方法
US9899234B2 (en) 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration
US9349637B2 (en) * 2014-08-21 2016-05-24 Lam Research Corporation Method for void-free cobalt gap fill
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9859124B2 (en) * 2015-04-17 2018-01-02 Taiwan Semiconductor Manufacturing Company Ltd Method of manufacturing semiconductor device with recess
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US20160351493A1 (en) * 2015-05-27 2016-12-01 Macronix International Co., Ltd. Semiconductor device and manufacturing method for the same
US10438847B2 (en) 2016-05-13 2019-10-08 Lam Research Corporation Manganese barrier and adhesion layers for cobalt
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
US10242879B2 (en) 2017-04-20 2019-03-26 Lam Research Corporation Methods and apparatus for forming smooth and conformal cobalt film by atomic layer deposition
CN113166929A (zh) 2018-12-05 2021-07-23 朗姆研究公司 无空隙低应力填充

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006274369A (ja) * 2005-03-29 2006-10-12 Ebara Corp 基板配線形成方法、基板配線形成装置、及びめっき抑制物質転写スタンプ
JP2007009247A (ja) * 2005-06-28 2007-01-18 Ebara Corp 基板処理装置及び基板処理方法
JP2007149824A (ja) * 2005-11-25 2007-06-14 Ebara Corp 成膜方法及び成膜装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959874A (en) * 1974-12-20 1976-06-01 Western Electric Company, Inc. Method of forming an integrated circuit assembly
US6380096B2 (en) 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
KR100323875B1 (ko) 1999-06-29 2002-02-16 박종섭 반도체 소자의 금속 배선 형성 방법
US6410418B1 (en) * 1999-08-18 2002-06-25 Advanced Micro Devices, Inc. Recess metallization via selective insulator formation on nucleation/seed layer
KR100331570B1 (ko) * 2000-06-13 2002-04-06 윤종용 전기도금법을 이용한 반도체 메모리 소자의 커패시터제조방법
US6787460B2 (en) * 2002-01-14 2004-09-07 Samsung Electronics Co., Ltd. Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
KR100465063B1 (ko) * 2002-04-01 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US7628897B2 (en) 2002-10-23 2009-12-08 Applied Materials, Inc. Reactive ion etching for semiconductor device feature topography modification
US20040248375A1 (en) 2003-06-04 2004-12-09 Mcneil John Trench filling methods
KR100998963B1 (ko) 2003-07-21 2010-12-09 매그나칩 반도체 유한회사 반도체 소자의 rf 인덕터 제조 방법
KR100599434B1 (ko) * 2003-10-20 2006-07-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR20050056383A (ko) 2003-12-10 2005-06-16 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US7068138B2 (en) * 2004-01-29 2006-06-27 International Business Machines Corporation High Q factor integrated circuit inductor
CN100565815C (zh) 2004-10-08 2009-12-02 西尔弗布鲁克研究有限公司 从蚀刻沟槽中移除聚合物涂层的方法
KR100632552B1 (ko) 2004-12-30 2006-10-11 삼성전기주식회사 내부 비아홀의 필 도금 구조 및 그 제조 방법
US7709320B2 (en) 2006-06-28 2010-05-04 International Business Machines Corporation Method of fabricating trench capacitors and memory cells using trench capacitors
US20080124924A1 (en) * 2006-07-18 2008-05-29 Applied Materials, Inc. Scheme for copper filling in vias and trenches
US20080026555A1 (en) 2006-07-26 2008-01-31 Dubin Valery M Sacrificial tapered trench opening for damascene interconnects
US7560222B2 (en) * 2006-10-31 2009-07-14 International Business Machines Corporation Si-containing polymers for nano-pattern device fabrication
US7915115B2 (en) * 2008-06-03 2011-03-29 International Business Machines Corporation Method for forming dual high-k metal gate using photoresist mask and structures thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006274369A (ja) * 2005-03-29 2006-10-12 Ebara Corp 基板配線形成方法、基板配線形成装置、及びめっき抑制物質転写スタンプ
JP2007009247A (ja) * 2005-06-28 2007-01-18 Ebara Corp 基板処理装置及び基板処理方法
JP2007149824A (ja) * 2005-11-25 2007-06-14 Ebara Corp 成膜方法及び成膜装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195488A (ja) * 2011-03-17 2012-10-11 Renesas Electronics Corp 半導体装置の製造方法、及び半導体装置
JP2015034306A (ja) * 2013-08-07 2015-02-19 大日本印刷株式会社 金属充填構造体の製造方法及び金属充填構造体
JP2018533218A (ja) * 2015-10-23 2018-11-08 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 表面毒化処理によるボトムアップ式間隙充填
JPWO2020255772A1 (ja) * 2019-06-18 2020-12-24
JP7254178B2 (ja) 2019-06-18 2023-04-07 東京エレクトロン株式会社 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
US8293647B2 (en) 2012-10-23
TWI397616B (zh) 2013-06-01
CN102224574B (zh) 2014-06-11
KR101368308B1 (ko) 2014-02-26
US20100130007A1 (en) 2010-05-27
WO2010059857A3 (en) 2010-08-19
JP5409801B2 (ja) 2014-02-05
KR20110102374A (ko) 2011-09-16
WO2010059857A2 (en) 2010-05-27
CN102224574A (zh) 2011-10-19
TW201026911A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
JP5409801B2 (ja) 有機表面パッシベーションでめっきの進行に差を付けて遅らせることによるボトムアップめっき
KR100887444B1 (ko) 플라즈마 스퍼터링에 의한 성막방법 및 성막장치
TWI544576B (zh) 形成全包覆互連線的方法
TWI443224B (zh) 藉由包含無電和供電的階段之溼式化學沉積而於圖案化之電介質之上形成金屬層之方法
TW201207159A (en) Through silicon via filling using an electrolyte with a dual state inhibitor
JP2007173686A (ja) ダマシン配線の形成方法
US7615489B1 (en) Method for forming metal interconnects and reducing metal seed layer overhang
JP5446126B2 (ja) 電解メッキ方法および半導体装置の製造方法
JP2010503216A (ja) 選択的に物質を堆積するために被加工物を表面改質する方法及び装置
US7601638B2 (en) Interconnect metallization method having thermally treated copper plate film with reduced micro-voids
US7879218B1 (en) Deposit morphology of electroplated copper
US6784105B1 (en) Simultaneous native oxide removal and metal neutral deposition method
JP2002033323A (ja) 銅相互接続部を有する半導体デバイスの製造方法
US8652966B2 (en) Semiconductor device manufacturing method and semiconductor device
US8445376B2 (en) Post-etching treatment process for copper interconnecting wires
JP5823359B2 (ja) 半導体装置の製造方法
US9559051B1 (en) Method for manufacturing in a semiconductor device a low resistance via without a bottom liner
CN106057727B (zh) 制造具有凹槽的半导体器件的方法
JP2007084891A (ja) 配線基板のメッキ膜形成方法
JP2005340830A (ja) コンタクトホール内の金属窒化膜の形成方法、及びその方法によって形成された金属窒化膜
JP2006515467A (ja) 後続の化学機械研磨(CMP:ChemicalMechanicalPolishing)プロセスのプロセス均一性が向上するようにパターン誘電層上に銅を電気メッキするための方法
CN112687610B (zh) 互连结构及其形成方法
CN113026067A (zh) 晶圆级封装的电镀溶液及电镀工艺
JP2010003767A (ja) 半導体装置の製造方法
JP2005281713A (ja) 基板のめっき方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121116

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20121116

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130424

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

R150 Certificate of patent or registration of utility model

Ref document number: 5409801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees