CN102224574A - 利用有机表面钝化及微差电镀延迟进行由底部往上镀层 - Google Patents

利用有机表面钝化及微差电镀延迟进行由底部往上镀层 Download PDF

Info

Publication number
CN102224574A
CN102224574A CN2009801471080A CN200980147108A CN102224574A CN 102224574 A CN102224574 A CN 102224574A CN 2009801471080 A CN2009801471080 A CN 2009801471080A CN 200980147108 A CN200980147108 A CN 200980147108A CN 102224574 A CN102224574 A CN 102224574A
Authority
CN
China
Prior art keywords
groove
seed layer
via structure
substrate
passivating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801471080A
Other languages
English (en)
Other versions
CN102224574B (zh
Inventor
王建乐
钟华
陶荣
张宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN102224574A publication Critical patent/CN102224574A/zh
Application granted granted Critical
Publication of CN102224574B publication Critical patent/CN102224574B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemically Coating (AREA)

Abstract

本发明的实施例大体上是关于处理半导体基板的设备和方法。一实施例提供处理基板的方法，包括在内含沟槽或过孔结构的基板上形成种子层、使用有机钝化膜涂覆部分种子层、以及将沟槽或过孔结构浸没在电镀液以沉积导电材料至未被有机钝化膜覆盖的种子层上。

Description

利用有机表面钝化及微差电镀延迟进行由底部往上镀层
技术领域
本发明的实施例大体上是关于处理半导体基板的设备和方法。本发明的实施例特别是关于进行由底部往上镀层的方法和设备。
背景技术
随着半导体装置尺寸不断缩小，制造时在半导体基板上形成的沟槽或过孔结构(via structure)也变得更窄、深宽比更高。窄开口和高深宽比通常对后续材料填充过程造成困难和挑战。从而，在进行填充时，窄的开口将被狭缩，以致填充材料内可能形成空隙。
若填充过程需要衬里、阻障层或种子层(seed layer)，例如需要种子层的电镀过程，则问题变得更明显。种子层一般利用物理气相沉积(PVD)工艺沉积在沟槽或过孔结构。为完全覆盖沟槽或过孔表面，种子层通常在沟槽或过孔入口附近、和沟槽或过孔底部附近较厚。种子层较厚部分的电阻较小，因此可吸引更多电镀电流，因而电镀较快。由于沟槽或过孔开口附近的电镀较快，在填满沟槽或过孔前，开口附近的电镀材料将会狭缩开口，而在沟槽或过孔内形成空隙。空隙会降低形成在沟槽或过孔中的互连线(interconnect)的电导率及减低互连线的物理强度，因此不希望有空隙产生。
图1表示电镀沟槽或过孔的问题。沟槽或过孔结构14形成在基板10的介电材料11内。阻障层16接着沉积在沟槽或过孔结构14上。种子层12接着沉积在阻障层16上。种子层12在沟槽或过孔结构14的入口17附近较厚，故入口17附近的电镀较快。金属层13接着沉积填充沟槽或过孔结构14。如图1所示，沉积金属层13时，空隙15形成在高深宽比的沟槽或过孔结构14中。
传统制造工艺通常在电镀前实行溅射工艺来缩减入口17附近的种子层12厚度。溅射一般利用阳离子来物理性击出种子层的原子。阳离子(如正氩离子)通常在等离子体腔室产生后、加速朝向靶材。加速期间，阳离子获得动量而撞击基板的顶表面。离子物理性击出种子层的原子。然而，离子会撞击整个基板。此外，溅射击出的粒子需额外清洁处理，且仍可能是后续处理的污染源。
因此，需要改善在沟槽或过孔结构内电镀导电材料的方法和设备。
发明内容
本发明的实施例大体上是关于处理半导体基板的设备和方法。本发明的实施例特别是关于由底部往上填充沟槽或过孔结构的方法和设备。
一实施例提出处理基板的方法，包含形成种子层在具沟槽或过孔结构的基板上、使用有机钝化膜涂覆部分种子层、以及将沟槽或过孔结构浸没在电镀液以沉积导电材料至未被有机钝化膜覆盖的种子层上。
另一实施例提出处理基板的方法，包含沉积种子层在基板的沟槽或过孔结构的表面、涂铺钝化膜至基板上以覆盖沟槽或过孔结构的顶部开口附近的种子层、以及将沟槽或过孔结构浸没在电镀液以电镀导电材料至沟槽或过孔结构，其中电镀时，钝化膜溶于电镀液。
又一实施例提出处理基板的方法，包含沉积种子层至具沟槽或过孔结构的基板上、旋涂基板而形成钝化膜覆盖至少一部分的种子层、以及将沟槽或过孔结构浸没在电镀液以沉积导电材料至未被钝化膜覆盖的种子层上并使钝化膜溶于电镀液。
附图说明
为使本发明的上述特征更易懂，可配合参考实施例说明本发明，部分实施例已表示在附图中。须注意的是，虽然附图仅揭露本发明特定实施例，但其并非用以限定本发明的精神与范围，任何本领域的技术人员应当可作各种的改动与润饰而得到等效的实施例。
图1表示电镀沟槽或过孔结构的问题。
图2A-2D表示根据本发明一实施例的填充沟槽或过孔结构的方法。
图3为根据本发明一实施例的填充沟槽或过孔结构的工艺流程图。
图4A-4C表示根据本发明一实施例的涂铺钝化膜的方法。
图5表示根据本发明另一实施例的涂铺钝化膜的方法。
图6A-6D表示根据本发明一实施例的填充沟槽或过孔结构的方法。
图7为根据本发明一实施例的填充沟槽或过孔结构的工艺流程图。
图8为根据本发明一实施例的过孔填充结果的光学电子显微镜图像。
图9为根据本发明一实施例的沟槽填充结果的透射电镜(TEM)图像。
为助于理解，各图中相同的附图标记代表相似的组件。应理解某一实施例的组件应当可并入其它实施例，在此不另外详述。
具体实施方式
本发明的实施例大体上是关于处理半导体基板的设备和方法。本发明的实施例特别是关于便于由底部往上填充沟槽或过孔结构的方法和设备。本发明的一实施例提出在沉积填充材料至沟槽或过孔结构前，使用钝化膜涂覆部分沟槽或过孔结构。在一实施例中，钝化膜形成在沟槽或过孔结构的顶部开口附近，用以延迟后续沉积工艺在顶部开口附近沉积填充材料。
在一实施例中，电镀工艺用来沉积填充材料至沟槽或过孔结构，且钝化膜可溶于电镀液。在电镀过程之初，在钝化膜溶于电镀液前，填充材料仅沉积在沟槽或过孔结构的底部，因而造成由底部往上填充。因此，本发明的方法能由底部往上填充，而不需使用侵入离子来物理性攻击沟槽或过孔结构和基板。
在一实施例中，钝化膜包含界面活性剂。在一实施例中，界面活性剂包含平面分子。在一实施例中，涂覆钝化膜包含在具有沟槽或过孔结构的基板上旋涂界面活性剂的液态溶液。在另一实施例中，涂覆钝化膜包含将沟槽或过孔结构浸渍在界面活性剂的液态溶液。
图2A-2D表示根据本发明一实施例的填充沟槽或过孔结构的顺序。图3为图2A-2D填充沟槽或过孔结构的过程200的流程图。
过程200的方块210包含在基板中形成沟槽或过孔结构。沟槽或过孔结构一般用来形成半导体装置的不同部分。例如，沟槽或过孔结构常用于保持导电材料并形成半导体装置的互连线。图2A为基板100的截面侧视图，基板100具有沟槽或过孔结构106形成在介电材料101内。在一实施例中，沟槽或过孔结构106用来在其内形成导电互连线。
过程200的方块220包含在沟槽或过孔结构上沉积阻障层。阻障层常用于防止互连线中的铜扩散进入邻近区域。如图2A所示，阻障层102形成在沟槽或过孔结构106内，以防止后续沉积至沟槽或过孔结构106的导电材料扩散进入介电材料101。
过程200的方块230包含在沟槽或过孔结构上沉积种子层。如图2A所示，种子层103沉积在基板100整个顶表面的阻障层102上。种子层103构成导电表面供后续镀层工艺(如电镀)使用。种子层103可使用物理气相沉积(PVD)沉积而得到。由于PVD工艺的本质的原因，种子层103在顶部开口的厚度通常比在沟槽或过孔结构106侧壁的厚度厚。如上所述，种子层103的不均匀度若未经处理，则后续电镀将形成空隙。
过程200的方块240包含使用钝化膜涂覆部分种子层。在一实施例中，钝化膜涂覆在沟槽或过孔结构上部的种子层上。钝化膜用来避免金属沉积覆盖底下的种子层。在一实施例中，钝化膜包含表面作用剂，也称为界面活性剂。
在一实施例中，钝化膜在种子层各处有不同厚度。例如，钝化膜在沟槽或过孔结构上部的种子层上的厚度远比在沟槽或过孔结构下部的种子层上的厚度厚。钝化膜可溶于水。当沟槽或过孔结构浸没在水基电镀液时，较薄的钝化膜下部会先溶解而露出底下的种子层来沉积填充材料，因此可由底部往上填充。
在一实施例中，界面活性剂为具平面分子的有机化合物且可溶于水。在一实施例中，界面活性剂包含1-2-3-苯并三氮唑(BTA)或类似化合物。
在一实施例中，钝化膜104可包含用于种子层103所含的材料的抗腐蚀剂。在一实施例中，该抗腐蚀剂包含咪唑(IMA)。
图2A表示形成在沟槽或过孔结构106的顶部的钝化膜104。位于沟槽或过孔结构106下部的种子层103未为钝化膜104所覆盖。
在一实施例中，涂覆钝化膜104包含旋涂界面活性剂的液态溶液。在另一实施例中，涂覆钝化膜104包含将沟槽或过孔结构浸渍在界面活性剂的液态溶液。涂铺钝化膜104的方法将配合图4及5在后面详述。
过程200的方块250包含使用导电材料填充沟槽或过孔结构。在一实施例中，藉由将沟槽或过孔结构浸没在电镀液以进行填充沟槽或过孔结构。
图2B表示基板100浸没在电镀液105，且电镀液105接触沟槽或过孔结构106的表面。尽管图2B显示基板100以装置面朝上被「包覆」(“socked”)在电镀液105中，但熟悉此技术的人应当可把基板100放成任何适当位置，例如面朝下且浸渍在电镀槽。
如图2B所示，导电材料107从未被钝化膜104覆盖的部分种子层103生长。在此情况下，种子层103的下部直接接触电镀液105，而导电材料107以从底部往上的方式填充沟槽或过孔结构106。
图2C表示基板100经电镀一段时间后的截面侧视图。导电材料107已填充沟槽或过孔结构106的底部，沟槽或过孔结构106的顶部依旧被钝化膜104覆盖。然而，钝化膜104将溶于电镀液105中。如图2D所示，钝化膜104最终会完全溶于电镀液105，而让导电材料107沉积至沟槽或过孔结构106的顶部。
图4A-4C表示根据本发明一实施例的涂铺钝化膜的方法。特别是，钝化膜可能是旋涂而得到的界面活性剂层。因旋涂过程的离心力所致，涂铺的钝化膜从沟槽或过孔结构顶部到沟槽或过孔结构底部呈厚度缩减剖面。高转速造成在沟槽或过孔结构底部不会涂覆或涂覆很少的材料。基于相同论点，溶液物性在输送保护界面活性剂至预定深度结构方面也扮演同样的角色。
由于界面活性剂可溶于电镀液或电解质中，因此在界面活性剂溶解前，当界面活性剂覆盖沟槽或过孔结构顶表面时，沟槽或过孔结构的底部表面会先暴露给电解质。如此可实现由底部往上电镀。
如图4A所示，可利用旋涂装置300涂铺钝化膜，如图2A的钝化膜104。旋涂装置300一般包含基板支撑组件301，用以在顶表面301a支撑基板302及绕着心轴301b转动基板302。旋涂装置300进一步包含液体分配器304，用以分配液态溶液303至放在基板支撑组件301上的基板302。
当基板支撑组件301快速转动基板302时，液态溶液303大致分配在基板302上。如图4B所示，液态溶液303散布在整个基板302，接着因离心力飞出基板302而留下薄层305在基板302上。
图4C为基板302上的薄层305的放大图。如图4C所示，基板302内含沟槽或过孔结构306。藉由调整旋涂的转速、液态溶液303的性质或其组合，可将旋涂形成的薄层305控制在沟槽或过孔结构306的上部内。
在一实施例中，藉由调整基板302的转速，可控制薄层305在沟槽或过孔结构306内的深度307。在一实施例中，藉由提高基板302的转速，可缩减深度307；藉由降低基板302的转速，可增加深度307。
液态溶液303一般包含载体和溶质，例如界面活性剂或抗腐蚀剂。在一实施例中，载体包含异丙醇(IPA)。
在另一实施例中，藉由调整液态溶液303的载体性质，可控制薄层305在沟槽或过孔结构306内的深度307。在一实施例中，藉由选择更亲水性或挥发性的载体，可增加深度307。在一实施例中，藉由调整载体的黏度，可调整深度307。
在又一实施例中，藉由调整液态溶液303的溶质性质，可控制薄层305在沟槽或过孔结构306内的深度307。溶质性质通常会改变液态溶液的性质。
在一实施例中，在旋涂后，载体蒸发而留下溶质残留在基板302上的薄层305中。在一实施例中，薄层305包含若干个溶质分子层，例如界面活性剂或抗腐蚀剂。在另一实施例中，在旋涂后，可烘烤基板302，以将载体由薄层305中蒸发。
图5表示藉由将基板浸渍在液态溶液来涂铺钝化膜。内含沟槽或过孔结构403的基板401面朝下且浸渍在液态溶液402中以形成钝化膜，例如图2A中的钝化膜104。液态溶液402一般含有疏水性载体，以在沟槽或过孔结构的上部(靠近沟槽或过孔结构入口的部分)形成薄膜。
图6A-6D表示根据本发明一实施例，填充不同尺寸的沟槽或过孔结构的方法。图7为根据图6A-6D所示的方法来填充沟槽或过孔结构的过程600的流程图。
过程600的方块610包含在具有不同尺寸的沟槽或过孔结构的基板上沉积种子层。如图6A所示，大沟槽或过孔结构506和小沟槽或过孔结构505形成在基板500的介电材料501内。阻障层507沉积在沟槽或过孔结构505、506的表面。种子层502沉积在阻障层507上。种子层502可通过物理气相沉积(PVD)沉积而得到。因PVD工艺的本质的原因，种子层502在顶部开口的厚度通常比在沟槽或过孔结构505、506侧壁的厚度厚。
过程600的方块620包含使用钝化膜涂覆部分种子层。钝化膜可涂覆在沟槽或过孔结构上部的种子层上。钝化膜用来避免金属沉积覆盖底下的种子层。在一实施例中，钝化膜包含界面活性剂。如上述图4及5所示，钝化膜可藉由旋涂或将基板浸渍在液态溶液而形成。如图6A所示，钝化膜503形成在沟槽或过孔结构505、506的上部上。
过程600的方块630包含使用导电材料填充沟槽或过孔结构。在一实施例中，藉由将沟槽或过孔结构浸没在电镀液以填充沟槽或过孔结构。类似上述过程200的电镀过程，钝化膜藉由延迟电镀沟槽或过孔结构的上部，从而能由底部往上填充沟槽或过孔结构。
图6B表示基板500已浸没在电镀液中一段时间后的电镀结果。高深宽比的小沟槽或过孔结构505大部分已填入导电材料504，而大沟槽或过孔结构506的内部则大多仍未填充。钝化膜503依旧覆盖种子层502。
此时，若钝化膜503溶于电镀液中，则仍将基板500留在电镀液中，直到大沟槽或过孔结构506也被填充。填充高深宽比的沟槽或过孔结构时，电镀速度通常设定成低速，以减少空隙形成。填充小沟槽或过孔结构505后，不需维持低电镀速度。因此希望能改变电镀参数来提高填充大沟槽或过孔结构506的电镀速度。
过程600的方块640包含在使用导电材料填充窄沟槽或过孔结构后，干燥基板。
过程600的方块650包含退火处理基板，以移除残余钝化膜。方块640、650能使先前覆盖的种子层不再被钝化膜覆盖。图6C表示已移除钝化膜后的基板500。
过程600的方块660包含将基板浸没在电镀液，以沉积导电材料至基板上。在一实施例中，方块660的电镀过程的电镀速度比方块630的电镀过程快。在一实施例中，方块630、660使用相同的电镀液。在另一实施例中，方块630、660使用不同的电镀液。如图6C所示，小沟槽或过孔结构505和大沟槽或过孔结构506均填入导电材料504。
过程600特别适用于基板上的沟槽或过孔结构差异很大的情况。方块630、660的电镀速度可设定成不同，以免高深宽比的沟槽内形成空隙、并加快填充大尺寸的沟槽的速度。
过程600也适用于钝化膜不溶于电镀液的情况。
图8为根据本发明一实施例的过孔填充结果的光学电子显微镜图像。在图8中，过孔形成在硅基板，其深度约为140微米、直径约14微米。在涂覆钝化膜前，先沉积厚度约6000埃的铜种子层。涂覆钝化膜时，将溶于异丙醇(IPA)的1-2-3-苯并三氮唑(BTA)液态溶液旋涂在基板上。接着将涂覆的基板浸没在电镀液，以电镀铜至基板上。图8为电镀后的图像。铜主体以白色表示。如图8所示，过孔以由底部往上的方式填入铜。
图9为根据本发明一实施例的沟槽结构填充结果的透射电镜图像。沟槽结构底部附近的关键尺寸为25纳米(nm)。根据本发明的实施例，涂铺钝化涂层后，利用电镀工艺将铜填入沟槽。沟槽由底部往上填充。可看到电镀铜像蘑菇般”溢出”沟槽，而原本的铜种子层仍然完整无缺。
尽管本发明是描述沟槽或过孔结构填充应用，但本发明的实施例当可应用到填充其它结构，例如沟槽与过孔组合、或任何其它开口。
虽然本发明的实施例已公开如上，然而在不脱离本发明的精神和范围的情况下，应当可衍生出其它的和进一步的实施例，因此本发明的保护范围应当以所附的权利要求书所界定的范围为准。

Claims (15)

1.一种处理基板的方法，包含：
在内含沟槽或过孔结构的基板上形成种子层；
以有机钝化膜涂覆所述种子层的一部分；以及
将所述沟槽或过孔结构浸没在电镀液，以沉积导电材料至未被所述有机钝化膜覆盖的所述种子层上。
2.如权利要求1所述的方法，其中涂覆所述种子层的一部分的步骤包含涂覆所述沟槽或过孔结构上部之上的所述种子层。
3.如权利要求2所述的方法，其中所述有机钝化膜能溶于所述电镀液。
4.如权利要求3所述的方法，其中涂覆所述种子层的一部分的步骤包含在所述基板之上旋涂含有有机界面活性剂的液态溶液。
5.如权利要求4所述的方法，其中涂覆所述种子层的一部分的步骤还包含依据所述有机钝化膜旋涂至所述沟槽或过孔结构内的目标深度来决定旋涂转速。
6.如权利要求4所述的方法，其中所述有机界面活性剂包含1-2-3-苯并三氮唑(BTA)。
7.如权利要求6所述的方法，其中所述液态溶液包含异丙醇(IPA)。
8.如权利要求3所述的方法，其中涂覆所述种子层的一部分的步骤包含将所述基板浸渍在含有有机界面活性剂的液态溶液。
9.如权利要求8所述的方法，其中所述液态溶液包含：
疏水性载体；以及
悬浮在所述疏水性载体中的所述有机界面活性剂。
10.如权利要求2所述的方法，还包含：
从所述电镀液移出所述基板；
移除所述钝化膜而露出先前被所述钝化膜覆盖的所述种子层的所述部分；以及
将所述基板浸没在所述电镀液，以电镀所述导电材料至所述基板上。
11.如权利要求10所述的方法，其中移除所述钝化膜的步骤包含退火处理所述基板。
12.一种处理基板的方法，包含：
在内含沟槽或过孔结构的基板上沉积种子层；
旋涂所述基板而形成钝化膜覆盖所述种子层的至少一部分；以及
将所述沟槽或过孔结构浸没在电镀液，以沉积导电材料至未被所述钝化膜覆盖的所述种子层上，并使所述钝化膜溶于所述电镀液。
13.如权利要求12所述的方法，其中旋涂所述基板的步骤包含控制所述钝化膜沿着所述沟槽或过孔结构的侧壁所到的深度。
14.如权利要求13所述的方法，其中控制所述深度的步骤包含：
提高转速以缩减所述深度；以及
降低所述转速以增加所述深度。
15.如权利要求14所述的方法，其中控制所述深度的步骤进一步包含在旋涂期间，使用不同黏度的载体来缩减所述深度。
CN200980147108.0A 2008-11-24 2009-11-19 利用有机表面钝化及微差电镀延迟进行由底部往上镀层的方法 Expired - Fee Related CN102224574B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11754008P 2008-11-24 2008-11-24
US61/117,540 2008-11-24
US12/620,818 US8293647B2 (en) 2008-11-24 2009-11-18 Bottom up plating by organic surface passivation and differential plating retardation
US12/620,818 2009-11-18
PCT/US2009/065193 WO2010059857A2 (en) 2008-11-24 2009-11-19 Bottom up plating by organic surface passivation and differential plating retardation

Publications (2)

Publication Number Publication Date
CN102224574A true CN102224574A (zh) 2011-10-19
CN102224574B CN102224574B (zh) 2014-06-11

Family

ID=42196702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980147108.0A Expired - Fee Related CN102224574B (zh) 2008-11-24 2009-11-19 利用有机表面钝化及微差电镀延迟进行由底部往上镀层的方法

Country Status (6)

Country Link
US (1) US8293647B2 (zh)
JP (1) JP5409801B2 (zh)
KR (1) KR101368308B1 (zh)
CN (1) CN102224574B (zh)
TW (1) TWI397616B (zh)
WO (1) WO2010059857A2 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633041A (zh) * 2012-08-20 2014-03-12 爱思开海力士有限公司 半导体器件和制造该半导体器件的方法
CN104112697A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 一种改善铜填充质量的方法
CN105390438A (zh) * 2014-08-21 2016-03-09 朗姆研究公司 用于无孔隙钴间隙填充的方法
CN105470194A (zh) * 2014-09-30 2016-04-06 朗姆研究公司 用核化抑制的特征填充
CN106057727A (zh) * 2015-04-17 2016-10-26 台湾积体电路制造股份有限公司 制造具有凹槽的半导体器件的方法
US10103058B2 (en) 2009-08-04 2018-10-16 Novellus Systems, Inc. Tungsten feature fill
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US10199235B2 (en) 2014-06-30 2019-02-05 Lam Research Corporation Liner and barrier applications for subtractive metal integration
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
US10242879B2 (en) 2017-04-20 2019-03-26 Lam Research Corporation Methods and apparatus for forming smooth and conformal cobalt film by atomic layer deposition
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10438847B2 (en) 2016-05-13 2019-10-08 Lam Research Corporation Manganese barrier and adhesion layers for cobalt
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5667485B2 (ja) * 2011-03-17 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、及び半導体装置
US20130051530A1 (en) * 2011-08-30 2013-02-28 Fujifilm Corporation High Aspect Ratio Grid for Phase Contrast X-ray Imaging and Method of Making the Same
CN102798471B (zh) * 2011-10-19 2015-08-12 清华大学 一种红外探测器及其制备方法
US8754531B2 (en) * 2012-03-14 2014-06-17 Nanya Technology Corp. Through-silicon via with a non-continuous dielectric layer
JP6187008B2 (ja) * 2013-08-07 2017-08-30 大日本印刷株式会社 金属充填構造体の製造方法及び金属充填構造体
US20160351493A1 (en) * 2015-05-27 2016-12-01 Macronix International Co., Ltd. Semiconductor device and manufacturing method for the same
KR102527897B1 (ko) * 2015-10-23 2023-04-28 어플라이드 머티어리얼스, 인코포레이티드 표면 포이즈닝 처리에 의한 바텀 업 갭-충전
WO2020255772A1 (ja) * 2019-06-18 2020-12-24 東京エレクトロン株式会社 基板処理方法および基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004718A (ko) * 1999-06-29 2001-01-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20050011105A (ko) * 2003-07-21 2005-01-29 매그나칩 반도체 유한회사 반도체 소자의 ｒｆ 인덕터 제조 방법
US20060105534A1 (en) * 2004-01-29 2006-05-18 International Business Machines Corporation High Q factor integrated circuit inductor
KR20060078112A (ko) * 2004-12-30 2006-07-05 삼성전기주식회사 내부 비아홀의 필 도금 구조 및 그 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959874A (en) * 1974-12-20 1976-06-01 Western Electric Company, Inc. Method of forming an integrated circuit assembly
US6380096B2 (en) 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6410418B1 (en) * 1999-08-18 2002-06-25 Advanced Micro Devices, Inc. Recess metallization via selective insulator formation on nucleation/seed layer
KR100331570B1 (ko) * 2000-06-13 2002-04-06 윤종용 전기도금법을 이용한 반도체 메모리 소자의 커패시터제조방법
US6787460B2 (en) * 2002-01-14 2004-09-07 Samsung Electronics Co., Ltd. Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
KR100465063B1 (ko) * 2002-04-01 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US7628897B2 (en) 2002-10-23 2009-12-08 Applied Materials, Inc. Reactive ion etching for semiconductor device feature topography modification
US20040248375A1 (en) 2003-06-04 2004-12-09 Mcneil John Trench filling methods
KR100599434B1 (ko) * 2003-10-20 2006-07-14 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR20050056383A (ko) 2003-12-10 2005-06-16 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
JP4638499B2 (ja) 2004-10-08 2011-02-23 シルバーブルック リサーチ ピーティワイ リミテッド インクジェットプリンタヘッド集積回路を製造する方法
JP2007009247A (ja) * 2005-06-28 2007-01-18 Ebara Corp 基板処理装置及び基板処理方法
JP2006274369A (ja) * 2005-03-29 2006-10-12 Ebara Corp 基板配線形成方法、基板配線形成装置、及びめっき抑制物質転写スタンプ
JP2007149824A (ja) * 2005-11-25 2007-06-14 Ebara Corp 成膜方法及び成膜装置
US7709320B2 (en) 2006-06-28 2010-05-04 International Business Machines Corporation Method of fabricating trench capacitors and memory cells using trench capacitors
US20080124924A1 (en) * 2006-07-18 2008-05-29 Applied Materials, Inc. Scheme for copper filling in vias and trenches
US20080026555A1 (en) 2006-07-26 2008-01-31 Dubin Valery M Sacrificial tapered trench opening for damascene interconnects
US7560222B2 (en) * 2006-10-31 2009-07-14 International Business Machines Corporation Si-containing polymers for nano-pattern device fabrication
US7915115B2 (en) * 2008-06-03 2011-03-29 International Business Machines Corporation Method for forming dual high-k metal gate using photoresist mask and structures thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004718A (ko) * 1999-06-29 2001-01-15 김영환 반도체 소자의 금속 배선 형성 방법
KR20050011105A (ko) * 2003-07-21 2005-01-29 매그나칩 반도체 유한회사 반도체 소자의 ｒｆ 인덕터 제조 방법
US20060105534A1 (en) * 2004-01-29 2006-05-18 International Business Machines Corporation High Q factor integrated circuit inductor
KR20060078112A (ko) * 2004-12-30 2006-07-05 삼성전기주식회사 내부 비아홀의 필 도금 구조 및 그 제조 방법

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11410883B2 (en) 2009-08-04 2022-08-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10103058B2 (en) 2009-08-04 2018-10-16 Novellus Systems, Inc. Tungsten feature fill
US11075115B2 (en) 2009-08-04 2021-07-27 Novellus Systems, Inc. Tungsten feature fill
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN103633041B (zh) * 2012-08-20 2018-04-06 爱思开海力士有限公司 半导体器件和制造该半导体器件的方法
CN103633041A (zh) * 2012-08-20 2014-03-12 爱思开海力士有限公司 半导体器件和制造该半导体器件的方法
CN104112697A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 一种改善铜填充质量的方法
US10199235B2 (en) 2014-06-30 2019-02-05 Lam Research Corporation Liner and barrier applications for subtractive metal integration
CN105390438A (zh) * 2014-08-21 2016-03-09 朗姆研究公司 用于无孔隙钴间隙填充的方法
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US11901227B2 (en) 2014-09-30 2024-02-13 Lam Research Corporation Feature fill with nucleation inhibition
CN105470194B (zh) * 2014-09-30 2019-09-06 朗姆研究公司 用核化抑制的特征填充
CN105470194A (zh) * 2014-09-30 2016-04-06 朗姆研究公司 用核化抑制的特征填充
US10580695B2 (en) 2014-09-30 2020-03-03 Lam Research Corporation Feature fill with nucleation inhibition
CN106057727A (zh) * 2015-04-17 2016-10-26 台湾积体电路制造股份有限公司 制造具有凹槽的半导体器件的方法
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US10580654B2 (en) 2015-05-18 2020-03-03 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US10916434B2 (en) 2015-05-18 2021-02-09 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US10438847B2 (en) 2016-05-13 2019-10-08 Lam Research Corporation Manganese barrier and adhesion layers for cobalt
US11355345B2 (en) 2016-08-16 2022-06-07 Lam Research Corporation Method for preventing line bending during metal fill process
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
US10242879B2 (en) 2017-04-20 2019-03-26 Lam Research Corporation Methods and apparatus for forming smooth and conformal cobalt film by atomic layer deposition
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill

Also Published As

Publication number Publication date
JP5409801B2 (ja) 2014-02-05
CN102224574B (zh) 2014-06-11
TWI397616B (zh) 2013-06-01
KR20110102374A (ko) 2011-09-16
WO2010059857A2 (en) 2010-05-27
US8293647B2 (en) 2012-10-23
WO2010059857A3 (en) 2010-08-19
US20100130007A1 (en) 2010-05-27
TW201026911A (en) 2010-07-16
KR101368308B1 (ko) 2014-02-26
JP2012510162A (ja) 2012-04-26

Similar Documents

Publication Publication Date Title
CN102224574B (zh) 利用有机表面钝化及微差电镀延迟进行由底部往上镀层的方法
US9852913B2 (en) Wetting pretreatment for enhanced damascene metal filling
US20060189127A1 (en) Method to improve palanarity of electroplated copper
TWI418667B (zh) 用於以金屬塗覆基材表面之電鍍組合物
US20150270133A1 (en) Electrochemical plating methods
JP2001185553A (ja) 電気めっき充填を改善する方法
JP2012510162A5 (zh)
JP2002075995A (ja) 半導体装置及びその製造方法
KR20020007409A (ko) 상호연결용 구리 금속부를 갖는 집적 회로
FR2929449A1 (fr) Procede de formation d'une couche d'amorcage de depot d'un metal sur un substrat
US6784105B1 (en) Simultaneous native oxide removal and metal neutral deposition method
US7879218B1 (en) Deposit morphology of electroplated copper
JP2001237311A (ja) 半導体素子の配線形成方法
JP2002033323A (ja) 銅相互接続部を有する半導体デバイスの製造方法
Padhi et al. Electrodeposition of copper–tin alloy thin films for microelectronic applications
CN105280614A (zh) 用于在反应性金属膜上电化学沉积金属的方法
KR970013215A (ko) 극 박막의 금속층 형성방법 및 이를 이용한 배선 형성방법
JP2002526926A (ja) バリア層形成のための改善した方法
EP1029948A2 (en) Using electroplated cu as cold layer for cold/hot deposition
US6638840B1 (en) Electrode for electroplating planar structures
JP2002275639A (ja) シード層堆積
TWI579967B (zh) 具有凹孔的半導體裝置製造方法
JP4937437B2 (ja) めっき浴から堆積される金属層の特性改善方法
JPH1187275A (ja) 微細窪みへの液充填方法及び装置、及び微細窪みへのメッキ方法
US7312149B2 (en) Copper plating of semiconductor devices using single intermediate low power immersion step

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: American California

Applicant after: Applied Materials Inc.

Address before: American California

Applicant before: Applied Materials Inc.

SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140611

Termination date: 20201119

CF01 Termination of patent right due to non-payment of annual fee