KR20220024438A - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20220024438A
KR20220024438A KR1020227000522A KR20227000522A KR20220024438A KR 20220024438 A KR20220024438 A KR 20220024438A KR 1020227000522 A KR1020227000522 A KR 1020227000522A KR 20227000522 A KR20227000522 A KR 20227000522A KR 20220024438 A KR20220024438 A KR 20220024438A
Authority
KR
South Korea
Prior art keywords
plating
film
substrate
concave portion
substrate processing
Prior art date
Application number
KR1020227000522A
Other languages
English (en)
Inventor
마사토시 시라이시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220024438A publication Critical patent/KR20220024438A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0254—Physical treatment to alter the texture of the surface, e.g. scratching or polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material

Abstract

본 개시에 따른 기판 처리 방법은, 준비 공정과, 저해막 형성 공정과, 도금 공정을 포함한다. 준비 공정은, 표면에 오목부가 형성되고, 또한 표면 및 오목부(101)의 내면에 시드층(102)이 형성된 기판(W)을 준비한다. 저해막 형성 공정은, 오목부의 상부에 도금 저해막(103C)을 형성한다. 도금 공정은, 저해막 형성 공정 후, 기판에 도금액을 접촉시킴으로써, 오목부에 도금막을 형성하여 오목부를 도금막(104)으로 메운다.

Description

기판 처리 방법 및 기판 처리 장치
본 개시는 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
종래, 반도체의 제조 공정에 있어서, 트렌치 또는 비아와 같은 오목부에 구리 등의 금속을 매립하는 방법으로서 도금 처리가 이용된다.
도금 처리에서는, 오목부의 내부가 도금막으로 메워지기 전에 오목부의 개구부가 도금막으로 폐색되어 버림으로써, 오목부 내에 보이드 또는 심 등의 결함이 생길 우려가 있다. 이러한 결함을 억제하기 위하여, 오목부 상부에 있어서의 금속의 석출 속도를 억제하는 억제제 또는 오목부 저부에 있어서의 금속의 석출 속도를 촉진시키는 촉진제를 도금액에 첨가하는 기술이 제안되고 있다.
일본특허공개공보 2003-328180호
본 개시는, 도금액에 억제제 또는 촉진제를 첨가하지 않고, 오목부에 대한 도금막의 매립을 양호하게 행할 수 있는 기술을 제공한다.
본 개시의 일태양에 따른 기판 처리 방법은, 준비 공정과, 저해막 형성 공정과, 도금 공정을 포함한다. 준비 공정은, 표면에 오목부가 형성되고, 또한, 표면 및 오목부의 내면에 시드층이 형성된 기판을 준비한다. 저해막 형성 공정은, 오목부의 상부에 도금 저해막을 형성한다. 도금 공정은, 저해막 형성 공정 후, 기판에 도금액을 접촉시킴으로써, 오목부에 도금막을 형성하여 오목부를 도금막으로 메운다.
본 개시에 따르면, 도금액에 억제제 또는 촉진제를 첨가하지 않고, 오목부에 대한 도금막의 매립을 양호하게 행할 수 있다.
도 1은 실시 형태에 따른 기판 처리의 설명도이다.
도 2는 실시 형태에 따른 기판 처리의 설명도이다.
도 3은 실시 형태에 따른 기판 처리의 설명도이다.
도 4는 실시 형태에 따른 기판 처리의 설명도이다.
도 5는 실시 형태에 따른 기판 처리 장치의 구성을 나타내는 도이다.
도 6은 실시 형태에 따른 기판 처리 장치가 실행하는 처리의 순서를 나타내는 순서도이다.
도 7은 제 1 변형예에 따른 기판 처리 장치의 구성을 나타내는 도이다.
도 8은 제 2 변형예에 따른 기판 처리 장치의 구성을 나타내는 도이다.
도 9는 제 3 변형예에 따른 기판 처리의 설명도이다.
도 10은 제 3 변형예에 따른 기판 처리의 설명도이다.
도 11은 제 3 변형예에 따른 기판 처리의 설명도이다.
이하에, 본 개시에 따른 기판 처리 방법 및 기판 처리 장치를 실시하기 위한 형태(이하, '실시 형태'라 기재함)에 대하여 도면을 참조하여 상세하게 설명한다. 또한, 이 실시 형태에 의해 본 개시에 따른 기판 처리 방법 및 기판 처리 장치가 한정되는 것은 아니다. 또한, 각 실시 형태는, 처리 내용을 모순시키지 않는 범위에서 적절히 조합하는 것이 가능하다. 또한, 이하의 각 실시 형태에 있어서 동일한 부위에는 동일한 부호를 부여하고, 중복되는 설명은 생략된다.
<1. 기판 처리의 개요>
먼저, 실시 형태에 따른 기판 처리의 개요에 대하여 도 1 ~ 도 4를 참조하여 설명한다. 도 1 ~ 도 4는 실시 형태에 따른 기판 처리의 설명도이다.
실시 형태에 따른 기판 처리는, 실리콘 웨이퍼 또는 화합물 반도체 웨이퍼 등의 반도체 기판(이하, '기판(W)'이라 기재함)에 대하여 전해 도금에 의한 도금막을 형성한다.
구체적으로, 도 1에 나타내는 바와 같이, 기판(W)의 표면(상면)에는, 복수의 오목부(101)(여기서는, 1 개의 오목부(101)만 도시)가 형성된다. 오목부(101)는, 예를 들면 트렌치 또는 비아 등이다. 또한, 기판(W)의 표면 및 오목부(101)의 내면(측면 및 저면)에는, 시드층(102)이 형성된다. 시드층(102)은, 예를 들면 구리(Cu) 또는 코발트(Co) 등의 금속에 의해 구성되어 있고, 스퍼터링 등에 의해 기판(W) 상에 적층된다.
실시 형태에 따른 기판 처리에서는, 오목부(101)에 대하여 전해 도금에 의한 도금막의 매립을 행한다.
최근, 트렌치 또는 비아 등의 오목부의 미세화 및 고애스펙트비에 수반하여, 오목부에 대하여 도금막을 매립하는 것이 곤란해지고 있다. 구체적으로, 오목부의 내부가 도금막으로 메워지기 전에 오목부의 개구부가 도금막으로 폐색되어 버림으로써, 오목부 내에 보이드 또는 심 등의 결함이 생길 우려가 있다. 이 때문에, 오목부 상부에 있어서의 금속의 석출 속도를 억제하는 억제제 또는 오목부 저부에 있어서의 금속의 석출 속도를 촉진시키는 촉진제를 도금액에 첨가함으로써, 상기 결함을 일으키기 어렵게 하는 기술이 제안되고 있다.
그러나, 도금액에 억제제 또는 촉진제 등의 첨가제를 더하는 방법은, 도금막 중에 도입된 첨가제가 도금막의 저항을 증대시킴으로써, 도금막의 배선으로서의 기능을 저하시킬 우려가 있다.
따라서, 실시 형태에 따른 기판 처리에서는, 도금액에 억제제 또는 촉진제를 첨가하지 않고, 오목부에 대한 도금막의 매립을 행하는 것으로 했다.
실시 형태에 따른 기판 처리에서는, 먼저, 도 1에 나타내는 바와 같이, 직진성을 가지는 광을 기판(W)의 표면에 대하여 비스듬하게 조사한다. 직진성을 가지는 광을 비스듬하게 조사함으로써, 광이 오목부(101)의 깊은 부분(하부 및 저부)에 도달하지 않도록 할 수 있다. 즉, 오목부(101)의 상부(얕은 부분)에만 광을 쬐게 할 수 있다. 여기서, '오목부(101)의 상부'란, 오목부(101)의 상면 즉 기판(W)의 표면 및 상기 상면에 근접하는 오목부(101)의 측면 부분을 가리킨다. 또한, 오목부(101)의 상면 즉 기판(W)의 표면만을 '오목부(101)의 상부'라 부르는 경우도 있다.
상기 광은, 예를 들면, 220 nm 이하의 파장을 가지는 자외광이다. 실시 형태에 따른 기판 처리에서는, 대기 중에 있어서, 이러한 자외광을 기판(W)의 표면에 대하여 비스듬하게 조사한다. 이에 의해, 오목부(101)의 상부 주변에 존재하는 산소가 자외광에 의해 오존으로 변화한다. 이 오존은, 오목부(101)의 상부에 형성된 시드층(102)을 산화시킨다. 그 결과, 도 2에 나타내는 바와 같이, 도금 저해막으로서의 산화막(103)이 오목부(101)의 상부에 형성된다.
이와 같이, 실시 형태에 따른 기판 처리에서는, 먼저, 오목부(101)의 상부에 도금 저해막으로서의 산화막(103)을 형성한다(저해막 형성 처리).
또한, 실시 형태에서는, 산화막(103)이 산화 구리인 것으로 하지만, 산화막(103)은 산화 구리에 한정되지 않는다. 산화막(103)으로서는, 산화 구리 이외의 절연성을 가지는 금속 산화물을 이용해도 된다. 또한, 직진성을 가지는 광은, 레이저광이어도 된다.
이어서, 도 3 및 도 4에 나타내는 바와 같이, 실시 형태에 따른 기판 처리에서는, 기판(W)에 도금액을 접촉시킴으로써, 오목부(101)에 도금막(104)을 형성하여 오목부(101)를 도금막(104)으로 메운다(도금 처리).
도금액은, 도금 저해막으로서의 산화막(103)을 용해할 수 있는 액체이다. 예를 들면, 도금액은, 황산 구리 및 황산을 함유하는 액체이며, 산화막(103)인 산화 구리를 용해한다.
도금 처리의 초기에 있어서, 오목부(101) 상부에 형성된 시드층(102)은, 산화막(103)에 의해 덮여 있기 때문에, 도금액과 접촉하지 않는다. 따라서, 도금 처리의 초기에 있어서, 오목부(101)의 상부에는 도금막(104)은 형성되지 않는다. 한편, 오목부(101)의 상부 이외의 부분(중앙부, 하부, 저부 등)에 형성된 시드층(102)은, 산화막(103)에 의해 덮여 있지 않다. 이 때문에, 오목부(101)의 상부 이외의 부분에는, 도금 처리의 초기부터 도금막(104)이 형성되기 시작한다(도 3 참조).
이 후, 오목부(101)의 상부에 형성된 산화막(103)은, 도금액에 의해 용해된다. 이에 의해, 오목부(101) 상부의 시드층(102)이 노출되어, 도금액에 접촉하기 시작한다. 즉, 오목부(101)의 하부 및 저부에 뒤이어서, 오목부(101)의 상부에 도금막(104)이 형성되기 시작한다(도 4 참조).
이와 같이, 실시 형태에 따른 기판 처리에서는, 도금 처리는, 오목부(101)의 상부에 형성된 산화막(103)을 도금액을 이용하여 용해시키면서, 오목부(101)에 도금막을 형성하여 오목부(101)를 도금막(104)으로 메운다.
오목부(101) 상부에 있어서의 도금막(104)의 형성은, 오목부(101)의 상부에 형성된 산화막(103)이 도금액에 의해 용해된 타이밍에 개시된다. 이 때문에, 오목부(101) 상부에 있어서의 도금막(104)의 성장은, 오목부(101)의 상부 이외의 부분에 있어서의 도금막(104)의 성장보다 늦어진다. 이에 의해, 오목부(101)의 내부가 도금막(104)으로 메워지기 전에 오목부(101)의 개구부가 도금막(104)으로 폐색되어 버리는 것을 억제할 수 있다.
이와 같이, 실시 형태에 따른 기판 처리에 의하면, 억제제 또는 촉진제 등의 첨가제를 더하지 않고, 오목부(101) 내에 보이드 또는 심 등의 결함이 생기는 것을 억제할 수 있다. 즉, 오목부(101)에 대한 도금막(104)의 매립을 양호하게 행할 수 있다.
<2. 기판 처리 장치의 구성>
이어서, 상술한 기판 처리를 실행하는 기판 처리 장치의 구성에 대하여 도 5를 참조하여 설명한다. 도 5는 실시 형태에 따른 기판 처리 장치의 구성을 나타내는 도이다.
기판 처리 장치(1)는 기판 유지부(10)와, 전해 처리부(20)와, 전압 인가부(30)와, 처리액 공급 기구(40)와, UV 조사부(50)와, 제어 장치(60)를 구비한다.
기판 유지부(10)는 기판(W)을 유지한다. 기판 유지부(10)는 웨이퍼 척(11)과, 구동 기구(13)를 가진다.
웨이퍼 척(11)은, 예를 들면, 기판(W)을 유지하여 회전시키는 스핀 척이다. 웨이퍼 척(11)은, 대략 원판 형상이며, 평면에서 봤을 때 기판(W)의 직경보다 큰 직경이며 수평 방향으로 연장되는 상면(11a)을 가진다. 이러한 상면(11a)에는, 예를 들면, 기판(W)을 흡인하는 흡인구(도시하지 않음)가 마련되어 있고, 이러한 흡인구로부터의 흡인에 의해, 기판(W)을 웨이퍼 척(11)의 상면(11a)에 유지할 수 있다.
기판 유지부(10)에는, 또한, 모터 등을 구비한 구동 기구(13)가 마련되어 있어, 웨이퍼 척(11)을 정해진 속도로 회전시킬 수 있다. 또한, 구동 기구(13)에는, 실린더 등의 승강 구동부(도시하지 않음)가 마련되어 있어, 웨이퍼 척(11)을 연직 방향으로 이동시킬 수 있다.
기판 유지부(10)의 상방에는, 전해 처리부(20)가 웨이퍼 척(11)의 상면(11a)과 대향하여 배치된다. 전해 처리부(20)는, 기체(21)와, 직접 전극(22)과, 복수의 접촉 단자(23)와, 이동 기구(24)를 가진다.
기체(21)는, 절연성 재료로 구성된다. 기체(21)는, 대략 원판 형상이며, 평면에서 봤을 때 기판(W)의 직경보다 큰 직경인 하면(21a)과, 이러한 하면(21a)의 반대측에 마련되는 상면(21b)을 가진다.
직접 전극(22)은, 도전성 재료로 구성되고, 기체(21)의 하면(21a)에 마련된다. 직접 전극(22)은, 기판 유지부(10)에 유지되는 기판(W)과 대략 평행하게 마주보도록 배치된다. 전해 도금 처리를 행할 시, 직접 전극(22)은, 기판(W) 상에 액 축적되는 도금액과 직접 접촉한다.
접촉 단자(23)는, 기체(21)의 가장자리부에 있어서, 하면(21a)으로부터 돌출되어 마련된다. 접촉 단자(23)는 탄성을 가지는 도전체로 구성되고, 하면(21a)의 중심부를 향해 굴곡져 있다.
접촉 단자(23)는, 기체(21)에 2 개 이상, 예를 들면, 기체(21)에 32 개 마련되고, 평면에서 봤을 때 기체(21)의 동심원 상에 균등 간격으로 배치된다. 그리고, 모든 접촉 단자(23)의 선단부는, 이러한 선단부로 구성되는 가상면이, 기판 유지부(10)에 유지되는 기판(W)의 표면과 대략 평행이 되도록 배치된다.
이러한 접촉 단자(23)는, 전해 도금 처리를 행할 시, 기판(W)의 외주부에 접촉하고, 이러한 기판(W)에 전압을 인가한다. 또한, 접촉 단자(23)의 수 및 형상은 상기의 예에 한정되지 않는다.
직접 전극(22)과 접촉 단자(23)는, 전압 인가부(30)에 접속되어 있고, 각각 접촉하는 도금액과 기판(W)에 정해진 전압을 인가할 수 있다.
기체(21)의 상면(21b)측에는, 이동 기구(24)가 마련된다. 이동 기구(24)는, 예를 들면, 실린더 등의 승강 구동부(도시하지 않음)를 가진다. 이동 기구(24)는, 이러한 승강 구동부를 이용하여 전해 처리부(20)를 연직 방향으로 이동시킬 수 있다.
전압 인가부(30)는, 직류 전원(31)과, 스위치(32, 33)와, 부하 저항(34)을 가지고, 전해 처리부(20)의 직접 전극(22)과 접촉 단자(23)에 접속된다. 구체적으로, 직류 전원(31)의 양극측이, 스위치(32)를 개재하여 직접 전극(22)에 접속되고, 또한 직류 전원(31)의 음극측이, 스위치(33)와 부하 저항(34)을 개재하여 복수의 접촉 단자(23)에 접속된다. 직류 전원(31)의 음극측은 접지된다.
전압 인가부(30)는, 스위치(32, 33)를 동시에 온 상태 또는 오프 상태로 전환함으로써, 직접 전극(22)과 접촉 단자(23)에 펄스 형상의 전압을 인가할 수 있다.
처리액 공급 기구(40)는, 기판 유지부(10)보다 상방 또한 전해 처리부(20)보다 하방의 높이 위치에 배치된다. 처리액 공급 기구(40)는 노즐(41)과, 이동 기구(42)를 가진다. 노즐(41)은, 기판(W) 상에 도금액을 공급한다. 노즐(41)은, 도금액을 저류하는 도시하지 않는 도금액 공급원과 연통하고 있고, 이러한 도금액 공급원으로부터 노즐(41)로 도금액이 공급된다.
이동 기구(42)는, 노즐(41)을 수평 방향 및 연직 방향으로 이동시킨다. 즉, 노즐(41)은, 기판 유지부(10)에 대하여 진퇴 가능하게 구성된다.
UV 조사부(50)는, 웨이퍼 척(11)에 유지된 기판(W)의 상면 즉 오목부(101)의 형성면에 대하여, 220 nm 이하의 파장을 가지는 자외광을 비스듬하게 조사한다.
UV 조사부(50)는 조정 기구(51)에 접속된다. 조정 기구(51)는, 예를 들면 UV 조사부(50)를 수평축 둘레로 회전시킴으로써, UV 조사부(50)에 의한 자외광의 조사 각도를 조정한다.
이와 같이, 조정 기구(51)를 이용하여 자외광의 조사 각도를 변경함으로써, 오목부(101)의 내부에 대하여 산화막(103)을 어느 정도의 깊이까지 형성할지를 조정할 수 있다.
또한, 조정 기구(51)는, 예를 들면 UV 조사부(50)를 연직축을 따라 이동시킴으로써, UV 조사부(50)의 높이 위치를 조정한다. 예를 들면, 조정 기구(51)는, UV 조사부(50)의 높이 위치를 기판(W)의 상면의 높이 위치로 조정하고, 또한, 자외광의 조사 각도를 0° 즉 기판(W)의 상면과 수평이 되도록 조정한다. 이에 의해, UV 조사부(50)는, 기판(W)의 상면에만 자외광을 조사할 수 있다. 이 경우, 기판 처리 장치(1)는, 기판(W)의 상면에만 산화막(103)을 형성할 수 있다.
제어 장치(60)는 예를 들면 컴퓨터이며, 제어부(61)와, 기억부(62)를 구비한다. 기억부(62)는, 예를 들면, RAM, 플래시 메모리(Flash Memory) 등의 반도체 메모리 소자, 또는, 하드 디스크, 광 디스크 등의 기억 장치에 의해 실현되고, 기판 처리 장치(1)에 있어서 실행되는 각종의 처리를 제어하는 프로그램을 기억한다. 제어부(61)는 CPU(Central Processing Unit), ROM(Read Only Memory), RAM(Random Access Memory), 입출력 포트 등을 가지는 마이크로 컴퓨터 및 각종의 회로를 포함하고, 기억부(62)에 기억된 프로그램을 읽어내 실행함으로써 기판 처리 장치(1)의 동작을 제어한다.
또한, 이러한 프로그램은, 컴퓨터에 의해 판독 가능한 기억 매체에 기록되어 있던 것으로, 그 기억 매체로부터 제어 장치(60)의 기억부(62)에 인스톨된 것이어도 된다. 컴퓨터에 의해 판독 가능한 기억 매체로서는, 예를 들면 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등이 있다.
기억부(62)에는, UV 조사부(50)에 의한 자외광의 조사 각도와, 오목부(101) 내에 산화막(103)이 형성되는 깊이를 대응시킨 각도 정보가 기억되어 있어도 된다. 이 경우, 예를 들면, 기판 처리 장치(1)의 사용자는, 제어 장치(60)가 구비하는 도시하지 않는 조작부를 이용하여 오목부(101) 내의 산화막(103)의 형성 깊이를 입력한다. 그리고, 제어 장치(60)는, 입력된 형성 깊이에 대응하는 자외광의 조사 각도를 각도 정보에 의해 특정하고, 특정한 조사 각도가 되도록 조정 기구(51)를 제어하여 UV 조사부(50)의 각도를 조정할 수 있다.
<3. 기판 처리 장치의 구체적 동작>
이어서, 실시 형태에 따른 기판 처리 장치(1)의 구체적 동작에 대하여 도 6을 참조하여 설명한다. 도 6은 실시 형태에 따른 기판 처리 장치(1)가 실행하는 처리의 순서를 나타내는 순서도이다. 또한, 도 6에 나타내는 일련의 처리는, 제어부(61)에 의한 제어에 따라 실행된다.
도 6에 나타내는 바와 같이, 기판 처리 장치(1)에서는, 먼저, 기판 유지 처리가 행해진다(단계(S101)).
기판 유지 처리에 있어서, 기판 처리 장치(1)는, 도시하지 않는 반송 기구를 이용하여, 기판(W)을 웨이퍼 척(11)의 상면(11a)에 배치한다. 그리고, 기판 처리 장치(1)는, 예를 들면, 상면(11a)에 형성된 흡인구로부터 흡인을 행함으로써, 기판(W)을 기판 유지부(10)에 흡착 유지한다.
또한, 이러한 기판 유지 처리에 앞서, 기판(W)의 상면에는 오목부(101)(도 1 참조) 및 시드층(102)이 형성된다. 또한, 기판(W)의 상면에는, 시드층(102) 이외에, 예를 들면, SiO2 등의 절연층, Ta 또는 Ti 등의 배리어층 등이 형성되어도 된다.
이어서, 기판 처리 장치(1)에서는, 저해막 형성 처리가 행해진다(단계(S102)). 저해막 형성 처리에 있어서, 기판 처리 장치(1)는, 기판 유지부(10)를 이용하여 기판(W)을 회전시킨다. 또한, 기판 처리 장치(1)는, UV 조사부(50)로부터 자외광을 비스듬하게 조사시킨다. 이에 의해, 오목부(101)의 상부에 도금 저해막으로서의 산화막(103)이 형성된다.
저해막 형성 처리에 있어서, 기판(W)을 회전시킴으로써, UV 조사부(50)로부터 비스듬하게 조사된 자외광을, 산화막(103)을 형성하고자 하는 오목부(101)의 측면의 전둘레에 빠짐없이 쐬게 할 수 있다. 즉, 산화막(103)을 형성하고자 하는 오목부(101)의 측면의 주변에 오존을 빠짐없이 발생시킬 수 있다. 따라서, 도금 저해막으로서의 산화막(103)을 오목부(101)의 깊이 방향에 대하여 편향 없이 형성할 수 있다.
또한, 실시 형태에서는, UV 조사부(50)가 기판 처리 장치(1)에 내장되는 경우의 예를 나타냈지만, UV 조사부(50)는, 기판 처리 장치(1)와 별체인 저해막 형성 장치에 마련되어도 된다. 이 경우, 저해막 형성 장치는, 예를 들면, UV 조사부(50) 외에, 기판 처리 장치(1)가 구비하는 기판 유지부(10)와 동일한 기판 유지부를 구비한 구성으로 할 수 있다.
이어서, 기판 처리 장치(1)에서는, 도금 처리가 행해진다(단계(S103)). 도금 처리에 있어서, 기판 처리 장치(1)는, 노즐(41)로부터 기판(W) 상에 도금액을 공급함으로써 기판(W) 상에 도금액을 액 축적한다. 이어서, 기판 처리 장치(1)는, 전해 처리부(20)를 하강시킴으로써, 접촉 단자(23)의 선단부를 기판(W)의 외주부에 접촉시키고 또한 직접 전극(22)을 도금액에 직접 접촉시킨다. 그리고, 기판 처리 장치(1)는, 직접 전극(22)을 양극으로 하고, 기판(W)을 음극으로 하도록 기판(W)과 도금액에 전압을 인가하여, 직접 전극(22)과 기판(W)과의 사이에 전류를 흘린다.
이러한 도금 처리의 초기에 있어서, 오목부(101) 상부에 형성된 시드층(102)은, 산화막(103)에 의해 덮여 있기 때문에 도금액과 접촉하지 않는다. 따라서, 도금 처리의 초기에 있어서, 오목부(101)의 상부에는 도금막(104)은 형성되지 않는다. 한편, 오목부(101)의 상부 이외의 부분(중앙부, 하부, 저부등)에 형성된 시드층(102)은, 산화막(103)에 의해 덮여 있지 않다. 이 때문에, 오목부(101)의 상부 이외의 부분에는, 도금 처리의 초기부터, 즉, 기판(W)과 도금액에 전압을 인가한 직후부터 도금막(104)이 형성되기 시작한다.
이 후, 오목부(101)의 상부에 형성된 산화막(103)은, 도금액에 의해 용해된다. 이에 의해, 오목부(101) 상부의 시드층(102)이 노출되어, 도금액에 접촉하기 시작한다. 그 결과, 오목부(101)의 상부에 도금막(104)이 형성되기 시작하고, 최종적으로, 오목부(101)의 내부 전체에 도금막(104)이 매립된 상태가 된다. 도금 처리를 끝내면, 1 매의 기판(W)에 대한 기판 처리가 종료된다.
<4. 제 1 변형예>
도 7은 제 1 변형예에 따른 기판 처리 장치의 구성을 나타내는 도이다. 도 7에 나타내는 바와 같이, 제 1 변형예에 따른 기판 처리 장치(1A)는 열 처리 장치(1A1)와, 도금 장치(1A2)를 구비한다. 도금 장치(1A2)는, 예를 들면, 상술한 기판 처리 장치(1)와 동일한 구성을 가진다.
열 처리 장치(1A1)는, 예를 들면 수소 또는 암모니아 등의 환원성 분위기 중에 있어서 기판(W)을 열 처리함으로써, 기판(W)의 표면에 형성된 자연 산화막을 제거한다.
제 1 변형예에 따른 기판 처리 장치(1A)는, 열 처리 장치(1A1)를 이용하여 기판(W)의 표면에 형성된 자연 산화막을 제거한 후, 도금 장치(1A2)를 이용하여 도 6에 나타내는 단계(S101 ~ S103)의 처리를 행한다. 이와 같이, 저해막 형성 처리(단계(S102)) 전에, 기판(W)에 형성된 자연 산화막을 제거해 둠으로써, 저해막 형성 처리에 있어서 원하는 막 두께의 산화막(103)을 형성할 수 있다. 구체적으로, 저해막 형성 처리 후에 있어서의 산화막(103)의 막 두께가 원하는 막 두께보다 두꺼워지는 것을 억제할 수 있다.
또한, 여기서는, 자연 산화막 제거 처리가 도금 장치(1A2)와 별체인 열 처리 장치(1A1)에 있어서 행해지는 경우의 예에 대하여 설명했지만, 자연 산화막 제거 처리는, 도금 장치(1A2)에 있어서 행해져도 된다. 이 경우, 도금 장치(1A2)는, 예를 들면, 분위기를 밀폐 가능한 챔버와, 수소 또는 암모니아 등의 환원성 가스를 챔버 내로 공급하는 기체 공급부와, 예를 들면 웨이퍼 척(11)에 내장되어 기판(W)을 가열하는 가열부를 더 구비하고 있으면 된다.
또한, 자연 산화막 제거 처리는, 예를 들면, Ar 가스 등의 불활성 가스를 이용한 스퍼터링에 의해서도 실현 가능하다. 즉, 이온화된 불활성 가스를 기판(W)의 표면에 고속으로 충돌시킴으로써 기판(W)의 표면으로부터 자연 산화막을 제거해도 된다.
<5. 제 2 변형예>
이어서, 제 2 변형예에 따른 기판 처리 장치의 구성에 대하여 도 8을 참조하여 설명한다. 도 8은 제 2 변형예에 따른 기판 처리의 설명도이다.
도 8에 나타내는 바와 같이, 제 2 변형예에 따른 기판 처리 장치(1B)는 열 처리 장치(1B1)와, 증착 장치(1B2)와, 도금 장치(1B3)를 구비한다.
열 처리 장치(1B1)는, 제 1 변형예에 따른 1A1과 마찬가지로, 기판(W)에 대하여 분위기 열 처리를 행함으로써 기판(W)의 자연 산화막을 제거한다. 또한, 도금 장치(1B3)는, 예를 들면, 상술한 기판 처리 장치(1)로부터 UV 조사부(50) 및 조정 기구(51)를 생략한 구성을 가진다.
증착 장치(1B2)는, 예를 들면 스퍼터링법을 이용하여 기판(W)에 산화막(103)을 증착시키는 스퍼터링 장치이다. 증착 장치(1B2)는, 감압 분위기 하에 있어서, 성막 재료인 타겟에 대하여 이온화된 불활성 가스를 충돌시킴으로써, 타겟으로부터 성막 재료의 원자를 방출시켜 기판(W)의 표면에 부착, 퇴적시킨다. 이러한 증착 장치(1B2)는, 성막 재료의 원자를 기판(W)의 표면에 대하여 비스듬하게 방출시킨다. 이에 의해, 오목부(101)의 하부 및 저부에 산화막(103)이 부착, 퇴적하는 것을 억제할 수 있다. 즉, 오목부(101)의 상부에만 산화막(103)을 형성할 수 있다.
또한, 증착 장치(1B2)는, CVD(Chemical Vapor Deposition)법을 이용하여 기판(W)에 산화막(103)을 증착시키는 CVD 장치여도 된다. 이 경우, 증착 장치(1B2)는, 대기 중 또는 감압 분위기 하에 있어서, 성막 재료를 포함한 원료 가스를 공급하면서, 직진성을 가지는 광 또는 플라즈마를 기판(W)의 표면에 대하여 비스듬하게 조사한다. 오목부(101)의 하부 및 저부에는 광 또는 플라즈마가 도달하지 않기 때문에, 오목부(101)의 상부 이외의 부분에 산화막(103)이 부착, 퇴적하는 것을 억제할 수 있다. 즉, 오목부(101)의 상부에만 산화막(103)을 형성할 수 있다.
제 2 변형예에 따른 기판 처리 장치(1B)는, 먼저, 열 처리 장치(1B1)를 이용하여 자연 산화막 제거 처리를 행한 후, 증착 장치(1B2)를 이용하여 저해막 형성 처리를 행한다. 이 후, 기판 처리 장치(1B)는, 도금 장치(1A2)를 이용하여 도금 처리를 행한다.
이와 같이, 저해막 형성 처리는, 증착법을 이용하여 행해져도 된다. 시드층(102)에 산화막(103)을 퇴적시키는 증착법을 이용함으로써, 시드층(102)의 두께를 얇게 하지 않고, 시드층(102) 상에 산화막(103)을 형성할 수 있다.
<6. 제 3 변형예>
이어서, 제 3 변형예에 따른 기판 처리의 내용에 대하여 도 9 ~ 도 11을 참조하여 설명한다. 도 9 ~ 도 11은 제 3 변형예에 따른 기판 처리의 설명도이다.
도 9에 나타내는 도금 저해막(103C)은, 상술한 산화막(103)과 달리, 도금막에 용해되지 않는다. 이러한 도금 저해막(103C)으로서는, 예를 들면, PTFE(폴리 테트라 플루오르 에틸렌), PFA(테트라 플루오르 에틸렌·퍼플루오르 알킬 비닐 에테르 공중합체) 등의 수지막이 이용된다. 또한, 도금 저해막(103C)으로서는, 실리콘 산화막 또는 실리콘 질화막 등의 실리콘계 막을 이용할 수도 있다.
제 3 변형예에 따른 기판 처리에서는, 도금 처리에 의해 오목부(101)에 대한 도금막(104)의 매립이 행해진 후, 기판(W)에 잔존하는 저해막(103C)을 제거하는 처리가 행해진다.
예를 들면, 도 10에 나타내는 바와 같이, 제 3 변형예에 따른 기판 처리에서는, CMP(Chemical Mechanical Polishing)에 따른 기판(W) 표면의 연마 처리가 행해진다. 연마 처리에 있어서, 기판(W)은, 저해막(103C)이 기판(W)으로부터 제거될 때까지 연마된다(도 11 참조).
이와 같이, 저해막(103C)은, 도금 처리 후의 기계 연마에 의해 기판(W)으로부터 제거되어도 된다.
상술한 바와 같이, 실시 형태에 따른 기판 처리 방법은, 준비 공정과, 저해막 형성 공정(일례로서, 저해막 형성 처리)과, 도금 공정(일례로서, 도금 처리)을 포함한다. 준비 공정은, 표면에 오목부(일례로서, 오목부(101))가 형성되고, 또한, 표면 및 오목부의 내면에 시드층(일례로서, 시드층(102))이 형성된 기판(일례로서, 기판(W))을 준비한다. 저해막 형성 공정은, 오목부의 상부에 도금 저해막(일례로서, 산화막(103), 도금 저해막(103C))을 형성한다. 도금 공정은, 저해막 형성 공정 후, 기판에 도금액을 접촉시킴으로써, 오목부에 도금막을 형성하여 오목부를 도금막(일례로서, 도금막(104))으로 메운다.
오목부의 상부에 도금 저해막이 형성된 상태에서 도금 공정이 행해지기 때문에, 오목부의 내부가 도금막으로 메워지기 전에 오목부의 개구부가 도금막으로 폐색되어 버리는 것을 억제할 수 있다. 따라서, 억제제 또는 촉진제 등의 첨가제를 더하지 않고, 오목부에 대한 도금막의 매립을 양호하게 행할 수 있다.
저해막 형성 공정은, 직진성을 가지는 광을 기판의 표면에 대하여 비스듬하게 조사함으로써, 오목부의 상부에 도금 저해막을 형성해도 된다.
구체적으로, 저해막 형성 공정은, 기판의 표면에 대하여 자외광을 비스듬하게 조사함으로써, 오목부의 상부 주변에 오존을 발생시켜 오목부의 상부에 형성된 시드층을 산화시킴으로써, 오목부의 상부에 산화막을 형성한다.
직진성을 가지는 광을 비스듬하게 조사함으로써, 광이 오목부의 깊은 부분에 도달하지 않도록 할 수 있다. 즉, 오목부(101)의 상부에만 광을 쪼여, 오목부(101)의 상부에만 산화막을 형성할 수 있다.
저해막 형성 공정은, 스퍼터링법을 이용하여, 성막 재료에 이온 입자를 충돌시킴으로써 성막 재료의 원자를 기판의 표면에 대하여 비스듬하게 방출시킴으로써, 오목부의 상부에 형성된 시드층에 산화막을 퇴적시켜도 된다.
또한, 저해막 형성 공정은, CVD(Chemical Vapor Deposition)법을 이용하여, 성막 재료를 포함한 원료 가스가 공급된 분위기 중에 있어서, 직진성을 가지는 광 또는 플라즈마를 기판의 표면에 대하여 비스듬하게 조사함으로써, 오목부의 상부에 형성된 시드층에 산화막을 퇴적시켜도 된다.
CVD 또는 스퍼터링과 같이, 시드층에 산화막을 퇴적시키는 증착법을 이용함으로써, 시드층의 두께를 얇게 하지 않고, 시드층 상에 산화막을 형성할 수 있다.
도금 공정은, 도금액을 이용하여 산화막을 용해시키면서, 오목부에 도금막을 형성하여 오목부를 도금막으로 메워도 된다. 도금 공정에 있어서, 오목부의 깊은 부분에 뒤쳐져, 오목부의 상부에 도금막이 형성되기 시작하기 때문에, 오목부의 내부가 도금막으로 메워지기 전에 오목부의 개구부가 도금막으로 폐색되어 버리는 것을 억제할 수 있다. 또한, 오목부에 도금막을 매립하는 처리와, 산화막을 제거하는 처리를 병행하여 행할 수 있는 점에서, 기판 처리의 효율화를 도모할 수 있다.
실시 형태에 따른 기판 처리 방법은, 연마 공정(일례로서, 연마 처리)을 더 포함하고 있어도 된다. 연마 공정은, 도금 공정 후, 오목부의 상부를 도금 저해막과 함께 기계 연마에 의해 제거한다. 이에 의해, 불필요해진 도금 저해막을 기판으로부터 제거할 수 있다.
실시 형태에 따른 기판 처리 방법은, 자연 산화막 제거 공정(일례로서, 자연 산화막 제거 처리)을 더 포함하고 있어도 된다. 자연 산화막 제거 공정은, 준비 공정 후, 저해막 형성 공정 전에, 기판에 형성된 자연 산화막을 제거한다. 이에 의해, 저해막 형성 공정에 있어서 원하는 막 두께의 도금 저해막을 형성할 수 있다.
또한, 실시 형태에 따른 기판 처리 장치(일례로서, 기판 처리 장치(1), 기판 처리 장치(1A), 기판 처리 장치(1B))는, 저해막 형성부(일례로서, 기판 유지부(10), UV 조사부(50), 조정 기구(51))와, 도금액 공급부(일례로서, 처리액 공급 기구(40))를 구비한다. 저해막 형성부는, 표면에 오목부(일례로서, 오목부(101))가 형성되고, 또한, 표면 및 오목부의 내면에 시드층(일례로서, 시드층(102))이 형성된 기판(일례로서, 기판(W))에 있어서의 오목부의 상부에 도금 저해막(일례로서, 산화막(103) 및 도금 저해막(103C))을 형성한다. 도금액 공급부는, 오목부의 상부에 도금 저해막이 형성된 기판에 도금액을 공급한다. 이에 의해, 억제제 또는 촉진제 등의 첨가제를 더하지 않고, 오목부에 대한 도금막의 매립을 양호하게 행할 수 있다.
금회 개시된 실시 형태는 모든 점에서 예시로 제한적인 것은 아니라고 생각되어야 한다. 실로, 상기한 실시 형태는 다양한 형태로 구현될 수 있다. 또한, 상기의 실시 형태는, 첨부한 청구의 범위 및 그 취지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
W : 기판
1 : 기판 처리 장치
10 : 기판 유지부
11 : 웨이퍼 척
20 : 전해 처리부
22 : 직접 전극
23 : 접촉 단자
30 : 전압 인가부
40 : 처리액 공급 기구
50 : UV 조사부
51 : 조정 기구

Claims (9)

  1. 표면에 오목부가 형성되고, 또한, 상기 표면 및 상기 오목부의 내면에 시드층이 형성된 기판을 준비하는 준비 공정과,
    상기 오목부의 상부에 도금 저해막을 형성하는 저해막 형성 공정과,
    상기 저해막 형성 공정 후, 상기 기판에 도금액을 접촉시킴으로써, 상기 오목부에 도금막을 형성하여 상기 오목부를 상기 도금막으로 매립하는 도금 공정
    을 포함하는, 기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 저해막 형성 공정은,
    직진성을 가지는 광을 상기 기판의 표면에 대하여 비스듬하게 조사함으로써, 상기 오목부의 상부에 상기 도금 저해막을 형성하는, 기판 처리 방법.
  3. 제 2 항에 있어서,
    상기 저해막 형성 공정은,
    상기 기판의 표면에 대하여 자외광을 비스듬하게 조사함으로써, 상기 오목부의 상부 주변에 오존을 발생시켜 상기 오목부의 상부에 형성된 상기 시드층을 산화시킴으로써, 상기 오목부의 상부에 상기 도금 저해막으로서의 산화막을 형성하는, 기판 처리 방법.
  4. 제 1 항에 있어서,
    상기 저해막 형성 공정은,
    스퍼터링법을 이용하여, 성막 재료에 이온 입자를 충돌시킴으로써 상기 성막 재료의 원자를 상기 기판의 표면에 대하여 비스듬하게 방출시킴으로써, 상기 오목부의 상부에 형성된 상기 시드층에 상기 도금 저해막으로서의 산화막을 퇴적시키는, 기판 처리 방법.
  5. 제 1 항에 있어서,
    상기 저해막 형성 공정은,
    CVD(Chemical Vapor Deposition)법을 이용하여, 성막 재료를 포함한 원료 가스가 공급된 분위기 중에 있어서, 직진성을 가지는 광 또는 플라즈마를 상기 기판의 표면에 대하여 비스듬하게 조사함으로써, 상기 오목부의 상부에 형성된 상기 시드층에 상기 도금 저해막으로서의 산화막을 퇴적시키는, 기판 처리 방법.
  6. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 도금 공정은,
    상기 도금액을 이용하여 산화막을 용해시키면서, 상기 오목부에 도금막을 형성하여 상기 오목부를 상기 도금막으로 메우는, 기판 처리 방법.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 도금 공정 후, 상기 오목부의 상부를 상기 도금 저해막과 함께 기계 연마에 의해 제거하는 연마 공정
    을 더 포함하는, 기판 처리 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 준비 공정 후, 상기 저해막 형성 공정 전에, 상기 기판에 형성된 자연 산화막을 제거하는 자연 산화막 제거 공정
    을 더 포함하는, 기판 처리 방법.
  9. 표면에 오목부가 형성되고, 또한, 상기 표면 및 상기 오목부의 내면에 시드층이 형성된 기판에 있어서의 상기 오목부의 상부에 도금 저해막을 형성하는 저해막 형성부와,
    상기 오목부의 상부에 상기 도금 저해막이 형성된 상기 기판에 도금액을 공급하는 도금액 공급부
    를 구비하는, 기판 처리 장치.
KR1020227000522A 2019-06-18 2020-06-08 기판 처리 방법 및 기판 처리 장치 KR20220024438A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019112782 2019-06-18
JPJP-P-2019-112782 2019-06-18
PCT/JP2020/022492 WO2020255772A1 (ja) 2019-06-18 2020-06-08 基板処理方法および基板処理装置

Publications (1)

Publication Number Publication Date
KR20220024438A true KR20220024438A (ko) 2022-03-03

Family

ID=74037275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227000522A KR20220024438A (ko) 2019-06-18 2020-06-08 기판 처리 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US11781215B2 (ko)
JP (1) JP7254178B2 (ko)
KR (1) KR20220024438A (ko)
TW (1) TW202113947A (ko)
WO (1) WO2020255772A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003328180A (ja) 2002-05-17 2003-11-19 Denso Corp 有底孔のめっき充填方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54126641A (en) * 1978-03-27 1979-10-02 Kawasaki Steel Co Production of one side plated steel plate
JPH01108746A (ja) * 1987-10-21 1989-04-26 Toshiba Corp 半導体装置の製造方法
US6140234A (en) * 1998-01-20 2000-10-31 International Business Machines Corporation Method to selectively fill recesses with conductive metal
JP3672760B2 (ja) 1999-02-17 2005-07-20 ユナイテッド マイクロエレクトロニクス コープ デュアルダマシンおよび相互接続の形成方法
KR100331570B1 (ko) * 2000-06-13 2002-04-06 윤종용 전기도금법을 이용한 반도체 메모리 소자의 커패시터제조방법
TW523870B (en) * 2000-11-02 2003-03-11 Ebara Corp Method for forming interconnects and semiconductor device
US6638365B2 (en) * 2001-10-09 2003-10-28 Chartered Semiconductor Manufacturing Ltd. Method for obtaining clean silicon surfaces for semiconductor manufacturing
JP2003129298A (ja) * 2001-10-17 2003-05-08 Matsushita Electric Ind Co Ltd メッキ液評価装置、メッキ液評価方法、電子デバイスの製造装置及び電子デバイスの製造方法
US6787460B2 (en) * 2002-01-14 2004-09-07 Samsung Electronics Co., Ltd. Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
JP2004342750A (ja) * 2003-05-14 2004-12-02 Toshiba Corp 電子デバイスの製造方法
US8529738B2 (en) * 2005-02-08 2013-09-10 The Trustees Of Columbia University In The City Of New York In situ plating and etching of materials covered with a surface film
US20060234499A1 (en) * 2005-03-29 2006-10-19 Akira Kodera Substrate processing method and substrate processing apparatus
JP2007009247A (ja) * 2005-06-28 2007-01-18 Ebara Corp 基板処理装置及び基板処理方法
JP2006307279A (ja) * 2005-04-28 2006-11-09 Ebara Corp めっき膜形成方法、めっき抑制剤塗布装置、金属蒸着装置
JP2006274369A (ja) * 2005-03-29 2006-10-12 Ebara Corp 基板配線形成方法、基板配線形成装置、及びめっき抑制物質転写スタンプ
US8802214B2 (en) * 2005-06-13 2014-08-12 Trillion Science, Inc. Non-random array anisotropic conductive film (ACF) and manufacturing processes
JP4309873B2 (ja) * 2005-06-30 2009-08-05 株式会社東芝 電子デバイスの製造方法
JP2007262486A (ja) * 2006-03-28 2007-10-11 Ebara Corp 基板のめっき方法及び装置
KR100756809B1 (ko) * 2006-04-28 2007-09-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8293647B2 (en) * 2008-11-24 2012-10-23 Applied Materials, Inc. Bottom up plating by organic surface passivation and differential plating retardation
JP6359444B2 (ja) * 2014-12-25 2018-07-18 東京エレクトロン株式会社 配線層形成方法、配線層形成システムおよび記憶媒体
JPWO2018230377A1 (ja) * 2017-06-14 2020-04-09 東京エレクトロン株式会社 基板処理方法
GB2574177B (en) * 2018-01-25 2021-07-14 Semsysco Gmbh Method and device for plating a recess in a substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003328180A (ja) 2002-05-17 2003-11-19 Denso Corp 有底孔のめっき充填方法

Also Published As

Publication number Publication date
WO2020255772A1 (ja) 2020-12-24
US11781215B2 (en) 2023-10-10
JPWO2020255772A1 (ko) 2020-12-24
US20220275502A1 (en) 2022-09-01
JP7254178B2 (ja) 2023-04-07
TW202113947A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
KR102546220B1 (ko) 코발트 막 전착을 위한 화학 첨가제들 및 프로세스
KR101025986B1 (ko) 성막 방법, 플라즈마 성막 장치 및 기억 매체
KR102513108B1 (ko) 반도체 프로세싱을 위한 대기압 플라즈마 장치
TWI624567B (zh) 真空電鍍槽
US10030308B2 (en) Plating method, plating system and storage medium
KR101739613B1 (ko) Cu 배선의 형성 방법
US20210156045A1 (en) Copper electrofill on non-copper liner layers
CN116134182A (zh) 电镀纳米双晶和非纳米双晶铜特征
TW201301391A (zh) 利用碳電漿浸入以修復低介電常數材料之方法
KR20210150604A (ko) 반도체 디바이스 제작 시 금속들의 전착 (electrodeposition) 동안 시드 층들의 보호
KR20220024438A (ko) 기판 처리 방법 및 기판 처리 장치
US9922835B2 (en) Plating method, plating apparatus, and storage medium
KR101532456B1 (ko) 습식 에지 세정을 향상시키는 베벨 플라즈마 처리
TWI234805B (en) Pre-clean chamber with wafer heating apparatus and method of use
WO2019151078A1 (ja) 多層配線の形成方法および記憶媒体
JP7099675B1 (ja) エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置
US20220396894A1 (en) Wafer shielding for prevention of lipseal plate-out
JP3958259B2 (ja) 銅薄膜形成方法
KR20230006883A (ko) 웨이퍼 에지에서 재료 무결성을 유지하기 위한 립시일 (lipseal) 에지 배제 엔지니어링
KR20230103914A (ko) Pvd 장치를 동작시키는 방법
TW202046407A (zh) 記憶體元件的退火處理
CN117751433A (zh) 蚀刻方法、半导体装置的制造方法、蚀刻程序以及等离子体处理装置
TWI473192B (zh) 具有側面保護之半導體晶圓製程方法及系統
JPH10265949A (ja) 銅薄膜形成方法
JP2008130575A (ja) 膜形成材料および膜形成方法

Legal Events

Date Code Title Description
A201 Request for examination