KR101532456B1 - 습식 에지 세정을 향상시키는 베벨 플라즈마 처리 - Google Patents

습식 에지 세정을 향상시키는 베벨 플라즈마 처리 Download PDF

Info

Publication number
KR101532456B1
KR101532456B1 KR1020107013634A KR20107013634A KR101532456B1 KR 101532456 B1 KR101532456 B1 KR 101532456B1 KR 1020107013634 A KR1020107013634 A KR 1020107013634A KR 20107013634 A KR20107013634 A KR 20107013634A KR 101532456 B1 KR101532456 B1 KR 101532456B1
Authority
KR
South Korea
Prior art keywords
copper
substrate
edge
beveled edge
plasma
Prior art date
Application number
KR1020107013634A
Other languages
English (en)
Other versions
KR20100108345A (ko
Inventor
3세 앤드류 디 베일리
윤상 김
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20100108345A publication Critical patent/KR20100108345A/ko
Application granted granted Critical
Publication of KR101532456B1 publication Critical patent/KR101532456B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02082Cleaning product to be cleaned
    • H01L21/02087Cleaning of wafer edges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

본 명세서에서 설명되는 다양한 실시형태들은 프로세스 수율을 개선하기 위해 베벨 에지 상의 원하지 않는 증착들의 제거의 개선된 메커니즘들을 제공한다. 실시형태들은, 베벨 에지에서의 구리를 구리에 비하여 고 에칭 선택도로 유체에 의해 습식 에칭될 수 있는 구리 화합물로 변환하기 위해 구리 도금된 기판의 베벨 에지를 처리하는 장치들 및 방법들을 제공한다. 일 실시형태에서, 구리에 비해 고 선택도의 구리 화합물의 습식 에칭은 습식 에칭 프로세싱 챔버에서 기판 베벨 에지에서의 비휘발성 구리의 제거를 허용한다. 베벨 에지에서의 플라즈마 처리는 기판의 최단 에지까지 약 0.5 ㎜ 또는 약 0.25 ㎜ 와 같이, 약 1 ㎜ 와 같은 약 2 ㎜ 이하의 정밀한 공간적인 제어로 베벨 에지에서의 구리가 제거되도록 허용한다. 또한, 베벨 에지 구리 제거를 위한 상술된 장치들 및 방법들은 구리 에칭 유체가 디바이스 영역들 상에 스플래시되어 결함들 및 구리 막들의 박화를 발생시키는 문제들을 갖지 않는다. 따라서, 디바이스 수율이 크게 개선될 수 있다.

Description

습식 에지 세정을 향상시키는 베벨 플라즈마 처리{BEVEL PLASMA TREATMENT TO ENHANCE WET EDGE CLEAN}
본 발명은 일반적으로 기판 제조 기술들에 관한 것으로, 특히 베벨 에지에서의 구리와 같은 막을 액체 가용성 재료로 변환시키기 위해 플라즈마 노출을 사용하기 위한 장치들 및 방법들에 관한 것이다. 그 후, 베벨 에지에서의 변환된 막은 고 에칭 선택도로 습식 에칭 케미스트리에 의해 제거된다.
예컨대 평판 디스플레이 제조에서 사용되는 것과 같은 글라스 패널 또는 반도체 기판 (또는 웨이퍼) 과 같은 기판의 프로세싱에서, 플라즈마가 종종 채용된다. 기판 프로세싱 동안에, 기판 (또는 웨이퍼) 은 복수의 다이들 또는 직사각형 영역들로 분할된다. 복수의 다이들의 각각은 집적 회로가 될 것이다. 그 후, 재료들이 선택적으로 제거되고 (또는 에칭되고) 증착되는 일련의 단계들에서 기판이 프로세싱된다.
구리는 구리의 알루미늄보다 더 낮은 저항률, 더 우수한 일렉트로마이그레이션 (electromigration) 및 응력-보이드 저항 (stress-void resistance) 으로 인해 많은 집적 회로 제조자들에 대해 디바이스 인터커넥트들을 위한 도체의 선택이 되고 있다. 구리 인터커넥트 구조를 형성하는 일 방법은 전기도금 프로세스를 채용한다. 통상적인 구리 전기도금 프로세스에서, 먼저 탄탈륨 (Ta) 및/또는 질화 탄탈륨 (TaN) 의 배리어 층이 기판 위에 증착된다. 다음으로, 배리어 층 위에 구리 시드 층이 형성된다. 화학 기상 증착 (CVD) 및 물리 기상 증착 (PVD) 을 포함하는 다양한 기술들에 의해 구리 시드 층이 증착될 수 있다. 그 후, 때때로 갭-필 층인 구리 층을 구리 시드 층 위에 증착하기 위해 전해질 도금액 (electrolyte plating solution) 의 배쓰 (bath) 내에 기판이 위치된다.
도금이 완료된 이후에, 통상적으로, 기판 상의 과도한 또는 잔여의 도금액을 제거 및 중화시키기 위해 탈이온수 (de-ionized water) 를 포함하는 용액이 적용되는 린싱 스테이션으로 기판이 이송된다. 도금 프로세스 동안에, 기판의 배면측 및/또는 베벨 에지 상에 원하지 않는 구리 도금이 발생할 수도 있으며, 이는 파티클들의 소스들이 될 수도 있다. 기판 배면측 상의 원하지 않는 구리 도금의 제거는 비교적 간단하다. 그러나, 베벨 에지 상의 원하지 않는 구리 도금의 제거는 더 어렵다.
전술한 바를 고려하면, 프로세스 수율을 개선하기 위해 베벨 에지 상의 원하지 않는 증착들의 제거의 개선된 메커니즘들을 제공하는 장치들 및 방법들이 필요하다.
개요
넓게 말하자면, 실시형태들은, 프로세스 수율을 개선하기 위해 베벨 에지 상의 원하지 않는 증착들의 제거의 개선된 메커니즘들을 제공함으로써 필요를 충족시킨다. 상술된 실시형태들은, 베벨 에지에서의 구리를 구리에 비하여 고 에칭 선택도로 유체에 의해 습식 에칭될 수 있는 구리 화합물로 변환하기 위해 구리 도금된 기판의 베벨 에지를 처리하는 장치들 및 방법들을 제공한다. 다르게는, 구리 화합물은 전용 베벨 에지 플라즈마 에칭 챔버에서 에칭될 수 있다. 구리 화합물의 습식 에칭 또는 건식 에칭은 습식 에칭 프로세싱 챔버 또는 전용 건식 에칭 플라즈마 챔버에서의 비휘발성 구리의 제거를 허용한다. 베벨 에지에서의 플라즈마 처리는 기판의 최단 에지까지 약 0.1 ㎜, 약 0.5 ㎜, 또는 약 0.25 ㎜ 와 같이, 약 2 ㎜ 이하까지 정밀한 공간적인 제어로 베벨 에지에서의 구리가 제거되도록 허용한다. 또한, 베벨 에지 구리 제거를 위한 상술된 장치들 및 방법들은 구리 에칭 유체가 디바이스 영역들 상에 스플래시되어 결함들 및 구리 막들의 박화를 발생시키는 문제들을 갖지 않는다. 따라서, 디바이스 수율이 크게 개선될 수 있다.
본 발명이 프로세스, 장치, 또는 시스템을 포함하는 다수의 방식들로 구현될 수 있다는 것을 인지해야 한다. 본 발명의 여러 발명의 실시형태들이 이하 설명된다.
일 실시형태에서, 기판의 베벨 에지 상의 구리 막을 처리하여 구리 막을 습식 에칭에 의해 제거될 구리 화합물로 변환하는 방법이 제공된다. 그 방법은 플라즈마 처리 챔버 내의 기판 지지대 상에 기판을 위치시키는 단계를 포함한다. 그 방법은 또한, 기판 지지대로부터 떨어져 배치된 가스 분배 플레이트 내에 임베딩되어 위치된 가스 피드를 통해 처리 가스를 흘리는 단계를 포함한다. 그 방법은 또한, 기판의 베벨 에지 근처에서 처리 플라즈마를 생성하여 기판의 베벨 에지 상의 구리 막을 구리 화합물로 변환하는 단계를 포함한다. 생성된 처리 플라즈마는 기판의 최단 에지로부터 약 2 ㎜ 미만의 구리 막을 구리 화합물로 변환한다. 또한, 그 방법은 베벨 에지 상의 구리 화합물을 제거하기 위해 습식 에칭 유체를 갖는 습식 에칭 장치 내에 기판을 위치시키는 단계를 포함한다.
다른 실시형태에서, 기판의 베벨 에지 상의 구리 막을 처리하여 구리 막을 습식 에칭에 의해 제거될 구리 화합물로 변환하는 방법이 제공된다. 그 방법은, 기판의 배면측 상의 구리 막을 제거하는 단계, 및 기판의 배면측 상의 구리 막이 제거된 이후에, 플라즈마 처리 챔버 내의 기판 지지대 상에 기판을 위치시키는 단계를 포함한다. 그 방법은 또한, 기판 지지대로부터 떨어져 배치된 가스 분배 플레이트 내에 임베딩되어 위치된 가스 피드를 통해 처리 가스를 흘리는 단계를 포함한다. 그 방법은 또한, 기판의 베벨 에지 근처에서 처리 플라즈마를 생성하여 기판의 베벨 에지 상의 구리 막을 구리 화합물로 변환하는 단계를 포함한다. 생성된 처리 플라즈마는 기판의 최단 에지로부터 약 2 ㎜ 미만의 구리 막을 구리 화합물로 변환한다. 또한, 그 방법은 베벨 에지 상의 구리 화합물을 제거하기 위해 습식 에칭 유체를 갖는 습식 에칭 장치 내에 기판을 위치시키는 단계를 포함한다. 베벨 에지 상의 구리 화합물은 구리 막에 비해 약 20:1 보다 더 큰 습식 에칭 선택도로 습식 에칭 유체에 의해 베벨 에지로부터 에칭된다.
본 발명의 다른 양태들 및 장점들은, 본 발명의 원리들을 예로써 예시하는 첨부 도면들과 함께 취해진 다음의 상세한 설명으로부터 명백하게 될 것이다.
도면의 간단한 설명
본 발명은 첨부 도면들과 함께 다음의 상세한 설명에 의해 용이하게 이해될 것이며, 유사한 참조 번호들은 유사한 구조 엘리먼트들을 표시한다.
도 1a는 본 발명의 일 실시형태에 따른, 구리 도금된 기판의 단면도를 도시한다.
도 1b는 본 발명의 일 실시형태에 따른, 기판 배면측 및 베벨 에지로부터 원하지 않는 구리를 제거하기 위한 장치를 도시한다.
도 1c는 본 발명의 일 실시형태에 따른, 구리-에칭 유체가 기판 배면측으로부터 확산되어 베벨 에지 및 기판 전면측의 일부를 커버한 이후의 구리 도금된 기판의 일부의 단면을 도시한다.
도 1d는 본 발명의 일 실시형태에 따른, 배면측 및 베벨 에지 상의 원하지 않는 구리를 제거하는 프로세싱 단계 이후의 구리 도금된 기판을 도시한다.
도 2a는 본 발명의 일 실시형태에 따른, 베벨 에지 근처에서 플라즈마에 노출되는 구리 도금된 기판의 단면을 도시한다.
도 2b는 본 발명의 일 실시형태에 따른, 베벨 에지에서의 구리 화합물을 제거하기 위해 구리 도금된 기판이 습식 에칭을 통과한 이후의 구리 도금된 기판을 도시한다.
도 3은 본 발명의 일 실시형태에 따른, 베벨 에지 플라즈마를 생성하도록 구성된 플라즈마 시스템의 단면도를 도시한다.
도 3a는 본 발명의 일 실시형태에 따른, 도 3의 베벨 에지를 갖는 확대된 영역 B의 단면도를 도시한다.
도 4a는 본 발명의 일 실시형태에 따른, 베벨 에지에서의 구리를 제거하는 프로세스 플로우를 도시한다.
도 4b는 본 발명의 다른 실시형태에 따른, 베벨 에지에서의 구리를 제거하는 프로세스 플로우를 도시한다.
상세한 설명
프로세스 수율을 개선하기 위해 웨이퍼들의 베벨 에지들 상의 원하지 않는 증착들을 제거하기 위한 개선된 메커니즘들에 대한 여러 예시적인 실시형태들이 제공된다. 여기서 설명되는 특정 세부사항들의 일부 또는 전부가 없이도 본 발명이 실시될 수도 있다는 것이 당업자에게 명백할 것이다.
도 1a는 본 발명에 따른, 전면측 (110), 배면측 (120), 및 전면측과 배면측 사이의 최단 에지 (very edge) (130) 를 갖는 기판 바디 (100) 를 갖는 구리-도금된 기판 (105) 의 단면도를 도시한다. 기판 바디 (100) 는 다른 막들 및 피쳐들이 없는 웨이퍼일 수도 있다. 또한, 기판 바디 (100) 는 이전의 프로세싱으로부터의 다양한 막들 및 피쳐들을 가질 수도 있다. 도 1a의 기판 (105) 은 기판 전면측 (110) 이 아래를 향하게 뒤집혀서 홀딩된다. 도 1a에서, 기판 전면측 (110) 및 최단 에지 (130) 를 커버하는, 탄탈륨 (Ta) 및/또는 질화 탄탈륨 (TaN) 과 같은 배리어 층 (101) 이 존재한다. 일 실시형태에서, Ta, TaN, 또는 Ta/TaN 배리어 층의 두께는 150 Å 미만이다. 배리어 층 (101) 은 기판 전면측 및 베벨 에지를 커버하고, 때때로 기판 배면측의 일부를 커버한다.
배리어 층 (101) 위에는, 구리 도금 동안에 핵형성 사이트 (nucleation site) 들을 개시하는데 요구되는 구리 시드 층 (102) 이 존재한다. 구리 시드 층 (102) 은 화학 기상 증착 (CVD) 또는 물리 기상 증착 (PVD) 에 의해 증착될 수 있다. 도 1a의 실시형태에 도시된 구리 시드 층 (102) 은 PVD에 의해 증착되고, 기판 전면측 및 베벨 에지를 커버하고 때때로 기판 배면측의 일부를 커버한다. 일 실시형태에서, 구리 시드 층의 두께는 2000 Å 미만일 수 있고, 바람직하게는 1000 Å 미만이다. 구리 시드 층 (102) 위에는, 전기-화학 도금 (ECP) 과 같은 도금 프로세스에 의해 증착된 구리 층 (103) 이 존재한다. 구리 층의 두께는 약 500 Å 내지 약 8000 Å 이다.
도금 프로세스 동안에, 시드 층 (102) 위에 구리 층 (103) 이 형성된다. 구리 시드 층 (102) 에 의해 커버되는 기판의 부분들 상에 구리 층 (103) 이 주로 형성된다. 구리 층 (103) 이 형성된 이후에, 기판의 최단 에지 (130) 를 커버하는 구리 표면 (131) 및 기판 (100) 의 전면측을 커버하는 구리 표면 (111) 이 존재한다.
도금 프로세스 동안에, 원하지 않는 구리 도금이 기판의 에지 및/또는 배면측 상에서 발생할 수도 있다. 그러한 원하지 않는 도금의 정도는 시드 층의 포메이션 (formation) 에 부분적으로 의존한다. 또한, 몇몇 구리 도금 프로세스들은 기판의 예컨대 외곽 2 ㎜ 와 같은 최외곽 주연 (periphery) 으로부터 증착을 제외시키기 위해 시드 층의 증착 동안에 쉐도우 (shadow) 마스크 또는 유사한 기술을 사용한다. 도 1a에 도시된 예는 시드 층의 증착 동안에 쉐도우 마스크를 사용하지 않는다.
일 실시형태에서, 에지 비드 (150) 로서 도시된, 구리 도금의 과도한 빌드-업이 층 (103) 의 에지에 형성된다. 에지 비드 (150) 는 시드 층 (102) 의 에지에서의 국부적으로 더 높은 전류 밀도들로부터 발생할 수 있고, 통상적으로 최단 에지 (130) 의 2-5 ㎜ 내에 형성된다. 에지 비드 (150) 의 여분의 두께는, 에지 비드로 인해 기판 (105) 의 표면이 평탄하지 않으므로, 바람직하지 않다. 또한, 에지 비드 (150) 는 이어지는 프로세싱 동안에 분리되어 파티클 문제를 발생시킬 수 있다. 층들 (101, 102, 및 103) 은 합성 층 (104) 을 형성한다.
베벨 에지 및 기판 배면측 상에 증착된 구리는 바람직하지 않다. 디바이스들은 베벨 에지의 최단부 (very end) 및 기판 배면측 상에 형성될 수 없다. 이들 영역들 내에 증착된 구리 막은 후속하는 프로세싱 동안에 파티클 문제를 발생시킬 수 있다. 또한, 이들 영역들 내에 증착된 구리는 기판을 프로세싱하는데 사용되는 프로세스 챔버들을 오염시킬 수 있다. 구리-오염된 프로세스 챔버(들) 내의 구리는 구리-오염된 프로세스 챔버(들) 내에서 프로세싱되는 다른 기판들 상에 증착되거나 또는 떨어질 수도 있고, 디바이스 영역으로 확산하여 디바이스들을 동작불능하게 할 수도 있다.
또한, 구리는 비-휘발성 금속이고, 건식-에칭 프로세스에 의해 제거될 수 없다. 베벨 에지 및 기판 배면측에서의 원하지 않는 구리가 플라즈마 프로세싱 동안에 에칭되는 경우에, 구리는 프로세스 챔버 내에 남을 것이다. 구리 빌드업을 제거하기 위해, 챔버는 습식 세정되기 위해 예컨대 수동으로 셧다운될 필요가 있을 것이다. 습식 세정으로 인한 연속적인 프로세싱의 종료는 제조 처리량에 상당한 영향을 줄 수 있다. 따라서, 다음 플라즈마 프로세싱 이전에 베벨 에지 및 기판 배면측에서의 원하지 않는 구리를 제거하는 것이 중요하다.
기판 (105) 이 구리 층 (103) 으로 도금된 이후에, 기판 (105) 은 하나 이상의 프로세스 챔버들 내의 도금 단계로부터 잔존한 임의의 구리 전해질 용액을 중화시키고 제거하기 위한 프로세스 단계들을 경험한다. 기판 (105) 으로부터 구리 전해질 용액이 제거된 이후에, 기판 (105) 의 배면측 (120) 및 최단 에지 (130) 상에 증착된 구리 막을 제거하기 위해 배면측 세정 프로세스가 뒤따른다.
도 1b는 본 발명의 일 실시형태에 따른, 기판 배면측 및 베벨 에지로부터 원하지 않는 구리를 제거하기 위한 장치 (155) 를 도시한다. 기판 (105) 은 아래를 향하여 기판 홀더 (미도시) 에 의해 수평으로 홀딩된다. 기판이 회전됨에 따라, 분자 질소 (N2), 헬륨 (He), 또는 아르곤 (Ar) 과 같은 비활성 가스의 플로우가 유체 채널 (160) 을 통해 기판 (105) 의 전면측으로 도입된다. 유체 채널 (160) 은 기판 (105) 의 전면측에 적용되는 비활성 가스를 저장하는 가스 탱크 (165) 에 커플링된다. 구리-에칭 유체는 디스펜서 (170) 로부터 기판 (105) 의 배면측 (120) 으로 도입된다. 디스펜서 (170) 는 구리-에칭 유체를 저장하는 탱크 (172) 에 커플링된 액체 채널 (171) 에 커플링된다. 일 실시형태에서, 구리-에칭 유체는 황산이다. 다른 실시형태에서, 구리-에칭 유체는 황산과 과산화수소의 혼합물이다. 다른 실시형태들에서, 질산, 구연산, 또는 유사한 세정 유체들이 사용될 수도 있다.
구리-에칭 유체는 기판 (105) 의 배면측 표면 (120) 에 걸쳐 확산하여 기판 (105) 의 전면측 (111) 의 일부 및 베벨 에지 위의 구리 표면 (131) 을 커버한다. 도 1b에 도시된 바와 같이, 확산된 세정 유체는 기판 배면측 (120), 베벨 에지 위의 구리 표면 (131), 및 기판 전면측 (111) 의 일부 위에 박막 (180) 을 형성한다. 도 1c는 본 발명의 일 실시형태에 따른, 구리-에칭 유체가 기판 배면측 (120) 으로부터 확산하여 베벨 에지 및 기판 전면측의 일부를 커버한 이후의 구리 도금된 기판 (105) 의 일부의 단면을 도시한다. 구리-에칭 유체의 선단 (leading) 에지로부터 기판 바디 (100) 의 최단 에지까지의 거리는 거리 "A" 이다. 구리-에칭 유체의 선단 에지는 비활성 가스 플로우 (161) 에 의해 위치 "E" 의 기판 전면측 (111) 에서 정지 (suspend) 된다.
상술된 프로세스는 베벨 에지로부터의 거리 A 와 같은 특정 거리에서 구리 세정 유체를 방지하기 위해 비활성 가스의 플로우를 사용한다. 진보된 기술들에 있어서, 기판 표면 상의 사용가능한 영역들을 웨이퍼의 최단 에지까지 확장하는 것이 바람직하다. 통상적으로, 목표는 사용가능한 영역을 베벨 에지로부터 약 2 ㎜ (예컨대, "A" ~ 2 ㎜) 까지 확장하는 것이고, 바람직하게는 베벨 에지로부터 약 1 ㎜ 까지 확장하는 것이다. 장래의 기술들에 있어서, 사용가능한 영역은 베벨 에지로부터 약 0.5 ㎜ 까지, 또는 심지어 0.5 ㎜ 미만까지 푸시될 수 있다.
그러나, 상술된 베벨 에지 및 기판 배면측으로부터 원하지 않는 구리를 제거하는 방법 및 장치의 공간적인 제어는 매우 일관되거나 또는 정밀한 것은 아니다. 거리 "A" 를 약 2 ㎜ 로 일관되게 유지하는 것은 어렵다. 또한, 때때로, 구리-에칭 유체는 베벨 에지에서의 구리를 완전히 제거하지 않는다. 또한, 종종, 구리-에칭 유체는 전면측 표면 (111) 의 다른 부분들 상에 스플래시 (splash) 하여 메인 디바이스 영역에서 결함들, 스폿 (spot) 들, 및 상이한 구리 두께를 발생시킨다.
도 1d는 본 발명의 일 실시형태에 따른, 배면측 및 베벨 에지 상의 원하지 않는 구리를 제거하는 프로세싱 단계 이후의 기판 (105) 을 도시한다. 도 1d에 도시된 바와 같이, 몇몇 구리 아일랜드들 (110) 은 베벨 에지 상의 레지 (ledge) 이다. 거리 "A" 는 기판마다 변한다. 또한, 구리-에칭 유체의 스플래싱은 영역들 (a 및 b) 과 같은 몇몇 영역들이 더 얇은 구리 두께를 갖도록 한다.
사용가능한 영역을 기판 에지로부터 1 ㎜ 이하까지 푸시하는 진보된 기술에 있어서, 상술된 프로세스는, 약 +/- 0.1 ㎜ 이하의 정밀 제어로 기판 에지로부터 1 ㎜ 이하까지 나오게 사용가능한 영역을 생성하기에는 충분히 정밀하지 않다.
도 2a는 본 발명의 일 실시형태에 따른, 베벨 에지 근처의 플라즈마 (190) 에 노출되는 기판 (105') 의 단면을 도시한다. 기판 (105') 은, 예컨대 도 1b에서 상술된 프로세스를 사용하여 배면측에서 구리를 제거하기 위해 배면측 습식 에칭을 경험하였다. 그러나, 구리를 제거하기 위한 습식 에칭은 기판 배면측 상의 구리를 주로 제거한다. 베벨 에지 상의 구리는 제거되도록 타게팅 (target) 되지 않는다. 따라서, 도 2a에 도시된 바와 같이, 베벨 에지의 측면 또는 기판의 상부 상에만 구리가 있다. 기판 (105') 은 플라즈마 챔버 (200) 내의 기판 지지대 (210) 상에 위를 향하여 배치된다. 기판 (105') 의 상부 표면 (111) 의 중앙 부분은 플라즈마 실드 (220) 에 의해 커버된다. 노출된 베벨 에지는 최단 에지 (130) 까지 거리 "B" 만큼이다. 최단 에지 (130) 에서의 구리 표면 (131') 은 플라즈마 (190) 에 노출되고, 플라즈마 (190) 에 의해 CuOE, CuOXFY, 또는 CuOCClD 와 같은 구리 화합물로 변환된다. E, X, Y, C, 및 D 는 숫자이다. Cu 에 비해 고 에칭 선택도로, 구연산 암모늄 (ammonium citrate) 을 함유하는 액체와 같은 에칭 액체에 의해 구리 화합물이 습식 에칭될 수 있다. 에칭 액체의 다른 예들은 HF, HCl, 및 구연산을 포함한다.
거리 "B" 는 집적 프로세스가 달성하기 위해 시도하는 에지 제외부이다. 예컨대, 집적 프로세스가 1 ㎜ 의 에지 제외 요구조건을 갖는 경우에, 거리 "B" 는 약 1 ㎜ 이다. 거리 "B" 가 기계적인 하드웨어에 의해 제어되므로, 거리 "B" 는 반복가능하고 일관될 수 있다.
도 2b는 본 발명의 일 실시형태에 따른, CuOE, CuOXFY, 또는 CuOCClD 와 같은 구리 화합물을 제거하기 위해 기판 (105') 이 습식 에칭을 경험한 이후의 기판 (105') 을 도시한다. CuOE, CuOXFY, 또는 CuOCClD 와 같은 구리 화합물로 변환되지 않은 기판의 전면측 상의 구리 막만이 기판 상에 잔존한다. 베벨 에지 상의 변환된 CuOE, CuOXFY, 또는 CuOCClD 막은 습식 에칭 케미스트리에 의해 에지되었다. 구리에 비해 구리 화합물에 대한 구연산 암모늄과 같은 에칭 유체의 고 선택도로 인해, 에칭되지 않은 아일랜드들을 남기지 않으면서 모든 구리 화합물을 제거하기에 충분한 시간 동안 기판 표면이 에칭 유체와 접촉할 수 있다. 일 실시형태에서, 습식 에칭 선택도는 약 20 보다 더 크며, 이는 구리의 습식 에칭 레이트에 대한 재료의 습식 에칭 레이트의 비율이 약 20 이라는 의미이다. 다른 실시형태에서, 습식 에칭 선택도는 약 50 내지 약 100 이다.
CuOE, CuOXFY, 또는 CuOCClD 와 같은 구리 화합물로 베벨 에지 구리 막을 변환하기 위해 플라즈마를 사용함으로써, 공간적인 제어가 크게 개선된다. 약 1 ㎜ 이하까지의 공간적인 제어가 가능하게 된다. 또한, 에칭되지 않은 아일랜드들의 문제가 없어진다. 또한, 이전의 단계에서의 구리 제거가 주로 기판 배면측에 대해 이루어지므로, 구리-에칭 유체가 기판의 전면측 상에 스플래시하여 디바이스 영역들에서 구리의 박화 및 결함들을 발생시키는 경향이 훨씬 줄어든다.
도 2b에 도시된 바와 같이, 기판 (105) 상에 배리어 층 (101) 이 남겨진다. 배리어 층 (101) 은 플라즈마 챔버에서 에칭되거나 또는 습식 에칭될 수 있다. 통상적으로, 배리어 층 (101) 은 휘발성인 Ta 및/또는 TaN 과 같은 재료들로 이루어지며; 따라서, 플라즈마 챔버에서 건식-에칭될 수 있다.
도 3은 기판의 베벨 에지 근처에서 플라즈마 처리를 수행하기 위한 플라즈마 프로세싱 프로세스 챔버 (300) 의 실시형태를 도시한다. 챔버 (300) 는 상부 상에 기판 (350) 이 있는 기판 지지대 (340) 를 갖는다. 일 실시형태에서, 기판 지지대 (340) 는 RF (무선 주파수) 전력 소스 (미도시) 에 의해 전원공급되는 정전 척이다. 다른 실시형태에서, 기판 지지대 (340) 는 통상의 전극이다. 기판 지지대 (340) 는 DC (직류 전류) 또는 RF 바이어스될 수 있다. 기판 지지대 (340) 에 대향하여, 중앙 가스 피드 (361) 를 갖는 가스 전달 플레이트 (360) 가 있다. 다르게는, 가스 전달 플레이트 (360) 는 기판 (350) 의 베벨 에지에 가스를 공급하는 에지 가스 피드들 (363) 을 갖는다. 또한, 기판 지지대는 RF 전원공급되거나, 바이어스되거나, 또는 접지될 수 있다. 기판 (350) 의 에칭 동안에, 용량성 커플링된 에칭 플라즈마 또는 유도성 커플링된 에칭 플라즈마를 생성하기 위해 챔버 (300) 가 RF 전원공급될 수 있다. 도 3의 영역 B 및 도 3a의 확대된 영역 B에 도시된 바와 같이, 기판 (350) 은 기판의 에지의 상부 및 저부 표면을 포함하는 베벨 에지 (317) 를 갖는다. 도 3a에서, 베벨 에지 (317) 는 굵은 실선 및 커브로서 강조된다.
알루미늄 (Al) 과 같은 도전성 재료들로 이루어진 저부 에지 전극 (320) 이 기판 지지대 (340) 의 에지를 둘러싼다. 기판 지지대 (340) 와 저부 에지 전극 (320) 사이에, 기판 지지대 (340) 와 저부 에지 전극 (320) 을 전기적으로 분리시키는 저부 유전체 링 (321) 이 있다. 일 실시형태에서, 기판 (350) 은 저부 에지 전극 (320) 과 접촉하지 않는다. 저부 에지 전극 (320) 을 넘어서, 기판 (350) 을 향하는 저부 에지 전극 (320) 의 표면을 확장하는 다른 저부 절연 링 (325) 이 있다.
알루미늄 (Al) 과 같은 도전성 재료들로 이루어진 상부 에지 전극 (310) 이 가스 전달 플레이트 (360) 를 둘러싼다. 상부 에지 전극 (310) 은 상부 절연 링 (311) 에 의해 가스 전달 플레이트 (360) 로부터 전기적으로 절연된다. 상부 에지 전극 (310) 을 넘어서, 기판 (350) 을 향하는 상부 에지 전극 (310) 의 표면을 확장하는 상부 절연 링 (315) 이 있다.
일 실시형태에서, 저부 에지 전극 (320) 은 RF 전력 소스 (323) 에 커플링되고, 상부 에지 전극 (310) 은 접지된다. 기판 베벨 에지 처리 프로세스 동안에, RF 전력 소스 (323) 는 처리 플라즈마를 생성하기 위해 약 2 ㎒ 내지 약 60 ㎒ 사이의 주파수 및 약 100 와트 내지 약 2000 와트 사이의 전력에서 RF 전력을 공급한다. 베벨 에지 처리 동안에, 기판 지지대 (340) 및 가스 전달 플레이트 (360) 는 전기적으로 부유 (float) 하게 유지된다. 다른 실시형태에서, 저부 전극 (340) 이 RF 소스 (324) 에 커플링된다. 기판 베벨 에지 처리 프로세스 동안에, RF 전력 소스 (324) 는 처리 플라즈마를 생성하기 위해 약 2 ㎒ 내지 약 60 ㎒ 사이의 주파수 및 약 100 와트 내지 약 2000 와트 사이의 전력에서 RF 전력을 공급한다. 베벨 에지 처리 동안에, 가스 전달 플레이트 (360) 는 전기적으로 부유하게 유지되며, 저부 에지 전극 (320) 및 상부 에지 전극 (310) 양자 모두는 접지된다.
상술된 하드웨어 구성들의 2개의 실시형태들은 예들일 뿐이며, 베벨 에지 리액터들의 다른 구성들이 또한 사용될 수 있다. 베벨 에지 리액터들의 다른 타입들의 세부사항들에 있어서, 2007년 6월 5일자로 출원된 발명의 명칭이 "Edge Electrodes with Variable Power" 인 미국 특허 출원 제 11/758,576 호 (대리인 관리 번호 LAM2P589), 2007년 6월 5일자로 출원된 발명의 명칭이 "Edge Electrodes with Dielectric Covers" 인 미국 특허 출원 제 11/758,584 호 (대리인 관리 번호 LAM2P592), 2006년 5월 24일자로 출원된 발명의 명칭이 "Apparatus and Methods to Remove Films on Bevel Edge and Backside of Wafer" 인 미국 특허 출원 제 11/440,561 호 (대리인 관리 번호 LAM2P560), 2006년 2월 15일자로 출원된 발명의 명칭이 "Plasma Processing Reator with Multiple Capacitive and Inductive Power Sources" 인 미국 특허 출원 제 11/355,458 호 (대리인 관리 번호 LAM2P537), 및 2006년 2월 27일 출원된 발명의 명칭이 "Integrated Capacitive and Inductive Power Sources for a Plasma Etching Chamber" 인 미국 특허 출원 제 11/363,703 호 (대리인 관리 번호 LAM2P538) 를 참조한다. 상기-식별된 관련 출원들의 각각의 개시는 여기서 참조로 통합된다.
처리 플라즈마는, 상부 유전체 링 (311), 상부 에지 전극 (310), 상부 절연 링 (315), 저부 유전체 링 (321), 저부 에지 전극 (320), 및 저부 절연 링에 의해 한정되도록 구성된다. 처리 가스(들)는 가스 피드 (361) 를 통해 공급된다. 일 실시형태에서, 가스 피드는 가스 전달 플레이트 (360) 의 중앙 근처에 위치된다. 다르게는, 처리 가스(들)는 또한, 기판 (350) 의 베벨 에지 근처에 위치된 에지 가스 피드들 (363) 을 통해 챔버 (300) 의 에지에서 공급되는 것과 같이, 프로세스 챔버 (300) 의 다른 부분들에 배치된 가스 피드(들)를 통해 공급될 수 있다.
일 실시형태에서, 상부 에지 전극 (310) 과 저부 에지 전극 (320) 사이의 간격 DEE 는 플라즈마가 한정되는 것을 보장하기 위해 1.5 ㎝ 미만이다. 1.5 ㎝ 미만의 DEE 는 기판 에지 근처의 개구의 폭 (DW) 과 갭 (DEE) 사이의 비율이 4:1 미만이도록 하용하며, 이는 플라즈마 한정을 보장한다. DW 는 기판 에지 근처의 개구의 폭이다. 일 실시형태에서, DW 는 저부 절연 링 (325) 의 폭 또는 상부 절연 링 (315) 의 폭이다. 베벨 에지 처리 프로세스 동안에, 챔버 압력은 약 20 mTorr 내지 약 100 Torr 사이로 유지되며, 바람직하게는 약 100 mTorr 내지 약 2 Torr 사이로 유지된다. 가스 전달 플레이트 (360) 와 기판 (350) 사이의 간격 DS 는 베벨 에지 처리 프로세스 동안에 가스 전달 플레이트 (360) 와 기판 (350) 사이에 플라즈마가 형성되지 않는 것을 보장하기 위해 0.6 ㎜ 미만이다.
도 3에 도시된 플라즈마 챔버 (300) 의 실시형태는 예일 뿐이다. 베벨 에지 처리를 위한 플라즈마 챔버의 다른 실시형태들이 또한 가능하다. 다른 실시형태에서, 용량성 커플링된 처리 플라즈마를 생성하기 위해, RF 전력 공급이 상부 에지 전극 (310) 에 커플링되면서 저부 에지 전극 (320) 이 접지될 수 있다. 다르게는, 상부 에지 전극 (310) 또는 저부 에지 전극 (320) 이 유전체 재료 내에 매장된 유도성 코일로 대체될 수 있다. 이 실시형태에서, 유도성 코일이 RF 전력 소스에 커플링되고 대향하는 에지 전극이 접지된다. RF 전력 소스는 유도성 커플링된 에칭 플라즈마를 생성하여 베벨 에지 (317) 를 처리하기 위해 전력을 공급한다. 플라즈마 챔버의 다른 설명에 있어서, 2006년 5월 24일자로 출원된 발명의 명칭이 "Apparatus and Methods to Remove Films on the Bevel Edge and Backside of Wafer" 인 미국 특허 출원 (제 11/3440,561) (대리인 관리 번호 LAM2P560) 을 참조한다. 상기-식별된 관련 출원들의 개시는 여기서 참조로 통합된다.
상부 에지 전극 (310) 과 저부 에지 전극 (320) 사이 및 기판 에지 근처에서 생성되는 플라즈마는 베벨 에지에서의 노출된 구리를 처리하고, 베벨 에지에서의 구리 막을 CuOE, CuOXFY, 또는 CuOCClD 와 같이 변환한다. 일 실시형태에서, 처리 플라즈마 가스 소스는 O2, CO2, 및 N2O 와 같은 산소-함유 가스를 포함한다. 산소-함유 가스는 구리 막을 CuOE, CuOXFY, 또는 CuOCClD 와 같은 산소-함유 화합물로 변환하는 것을 보조한다. 또한, 처리 가스 소스는 NF3, SF6, C2F6, 또는 CF4 와 같은 불소-함유, 또는 Cl2 또는 HCl 과 같은 염소-함유 가스를 포함할 수도 있다. 불소-함유 가스는 구리 막을 CuOXFY 와 같은 불소-함유 화합물로 변환하는 것을 보조한다. 염소-함유 가스는 구리 막을 CuOCClD 와 같은 염소-함유 화합물로 변환하는 것을 보조한다. 일 실시형태에서, 처리 가스는 헬륨 (He), 아르곤 (Ar), 크립톤 (Kr), 크세논 (Xe), 및 라돈 (Ra) 과 같은 비활성 가스에 의해 희석된다.
산소-함유 가스만을 포함하는 처리 플라즈마에 있어서, 프로세스 온도는 200 ℃ 보다 더 크다. 베벨 에지 처리 프로세스 동안에, 챔버 압력은 약 20 mTorr 내지 약 100 Torr 사이로 유지되고, 바람직하게는 약 100 mTorr 내지 약 2 Torr 로 유지된다. 산소-함유 가스, 및 불소-함유 가스 또는 염소-함유 가스를 포함하는 처리 플라즈마에 있어서, 프로세스 온도는 약 10 ℃ 내지 약 50 ℃ 사이이고, 바람직하게는 약 15 ℃ 내지 약 35 ℃ 사이이다. 플라즈마 가스(들)는 중앙 가스 피드 (361) 또는 에지 가스 피드들 (363) 을 통해 공급될 수 있거나, 또는 이들 양자의 가스 피드들의 조합을 통해 공급될 수 있다.
도 2a에 대해 상술된 바와 같이, 기판은, 플라즈마 처리를 위해 플라즈마 챔버 (300) 로 전달되기 이전에 배면측 구리를 제거하기 위한 초기 배면측 습식 에칭을 경험할 필요가 있다. 그 후에, 기판은 베벨 에지 근처의 구리 막을 Y 재료로 변환하기 위해 플라즈마 처리를 경험한다. 플라즈마 처리에 이어서, 기판은 구리 화합물과 구리 사이의 고 에칭 선택도를 갖는 케미컬(들)로 습식 에칭된다. 도 4a는 베벨 에지에서의 구리 막을 제거하는 것을 보조하기 위해 플라즈마 처리를 사용하는 플로우 차트 (400) 를 도시한다. 단계 (401) 에서, 기판 배면측 상의 구리 잔류물을 제거하기 위해, 도 1b에 도시된 장치와 같은 배면측 구리 제거 장치 내에 구리 도금된 기판이 위치된다. 단계 (403) 에서, 배면측 구리가 제거된다. 일 실시형태에서, 구리 습식 에칭 케미컬이 기판의 배면측으로 흘려진다. 구리 습식 에칭 케미컬이 기판 전면측에 도달하는 것을 방지하기 위해 기판의 전면측으로 비활성 가스가 블로우 (blow) 된다. 배면측 구리가 제거된 이후에, 기판 표면으로부터 잔류 구리 습식 에칭 케미컬을 제거하기 위해 기판이 린스되고 세정된다.
배면측 구리가 제거된 이후에, 단계 (405) 에서, 베벨 에지 플라즈마 처리 챔버 내에 기판이 위치된다. 단계 (407) 에서, 베벨 에지 상의 구리 막을 구리 화합물에 대한 습식 에칭 케미컬에서 구리에 비해 고 습식 에칭 선택도를 갖는 구리 화합물로 변환하기 위해 베벨 에지 근처에서 처리 플라즈마가 생성된다. 플라즈마는 베벨 에지에서만 생성된다. 베벨 에지 플라즈마 처리 챔버는 플라즈마를 베벨 에지 근처의 영역으로 제한하도록 구성된다. 처리 플라즈마에 노출된 기판 표면의 베벨 에지로부터의 거리는 약 5 ㎜ 미만, 바람직하게는 약 2 ㎜ 미만, 가장 바람직하게는 1 ㎜ 미만이도록 리액터의 설계에 의해 제어될 수 있다. 처리 프로세스가 건식 프로세스이므로, 적절한 하드웨어로, 베벨 에지 처리를 약 +/- 0.1 ㎜ 의 변화로 1 ㎜ 이하이도록 공간적으로 제어하는 것이 가능하다. 단계 (409) 에서, 기판은, 탱크와 같은 습식 에칭 장치 내에 위치되고, 구리에 비해 고 에칭 선택도로, CuOE, CuOXFY, 또는 CuOCClD 와 같은 변환된 구리 화합물을 에칭하는 케미컬을 함유하는 습식 에칭 유체 내에 침지 (immerse) 된다. 일 실시형태에서, 습식 에칭 선택도는 약 20 이며, 이는 구리의 습식 에칭 레이트에 대한 재료의 습식 에칭 레이트의 비율이 약 20 이라는 의미이다. 다른 실시형태에서, 습식 에칭 선택도는 약 50 내지 약 100 사이이다. 베벨 에지에서의 플라즈마 처리된 구리 화합물은 에칭되고, 기판 전면측 상의 구리 막은 에칭되지 않고 잔존한다. 일 실시형태에서, 습식 에칭 유체는 구연산 암모늄을 함유한다. 다른 실시형태에서, 습식 에칭 유체는 플루오르화 수소 (HF) 를 함유한다. 또 다른 실시형태에서, 습식 에칭 유체는 질산 또는 구연산을 함유한다.
도 4a에 묘사된 프로세스에서, 먼저 구리 도금된 기판은 배면측 구리가 제거되고, 배면측 구리 제거 직후에 플라즈마 처리된다. 그러나, 베벨 에지 구리의 플라즈마 처리 및 습식 에칭 유체에 의한 베벨 에지 구리 화합물 제거는 배면측 구리 제거 직후에 수행될 필요는 없다. 구리를 CuOE, CuOXFY, 또는 CuOCClD 와 같은 구리 화합물로 변환하기 위한 베벨 에지 플라즈마 처리 및 구리 화합물의 제거는 다른 유전체 증착 및 에칭 프로세스들 이후에 수행될 수 있다.
다르게는, 도 3에 묘사된 것과 유사한 전용 베벨 에지 플라즈마 챔버에서 플라즈마에 의해 CuOE, CuOXFY, 또는 CuOCClD 와 같은 구리 화합물이 제거될 수 있다. 아르곤 (Ar), 헬륨 (He), 또는 비활성 가스의 다른 타입들과 같은 캐리어 가스와 BCl3 에 의해 CuOE, CuOXFY, 또는 CuOCClD 와 같은 구리 화합물이 제거될 수 있다. 프로세싱 온도는 약 100 ℃ 내지 약 300 ℃ 사이이다. 동작 압력은 약 20 mTorr 내지 약 10 Torr 사이이다.
도 4b는 전용 베벨 에지 플라즈마 에칭 챔버를 사용하는 프로세스 플로우 (450) 를 도시한다. 프로세스 단계들 (401, 403, 405, 407) 은 도 4a의 프로세스 단계들과 유사하다. 베벨 에지에서의 구리 막이 CuOE, CuOXFY, 또는 CuOCClD 와 같은 구리 화합물로 변환된 이후에, 단계 (407) 에서, CuOE, CuOXFY, 또는 CuOCClD 와 같은 구리 화합물을 제거하기 위해, 단계 (411) 에서, 상술된 캐리어 가스와 BCl3 의 프로세스와 같이, 베벨 에지 플라즈마에 의해 베벨 에지 플라즈마 챔버에서 기판이 에칭된다. 베벨 에지 플라즈마 챔버는 단계들 (405 및 407) 에서 구리를 구리 화합물로 변환하는데 사용된 것과 동일한 것일 수 있다. 다르게는, 구리 화합물을 갖는 기판이 구리 화합물을 에칭하기 위한 상이한 베벨 에지 플라즈마 챔버로 이송될 수 있다. 구리의 비휘발성 성질로 인해, 구리 화합물을 에칭하는데 사용되는 베벨 에지 플라즈마 챔버는 전용되어야만 한다.
본 발명의 개념은 베벨 에지에서 구리를 갖는 임의의 기판에 또한 적용될 수 있다. 기판은 구리로 도금될 필요는 없다. 예컨대, PVD 또는 CVD 구리 시드 층을 갖는 기판에서 상술된 장치들 및 방법들에 의해 베벨 에지에서 구리가 제거될 수 있다.
상술된 실시형태들은, 베벨 에지에서의 구리를 구리에 비하여 고 선택도로 유체에 의해 습식 에칭될 수 있는 구리 화합물로 변환하기 위해 구리 도금된 기판의 베벨 에지를 처리하는 장치들 및 방법들을 제공한다. 다르게는, 전용 베벨 에지 플라즈마 에칭 챔버에서 구리 화합물이 에칭될 수 있다. 구리 화합물의 습식 에칭 또는 건식 에칭은 습식 에칭 프로세싱 챔버 또는 전용 건식 에칭 플라즈마 챔버에서 비휘발성 구리의 제거를 허용한다. 베벨 에지에서의 플라즈마 처리는 0.5 ㎜ 또는 0.25 ㎜ 와 같이 1 ㎜ 이하까지 정밀한 공간적인 제어로 베벨 에지에서의 구리가 제거되도록 허용한다. 또한, 베벨 에지 구리 제거를 위해 상술된 장치들 및 방법들은 구리 에칭 유체가 디바이스 영역들 상에 스플래시되어 결함들 및 구리 막들의 박화를 발생시키는 문제들을 갖지 않는다.
전술한 발명이 이해의 명료함의 목적들을 위해 다소 상세히 설명되었지만, 첨부된 청구의 범위 내에서 특정 번화들 및 변형들이 이루어질 수 있다는 것이 명백할 것이다. 따라서, 본 실시형태들은 예시적인 것으로 제한되지 않는 것으로 고려될 것이고, 본 발명은 여기서 주어진 세부사항들에 제한되지 않으며, 첨부된 청구의 범위 및 균등물들 내에서 변형될 수도 있다.

Claims (20)

  1. 기판의 베벨 에지 상의 구리 막을 습식 에칭에 의해 제거될 구리 화합물로 변환하기 위해 상기 기판의 베벨 에지 상의 상기 구리 막을 처리하는 방법으로서,
    플라즈마 처리 챔버 내의 기판 지지대 상에 상기 기판을 위치시키는 단계;
    상기 기판 지지대로부터 떨어져 배치된 가스 분배 플레이트 내에 임베딩되어 위치된 가스 피드를 통해 처리 가스를 흘리는 단계;
    상기 기판의 베벨 에지 근처에서 처리 플라즈마를 생성하여 상기 기판의 베벨 에지 상의 상기 구리 막을 구리 화합물로 변환하는 단계로서, 상기 생성된 처리 플라즈마는 상기 기판의 최단 에지로부터의 +/- 0.1 ㎜ 의 공간적인 제어를 이용하여 0 초과 1 ㎜ 이하의 구리 막을 상기 구리 화합물로 변환하는, 상기 변환하는 단계; 및
    상기 베벨 에지 상의 상기 구리 화합물을 제거하기 위해 습식 에칭 유체를 갖는 습식 에칭 장치 내에 상기 기판을 위치시키는 단계를 포함하는, 베벨 에지 상의 구리 막을 처리하는 방법.
  2. 제 1 항에 있어서,
    상기 베벨 에지 상의 상기 구리 화합물은 상기 구리 막에 비해 20:1 보다 더 큰 습식 에칭 선택도로 상기 습식 에칭 유체에 의해 상기 베벨 에지로부터 에칭되는, 베벨 에지 상의 구리 막을 처리하는 방법.
  3. 제 2 항에 있어서,
    상기 구리 화합물은 CuOE, CuOXFY, 또는 CuOCClD 로 구성된 그룹으로부터 선택되며, 상기 E, X, Y, C, 및 D 는 숫자인, 베벨 에지 상의 구리 막을 처리하는 방법.
  4. 제 1 항에 있어서,
    상기 처리 가스는 산소-함유 가스를 포함하고, 불소-함유 또는 염소-함유 가스를 포함하는, 베벨 에지 상의 구리 막을 처리하는 방법.
  5. 제 1 항에 있어서,
    상기 습식 에칭 유체는 구연산 암모늄, 플루오르화 수소, 질산, 및 구연산으로 구성된 그룹으로부터 선택된 에천트를 포함하는, 베벨 에지 상의 구리 막을 처리하는 방법.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 기판은, 배리어 층, 상기 배리어 층 위의 구리 시드 층, 및 상기 구리 시드 층 위의 도금된 구리 층을 가지며, 상기 구리 막은 상기 구리 시드 층 및 상기 도금된 구리 층 양자 모두를 포함하는, 베벨 에지 상의 구리 막을 처리하는 방법.
  8. 제 1 항에 있어서,
    상기 플라즈마 처리 챔버 내에 상기 기판을 위치시키기 이전에 상기 기판의 배면측 상의 구리 막을 제거하는 단계를 더 포함하는, 베벨 에지 상의 구리 막을 처리하는 방법.
  9. 제 1 항에 있어서,
    상기 베벨 에지 근처의 상기 처리 플라즈마는, 상기 플라즈마 처리 챔버 내의 상기 기판 지지대를 둘러싸는 저부 에지 전극 및 상기 기판 지지대에 대향하는 가스 전달 플레이트를 둘러싸는 상부 에지 전극에 의해 용량성으로 또는 유도성으로 생성되는, 베벨 에지 상의 구리 막을 처리하는 방법.
  10. 제 9 항에 있어서,
    상기 상부 에지 전극과 상기 저부 에지 전극 사이의 거리는 상기 처리 플라즈마를 한정하도록 0 초과 1.5 ㎝ 미만인, 베벨 에지 상의 구리 막을 처리하는 방법.
  11. 제 1 항에 있어서,
    상기 처리 가스는, 상기 기판의 중앙 근처, 상기 기판의 베벨 에지 근처, 또는 상기 기판의 베벨 에지 근처의 추가적인 가스 피드를 갖는 상기 기판의 중앙 근처에 배치된 가스 피드에 의해 상기 플라즈마 처리 챔버로 전달되는, 베벨 에지 상의 구리 막을 처리하는 방법.
  12. 제 9 항에 있어서,
    상기 가스 전달 플레이트와 상기 가스 분배 플레이트를 향하는 상기 기판의 표면 사이의 거리는, 상기 가스 전달 플레이트와 상기 기판의 표면 사이에서 플라즈마가 생성되는 것을 방지하기 위해 0 초과 0.6 ㎜ 미만인, 베벨 에지 상의 구리 막을 처리하는 방법.
  13. 제 2 항에 있어서,
    상기 베벨 에지 상의 상기 구리 화합물은, 상기 구리 막에 비해 100:1 보다 더 큰 습식 에칭 선택도로 상기 습식 에칭 유체에 의해 상기 베벨 에지로부터 에칭되는, 베벨 에지 상의 구리 막을 처리하는 방법.
  14. 기판의 베벨 에지 상의 구리 막을 습식 에칭에 의해 제거될 구리 화합물로 변환하기 위해 상기 기판의 베벨 에지 상의 상기 구리 막을 처리하는 방법으로서,
    상기 기판의 배면측 상의 구리 막을 제거하는 단계;
    상기 기판의 배면측 상의 구리 막이 제거된 이후에, 플라즈마 처리 챔버 내의 기판 지지대 상에 상기 기판을 위치시키는 단계;
    상기 기판 지지대로부터 떨어져 배치된 가스 분배 플레이트 내에 임베딩되어 위치된 가스 피드를 통해 처리 가스를 흘리는 단계;
    상기 기판의 베벨 에지 근처에서 처리 플라즈마를 생성하여 상기 기판의 베벨 에지 상의 구리 막을 구리 화합물로 변환하는 단계로서, 상기 생성된 처리 플라즈마는 상기 기판의 최단 에지 (very edge) 로부터 0 초과 2 ㎜ 미만의 구리 막을 상기 구리 화합물로 변환하는, 상기 변환하는 단계; 및
    상기 베벨 에지 상의 상기 구리 화합물을 제거하기 위해 습식 에칭 유체를 갖는 습식 에칭 장치 내에 상기 기판을 위치시키는 단계로서, 상기 베벨 에지 상의 상기 구리 화합물은 상기 구리 막에 비해 20:1 보다 더 큰 습식 에칭 선택도로 상기 습식 에칭 유체에 의해 상기 베벨 에지로부터 에칭되는, 상기 위치시키는 단계를 포함하는, 베벨 에지 상의 구리 막을 처리하는 방법.
  15. 제 14 항에 있어서,
    상기 구리 화합물은 CuOE, CuOXFY, 또는 CuOCClD 로 구성된 그룹으로부터 선택되며, 상기 E, X, Y, C, 및 D 는 숫자인, 베벨 에지 상의 구리 막을 처리하는 방법.
  16. 제 14 항에 있어서,
    상기 처리 가스는 산소-함유 가스를 포함하고, 불소-함유 또는 염소-함유 가스를 포함하는, 베벨 에지 상의 구리 막을 처리하는 방법.
  17. 제 14 항에 있어서,
    상기 습식 에칭 유체는 구연산 암모늄, 플루오르화 수소, 질산, 및 구연산으로 구성된 그룹으로부터 선택된 에천트를 포함하는, 베벨 에지 상의 구리 막을 처리하는 방법.
  18. 제 14 항에 있어서,
    상기 생성된 처리 플라즈마는 상기 기판의 최단 에지로부터의 0.1 ㎜ 의 공간적인 제어를 이용하여 0 초과 1 ㎜ 이하의 구리 막을 상기 구리 화합물로 변환하는, 베벨 에지 상의 구리 막을 처리하는 방법.
  19. 제 14 항에 있어서,
    상기 베벨 에지 근처의 상기 처리 플라즈마는, 상기 플라즈마 처리 챔버 내의 상기 기판 지지대를 둘러싸는 저부 에지 전극 및 상기 기판 지지대에 대향하는 가스 전달 플레이트를 둘러싸는 상부 에지 전극에 의해 용량성으로 또는 유도성으로 생성되는, 베벨 에지 상의 구리 막을 처리하는 방법.
  20. 제 14 항에 있어서,
    상기 베벨 에지 상의 상기 구리 화합물은 상기 구리 막에 비해 100:1 보다 더 큰 습식 에칭 선택도로 상기 습식 에칭 유체에 의해 상기 베벨 에지로부터 에칭되는, 베벨 에지 상의 구리 막을 처리하는 방법.
KR1020107013634A 2007-11-21 2008-11-13 습식 에지 세정을 향상시키는 베벨 플라즈마 처리 KR101532456B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US98950507P 2007-11-21 2007-11-21
US60/989,505 2007-11-21
PCT/US2008/012842 WO2009070216A1 (en) 2007-11-21 2008-11-13 Bevel plasma treatment to enhance wet edge clean

Publications (2)

Publication Number Publication Date
KR20100108345A KR20100108345A (ko) 2010-10-06
KR101532456B1 true KR101532456B1 (ko) 2015-06-29

Family

ID=40678889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107013634A KR101532456B1 (ko) 2007-11-21 2008-11-13 습식 에지 세정을 향상시키는 베벨 플라즈마 처리

Country Status (6)

Country Link
JP (1) JP5184644B2 (ko)
KR (1) KR101532456B1 (ko)
CN (1) CN101868849B (ko)
SG (1) SG186015A1 (ko)
TW (1) TWI398914B (ko)
WO (1) WO2009070216A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020231612A1 (en) * 2019-05-15 2020-11-19 Applied Materials, Inc. Bevel peeling and defectivity solution for substrate processing

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764087B (zh) * 2010-01-21 2013-04-10 复旦大学 一种铜与低介电常数材料集成的方法
KR101458799B1 (ko) * 2013-10-11 2014-11-07 조인셋 주식회사 연성 금속 적층필름 및 그 제조방법
US9748140B1 (en) * 2016-05-13 2017-08-29 Infineon Technologies Ag Method of manufacturing semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333275B1 (en) * 1999-10-01 2001-12-25 Novellus Systems, Inc. Etchant mixing system for edge bevel removal of copper from silicon wafers
US20060128152A1 (en) * 2003-03-14 2006-06-15 Lam Research Corporation Plasma oxidation and removal of oxidized material

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537416B1 (en) * 1999-10-01 2003-03-25 Novellus Systems, Inc. Wafer chuck for use in edge bevel removal of copper from silicon wafers
JP3953265B2 (ja) * 1999-10-06 2007-08-08 株式会社荏原製作所 基板洗浄方法及びその装置
US6589882B2 (en) * 2001-10-24 2003-07-08 Micron Technology, Inc. Copper post-etch cleaning process
WO2004100247A1 (ja) * 2003-05-12 2004-11-18 Sosul Co., Ltd. プラズマエッチングチャンバーと、これを用いたプラズマエッチングシステム
US7323080B2 (en) * 2004-05-04 2008-01-29 Semes Co., Ltd. Apparatus for treating substrate
WO2006060752A2 (en) * 2004-12-03 2006-06-08 Solid State Equipment Corporation Wet etching of the edge and bevel of a silicon wafer
US7256148B2 (en) * 2005-05-12 2007-08-14 International Business Machines Corporation Method for treating a wafer edge
US7909960B2 (en) * 2005-09-27 2011-03-22 Lam Research Corporation Apparatus and methods to remove films on bevel edge and backside of wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333275B1 (en) * 1999-10-01 2001-12-25 Novellus Systems, Inc. Etchant mixing system for edge bevel removal of copper from silicon wafers
US20060128152A1 (en) * 2003-03-14 2006-06-15 Lam Research Corporation Plasma oxidation and removal of oxidized material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020231612A1 (en) * 2019-05-15 2020-11-19 Applied Materials, Inc. Bevel peeling and defectivity solution for substrate processing

Also Published As

Publication number Publication date
JP5184644B2 (ja) 2013-04-17
SG186015A1 (en) 2012-12-28
TW200943404A (en) 2009-10-16
KR20100108345A (ko) 2010-10-06
JP2011504299A (ja) 2011-02-03
WO2009070216A1 (en) 2009-06-04
CN101868849B (zh) 2012-03-07
TWI398914B (zh) 2013-06-11
CN101868849A (zh) 2010-10-20

Similar Documents

Publication Publication Date Title
US10049891B1 (en) Selective in situ cobalt residue removal
US10770346B2 (en) Selective cobalt removal for bottom up gapfill
KR100661194B1 (ko) 플라즈마 처리에 의한 기판으로부터의 산화물 또는 다른 환원가능한 오염물의 제거 방법
US6946401B2 (en) Plasma treatment for copper oxide reduction
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US7186648B1 (en) Barrier first method for single damascene trench applications
JP2000174026A (ja) 半導体フィ―チャの低温銅リフロ―を改善する構造と方法
TW201618210A (zh) 半導體處理用大氣電漿設備
KR101532456B1 (ko) 습식 에지 세정을 향상시키는 베벨 플라즈마 처리
US9803286B2 (en) Method for etching copper layer
US8414790B2 (en) Bevel plasma treatment to enhance wet edge clean
TW511135B (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
KR20070042887A (ko) 피쳐 제한부들을 형성하는 방법
JP3780204B2 (ja) バリアメタル膜又は密着層形成方法及び配線形成方法
TWI804054B (zh) 用於移除含鎢膜的系統及方法
CN117894748A (zh) 一种半导体结构及半导体工艺方法
JP2023018631A (ja) エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190613

Year of fee payment: 5