CN117894748A - 一种半导体结构及半导体工艺方法 - Google Patents

一种半导体结构及半导体工艺方法 Download PDF

Info

Publication number
CN117894748A
CN117894748A CN202311788055.9A CN202311788055A CN117894748A CN 117894748 A CN117894748 A CN 117894748A CN 202311788055 A CN202311788055 A CN 202311788055A CN 117894748 A CN117894748 A CN 117894748A
Authority
CN
China
Prior art keywords
barrier layer
diffusion barrier
plasma
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311788055.9A
Other languages
English (en)
Inventor
韩浩
曾海
胡启涛
花蔚蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Fuxin Semiconductor Co Ltd
Original Assignee
Hangzhou Fuxin Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Fuxin Semiconductor Co Ltd filed Critical Hangzhou Fuxin Semiconductor Co Ltd
Priority to CN202311788055.9A priority Critical patent/CN117894748A/zh
Publication of CN117894748A publication Critical patent/CN117894748A/zh
Pending legal-status Critical Current

Links

Abstract

本申请提供一种半导体结构及半导体工艺方法,方法包括:提供有沟槽的衬底;于沟槽的内表面沉积扩散阻挡层;用第一预设频率的第一射频电源解离第一处理气体,对沟槽侧壁的扩散阻挡层等离子体轰击预处理;用第二预设频率的第二射频电源解离第二处理气体,对沟槽侧壁上的扩散阻挡层等离子体轰击处理;第一预设频率大于第二预设频率。本申请通过低频射频电源进行等离子体轰击前使用高频射频电源进行等离子体轰击预处理,提高对扩散阻挡层的杂质去除深度;同时通过在处理气体中加入氩气,提高侧壁杂质的去除效果;另外,通过提高轰击杂质的功率,缩短轰击时间,提高工艺效率;最后,调节产生等离子体的气体比例,保证扩散阻挡层的生成质量。

Description

一种半导体结构及半导体工艺方法
技术领域
本申请属于半导体集成电路制造技术领域,特别是涉及一种半导体结构及半导体工艺方法。
背景技术
随着集成电路按照摩尔定律的快速发展,元器件的尺寸逐渐减小,但也随之出现总体能耗变高、后端工艺互连延迟增加等现状。为了降低互连层的电阻,除了选择电阻率更低的互连金属外,减小金属互连的扩散阻挡层的电阻也是关键手段。而MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)扩散阻挡层时能满足高深宽比、良好的台阶覆盖能力,因此被广泛使用。
在后段常见的互连金属制程中,相邻层是由通孔的金属钨连接的,一般预先在通孔的侧壁及底部沉积一层连续完整的扩散阻挡层(通常为TiN),它不仅能防止介质层被反应破坏,还能防止重金属离子的扩散。然而TiN的电阻本身就较一般金属要高,同时以MOCVD沉积的TiN膜含有较多的C、O等杂质,导致相同面积下,MOCVD沉积得到的TiN膜的电阻与PVD(Physical Vapor Deposition,物理气相沉积)沉积的TiN膜相比要高10-15%左右。
因此,亟待一种可以降低以MOCVD进行沉积的扩散阻挡层电阻的工艺方法。
应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的,不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上现有技术的缺点,本申请的目的在于提供一种半导体结构及半导体工艺方法,用于解决现有技术中以MOCVD进行沉积的扩散阻挡层电阻高的问题。
为实现上述目的,本申请提供一种半导体工艺方法,所述半导体工艺方法包括:
提供包括沟槽的衬底,所述沟槽由所述衬底的上表面延伸至所述衬底的内部;
采用金属有机化合物气相沉积工艺,形成位于所述沟槽的内表面的扩散阻挡层;
于一反应腔内设置沉积有所述扩散阻挡层的所述衬底,并通入第一处理气体,使用第一预设频率的第一射频电源对所述第一处理气体进行解离形成等离子体,所述等离子体对所述沟槽的侧壁上的所述扩散阻挡层进行等离子体轰击预处理;
于所述反应腔内通入第二处理气体,使用第二预设频率的第二射频电源对所述第二处理气体进行解离形成等离子体,所述等离子体对所述沟槽的侧壁上的所述扩散阻挡层进行等离子体轰击处理;其中,所述第一预设频率大于所述第二预设频率。
可选地,所述半导体工艺方法还包括:于所述反应腔内通入第二处理气体进行等离子体轰击处理后,于所述扩散阻挡层的表面填充金属层,所述金属层填充整个沟槽并覆盖所述衬底的上表面。
可选地,所述半导体工艺方法还包括:通入所述第二处理气体进行等离子体轰击处理后,重复循环预设次数的等离子体轰击预处理和等离子体轰击处理。
可选地,所述第一预设频率为2MHz-30MHz,所述第二预设频率为200KHz-300KHz。
可选地,所述第一射频电源的功率为400W-500W。
可选地,使用所述第一射频电源对所述扩散阻挡层进行等离子体轰击的方法包括:
先向所述反应腔内通入所述第一处理气体,待所述反应腔内的压力达到4.2Torr-5.8Torr,且温度达到390℃-420℃时,开启所述第一射频电源,使所述第一处理气体离化为等离子体;离化得到的等离子体对所述沟槽的侧壁上的所述扩散阻挡层进行等离子体轰击。
可选地,所述第一处理气体和/或所述第二处理气体包括氩气、氪气或氙气中的一种或一种以上的任意组合。
可选地,所述第一处理气体和所述第二处理气体均包括氮气和氢气。
可选地,所述第一处理气体中包含氮气、氢气和氩气,氮气的流量:氢气的流量:氩气的流量=1:1.5:0.015。
本申请还提供一种半导体结构,所述半导体结构包括衬底和扩散阻挡层,所述衬底包括一沟槽,所述扩散阻挡层覆盖于所述沟槽的内表面,所述半导体结构采用上述任意一种所述的半导体工艺方法进行制备以去除所述扩散阻挡层中的杂质。
如上,本申请的半导体结构及半导体工艺方法,具有以下有益效果:
本申请通过低频射频电源进行等离子体轰击前使用高频射频电源进行等离子体轰击预处理,提高对扩散阻挡层的杂质去除深度;
本申请通过在处理气体中加入氩气,提高侧壁杂质的去除效果;
本申请通过提高轰击杂质的功率,缩短轰击时间,提高工艺效率;
本申请调节产生等离子体的气体比例,保证扩散阻挡层的生成质量。
附图说明
图1显示为现有技术中的半导体工艺方法结构示意图。
图2显示为本申请中的半导体工艺方法的步骤流程图。
图3显示为本申请中的半导体工艺方法的步骤3中第一射频电源轰击扩散阻挡层的结构示意图。
图4显示为本申请中的半导体工艺方法的步骤4中第二射频电源轰击扩散阻挡层的结构示意图。
元件标号说明
1、衬底;2、沟槽;3、扩散阻挡层;4、等离子体。
具体实施方式
以下通过特定的具体实例说明本申请的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本申请的精神下进行各种修饰或改变。
如在详述本申请实施例时,为便于说明,表示装置结构的示意图会不依一般比例作局部放大,而且示意图只是示例,其在此不应限制本申请保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。
在本申请的上下文中,所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本申请的基本构想,遂图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图1所示,现有技术中,以MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)沉积的扩散阻挡层3(通常为TiN)含有较多的C、O等杂质,导致相同面积下,MOCVD沉积得到的TiN膜的电阻与PVD(Physical Vapor Deposition,物理气相沉积)沉积的TiN膜相比要高10-15%左右。本申请通过提供一种半导体工艺方法,可有效清除MOCVD中沉积的扩散阻挡层3中的杂质,从而有效降低扩散阻挡层3的电阻,具体包括:
图2显示为本申请中的半导体工艺方法的步骤流程图。请参考图2所示,所述半导体工艺方法包括:
首先,进行步骤1,提供包括沟槽2的衬底1,所述沟槽2由所述衬底1的上表面延伸至所述衬底1的内部。
该步骤中,衬底1的材料为N型的单晶硅。
该步骤中,通过在衬底1的上表面形成图案化的第一光刻胶层,并通过第一光刻胶层在衬底1中形成沟槽2。
该步骤中,例如采用旋转涂覆工艺形成第一光刻胶层,并采用光刻工艺形成图案化的第一光刻胶层,然后经由图案化的第一光刻胶层对衬底1进行刻蚀,以在衬底1中形成沟槽2。于一实施例中,对衬底1的刻蚀可以采用干法刻蚀,例如离子铣刻蚀、等离子刻蚀、反应离子刻蚀、激光烧蚀,或者使用湿法刻蚀。在一实施例中,第一光刻胶层可以为光致抗蚀剂掩膜,在形成沟槽2后,去除第一光刻胶层。
该步骤中,在衬底1中形成沟槽2后,对沟槽2显露出的底面和侧壁的表面进行预清洁处理(Pre-Clean),以去除刻蚀衬底1时产生的残留物以及衬底1在刻蚀过程中可能形成的表面氧化层,使沟槽2显露出的表面清洁且平整,以保证后续形成扩散阻挡层3在沟槽2表面的附着力,提高生产良率。在一个实施例中,通过在一个实施例中,当衬底1的材料为单晶硅时,采用SiCoNi预清洁的方法:NF3和NH3在等离子体4的作用下产生活性粒子,活性粒子在低温条件下与沟槽2表面的SiO2发生反应生成易升华的化合物(NH4)2SiF6,然后在高温下将化合物(NH4)2SiF6升华以达到除去沟槽2表面SiO2的效果,并通过等离子体轰击的方式去除刻蚀衬底1产生的残留物。
然后,进行步骤2,采用金属有机化合物气相沉积工艺,形成位于所述沟槽2的内表面的扩散阻挡层3。
该步骤中,采用金属有机化合物气相沉积工艺,形成位于沟槽3内表面及衬底1上表面的扩散阻挡层3,然后通过化学机械研磨将所述衬底1上表面的扩散阻挡层3,以使扩散阻挡层3的上表面与衬底1的上表面平齐。
该步骤中,所述扩散阻挡层3的材料为氮化钛,也可以为其他合适的材料,均在本申请的保护范围内,在此不做过多限制。
该步骤中,使用AMAT的MOCVD机台沉积所述扩散阻挡层3,也可以为其他合适的机台,均在本申请的保护范围内,在此不做过多限制。
该步骤中,沉积所述扩散阻挡层3的过程包括:通入流量为55mgm(gallon perminute)的TDMAT(四二甲胺基钛),在405℃下进行TiN膜的沉积,也可以为其他合适的工艺流程,均在本申请的保护范围内,在此不做过多限制。
接着,如图3所示,进行步骤3,于一反应腔内设置沉积有所述扩散阻挡层3的所述衬底1,并通入第一处理气体,使用第一预设频率的第一射频电源对所述第一处理气体进行解离形成等离子体4,所述等离子体4对所述沟槽2的侧壁上的所述扩散阻挡层3进行等离子体轰击预处理。
该步骤中,使用所述第一射频电源对所述扩散阻挡层3进行等离子体轰击的方法包括:
先向所述反应腔内通入所述第一处理气体,待所述反应腔内的压力达到4.2Torr-5.8Torr,且温度达到390℃-420℃时,开启所述第一射频电源,使所述第一处理气体离化为等离子体4;离化得到的等离子体4对所述沟槽2的侧壁上的所述扩散阻挡层3进行等离子体轰击。在一个实施例中,待所述反应腔内的压力达到5Torr,且温度达到405℃时,开启所述第一射频电源。
该步骤中,所述第一处理气体包括氩气、氪气或氙气中的一种或一种以上的任意组合。
本申请通过在对扩散阻挡层3进行预处理时引入分子量更大的惰性气体,从而可以增加轰击侧壁上的扩散阻挡层3的能力,增加等离子体4轰击扩散阻挡层3的深度。
该步骤中,所述第一处理气体也包括氮气和氢气。
具体地,如图3所示,对扩散阻挡层3进行预处理(pre-treatment)的所述第一处理气体中包括Ar、N2、H2,在所述第一射频电源的解离下得到等离子体4包括N2 +、Ar+、H2 +
该步骤中,所述第一处理气体中包含氮气、氢气和氩气,氮气的流量:氢气的流量:氩气的流量=1:1.5:0.015。
本申请通过限制氩气在第一处理气体中的流量比例,使轰击能量不会过低以保证对扩散阻挡层3深层的杂质处理能力的同时,保证轰击能量不会过高以保证扩散阻挡层3不会受到过度破坏导致难以成膜,实现对电阻的降低同时保证扩散阻挡层3的成膜质量。
该步骤中,所述第一处理气体中氮气的流量为1200sccm,氢气的流量为1800sccm,氩气的流量为18sccm。
该步骤中,所述第一处理气体中的氩气流量小于等于45sccm,当大于45sccm时会难以形成质量良好的扩散阻挡层3薄膜。
该步骤中,采用第一射频电源对所述扩散阻挡层3的处理时间为6-8秒。
该步骤中,所述第一射频电源的功率为400W-500W。
本申请通过限制第一射频电源的功率,以保证获得足够高浓度的等离子体4,以实现理想的杂质去除效果。
该步骤中,所述第一预设频率为2MHz-30MHz。
该步骤中,所述第一预设频率为2MHz或13.56MHz。
最后,如图4所示,进行步骤4,于所述反应腔内通入第二处理气体,使用第二预设频率的第二射频电源对所述第二处理气体进行解离形成等离子体4,所述等离子体4对所述沟槽2的侧壁上的所述扩散阻挡层3进行等离子体轰击处理;其中,所述第一预设频率大于所述第二预设频率。
该步骤中,所述第二处理气体包括氩气、氪气或氙气中的一种或一种以上的任意组合。
本申请通过在对扩散阻挡层3进行处理时引入分子量更大的惰性气体,从而可以增加轰击侧壁上的扩散阻挡层3的能力,增加等离子体4轰击扩散阻挡层3的深度。
该步骤中,所述第二处理气体均包括氮气和氢气。
具体地,如图4所示,对扩散阻挡层3进行处理(treatment)的所述第二处理气体中包括Ar、N2、H2,在所述第二射频电源的解离下得到等离子体4包括N2 +、Ar+、H2 +
该步骤中,采用第二射频电源对所述扩散阻挡层3的处理时间为15-18秒。
该步骤中,采用第二射频电源对所述扩散阻挡层3的处理时间为27秒。
该步骤中,所述第二预设频率为200KHz-300KHz。
该步骤中,完成步骤4后,将所述反应腔进行排气至压强为10-7/mT。
该步骤中,于所述反应腔内通入第二处理气体进行等离子体轰击处理后,于所述扩散阻挡层3的表面填充金属层,所述金属层填充整个沟槽2并覆盖所述衬底1的上表面。在一个实施例中,填充所述金属层后,对覆盖在所述衬底1的上表面的所述金属层进行图形化处理。在一个实施例中,图形化处理所述金属层的方法为:于覆盖所述衬底1上表面的所述金属层上设置第二光刻胶层;对所述第二光刻胶层进行曝光显影得到图形化的所述第二光刻胶层;通过图形化的所述第二光刻胶层对所述金属层进行刻蚀,得到所述衬底1上表面的图形化的所述金属层。
该步骤中,通入所述第二处理气体进行等离子体轰击处理后,重复循环预设次数的等离子体轰击预处理和等离子体轰击处理。
本申请中通过循环一定次数的等离子体轰击预处理和等离子体轰击处理过程,可以使去除杂质的效果更好,但不需要进行如现有技术中的多次循环处理,同时本申请中循环相同次数得到的杂质去除效果远优于现有技术中的去除效果。
该步骤中,重复循环2次等离子体轰击预处理和等离子体轰击处理,以在最大化工艺效率的同时使去除杂质的的效果最优化。
该步骤中,所述半导体工艺方法应用与90纳米的后端铝互连制程,也可以根据需要进行其他制程的应用,在此不做过多限制。
在一个实施例中,本申请的所述半导体工艺方法,如图3所示,先使用高频射频电源RF power1对衬底1侧壁上的扩散阻挡层3进行等离子体轰击预处理(pre-treatment),然后再如图4所示,使用350KHz的低频射频电源RF power2对衬底1的沟槽2侧壁上的扩散阻挡层3进行等离子体轰击(treatment),以显著提高解离得到的等离子体4密度,可以提高对扩散阻挡层3的杂质去除深度,无需通过多次重复沉积和等离子体轰击即可实现明显的杂质去除效果,从而提高了工艺效率,大大提高了MOCVD的WPH(waferper hour,出片量);同时在相同的处理时间内提高了对侧壁上的扩散阻挡层3内杂质的去除效果,有效降低扩散阻挡层3内的杂质,降低互连层的电阻,降低器件的能耗和延迟。
本申请还提供一种半导体结构,所述半导体结构包括衬底1和扩散阻挡层3,所述衬底1包括一沟槽2,所述扩散阻挡层3覆盖于所述沟槽2的内表面,所述半导体结构采用上述任意一种所述的半导体工艺方法进行制备以去除所述扩散阻挡层3中的杂质。
综上,本申请的半导体结构及半导体工艺方法,可以通过低频射频电源进行等离子体轰击前使用高频射频电源进行等离子体轰击预处理,提高对扩散阻挡层的杂质去除深度;同时通过在处理气体中加入氩气,提高侧壁杂质的去除效果;另外,通过提高轰击杂质的功率,缩短轰击时间,提高工艺效率;最后,调节产生等离子体的气体比例,保证扩散阻挡层的生成质量。
所以,本申请有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本申请的原理及其功效,而非用于限制本申请。任何熟悉此技术的人士皆可在不违背本申请的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本申请所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本申请的权利要求所涵盖。

Claims (10)

1.一种半导体工艺方法,其特征在于,所述半导体工艺方法包括:
提供包括沟槽的衬底,所述沟槽由所述衬底的上表面延伸至所述衬底的内部;
采用金属有机化合物气相沉积工艺,形成位于所述沟槽的内表面的扩散阻挡层;
于一反应腔内设置沉积有所述扩散阻挡层的所述衬底,并通入第一处理气体,使用第一预设频率的第一射频电源对所述第一处理气体进行解离形成等离子体,所述等离子体对所述沟槽的侧壁上的所述扩散阻挡层进行等离子体轰击预处理;
于所述反应腔内通入第二处理气体,使用第二预设频率的第二射频电源对所述第二处理气体进行解离形成等离子体,所述等离子体对所述沟槽的侧壁上的所述扩散阻挡层进行等离子体轰击处理;其中,所述第一预设频率大于所述第二预设频率。
2.根据权利要求1所述的半导体工艺方法,其特征在于,所述半导体工艺方法还包括:于所述反应腔内通入第二处理气体进行等离子体轰击处理后,于所述扩散阻挡层的表面填充金属层,所述金属层填充整个沟槽并覆盖所述衬底的上表面。
3.根据权利要求1所述的半导体工艺方法,其特征在于,所述半导体工艺方法还包括:通入所述第二处理气体进行等离子体轰击处理后,重复循环预设次数的等离子体轰击预处理和等离子体轰击处理。
4.根据权利要求1所述的半导体工艺方法,其特征在于,所述第一预设频率为2MHz-30MHz,所述第二预设频率为200KHz-300KHz。
5.根据权利要求1所述的半导体工艺方法,其特征在于,所述第一射频电源的功率为400W-500W。
6.根据权利要求1所述的半导体工艺方法,其特征在于,使用所述第一射频电源对所述扩散阻挡层进行等离子体轰击的方法包括:
先向所述反应腔内通入所述第一处理气体,待所述反应腔内的压力达到4.2Torr-5.8Torr,且温度达到390℃-420℃时,开启所述第一射频电源,使所述第一处理气体离化为等离子体;离化得到的等离子体对所述沟槽的侧壁上的所述扩散阻挡层进行等离子体轰击。
7.根据权利要求1所述的半导体工艺方法,其特征在于,所述第一处理气体和/或所述第二处理气体包括氩气、氪气或氙气中的一种或一种以上的任意组合。
8.根据权利要求1所述的半导体工艺方法,其特征在于,所述第一处理气体和所述第二处理气体均包括氮气和氢气。
9.根据权利要求1所述的半导体工艺方法,其特征在于,所述第一处理气体中包含氮气、氢气和氩气,氮气的流量:氢气的流量:氩气的流量=1:1.5:0.015。
10.一种半导体结构,其特征在于,所述半导体结构包括衬底和扩散阻挡层,所述衬底包括一沟槽,所述扩散阻挡层覆盖于所述沟槽的内表面,所述半导体结构采用权利要求1-9中任意一项所述的半导体工艺方法进行制备以去除所述扩散阻挡层中的杂质。
CN202311788055.9A 2023-12-22 2023-12-22 一种半导体结构及半导体工艺方法 Pending CN117894748A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311788055.9A CN117894748A (zh) 2023-12-22 2023-12-22 一种半导体结构及半导体工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311788055.9A CN117894748A (zh) 2023-12-22 2023-12-22 一种半导体结构及半导体工艺方法

Publications (1)

Publication Number Publication Date
CN117894748A true CN117894748A (zh) 2024-04-16

Family

ID=90638771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311788055.9A Pending CN117894748A (zh) 2023-12-22 2023-12-22 一种半导体结构及半导体工艺方法

Country Status (1)

Country Link
CN (1) CN117894748A (zh)

Similar Documents

Publication Publication Date Title
US10354888B2 (en) Method and apparatus for anisotropic tungsten etching
US10770346B2 (en) Selective cobalt removal for bottom up gapfill
US10049891B1 (en) Selective in situ cobalt residue removal
US9659791B2 (en) Metal removal with reduced surface roughness
US9275834B1 (en) Selective titanium nitride etch
JP6195898B2 (ja) 核形成の抑制を伴うタングステンによるフィーチャ充填
EP1135545B1 (en) Removing oxides or other reducible contaminants from a substrate by plasma treatment
US9865501B2 (en) Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
KR20180010990A (ko) 향상된 보텀-업 피처 충진을 위한 ale
IL176591A (en) Method of imitation of a conductive material exposed to a passive feature
KR100912321B1 (ko) 반도체 기판 도전층 표면의 청정화 방법
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
US6979633B2 (en) Method of manufacturing semiconductor device
JP2000058650A (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US7001641B2 (en) Seed layer treatment
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
JP5184644B2 (ja) 湿式エッジ洗浄を強化するためのベベルプラズマ処理
US20060063388A1 (en) Method for using a water vapor treatment to reduce surface charge after metal etching
US20220351979A1 (en) Systems and methods for selective metal compound removal
CN117894748A (zh) 一种半导体结构及半导体工艺方法
KR20070042887A (ko) 피쳐 제한부들을 형성하는 방법
CN115803846A (zh) 用于去除含氮化物膜的系统和方法
CN117672961A (zh) 半导体器件的形成方法
CN117769756A (zh) 高深宽比特征中的金属沉积和蚀刻

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination