JP3672760B2 - デュアルダマシンおよび相互接続の形成方法 - Google Patents
デュアルダマシンおよび相互接続の形成方法 Download PDFInfo
- Publication number
- JP3672760B2 JP3672760B2 JP03925599A JP3925599A JP3672760B2 JP 3672760 B2 JP3672760 B2 JP 3672760B2 JP 03925599 A JP03925599 A JP 03925599A JP 3925599 A JP3925599 A JP 3925599A JP 3672760 B2 JP3672760 B2 JP 3672760B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- seed layer
- seed
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の属する技術分野】
本発明は、ダマシン (damascene)、またはデュアルダマシン (dual-damascene)の形成方法に係り、特に金属層の化学的機械研磨方法に関する。
【0002】
【従来の技術】
化学的機械研磨は、現在、超LSI(VLSI)はもちろん、超大規模集積回路(ULSI)でも使用される大域平坦化を行うことができる唯一の技術である。それ故、化学的機械研磨は、接点(コンタクト)を形成する際の形成プロセスとして非常に広く使用されている。現在行われている技術の場合には、わん状変形と侵食が、形成プロセスの安定性および装置の信頼性に重大な影響を与える二つの大きな問題である。
【0003】
図3及び図4は、コンタクトまたは導電性ワイヤを形成するためのデュアルダマシンの形成方法を示す図である。図3(A)に示すように、バイアホール102および溝104を持つ基板100が使用される。ついで、図3(B)に示すように、バリヤ層106およびシード層108が基板100の上に形成される。
【0004】
さらに、図3(C)に示すように、シード層108を使用して銅(Cu)層110が電気メッキされる。この図に示すように、シード層108は銅層110の一部になる。シード層108の幾何学的形状は平らではないので、銅層110の表面のプロファイルも凹凸状態になる。
【0005】
【発明が解決しようとする課題】
ついで、図4(D)に示すように、化学的機械研磨法により基板100が露出するまで銅層110の研磨が行われる。この図に示すように、銅層110と基板100の材質の硬度が異なるので、銅層110上に凹部が形成され、大きな表面積を持つバイアホールができる。これが、いわゆる「わん状変形」である。
【0006】
【発明が解決しようとする課題】
さらに、図4(E)に示すように、銅層110と基板100との上に、キャップ層112が形成される。上記わん状変形の他に、基板100(通常、誘電体層)の、バイアホールが高い密度で存在する領域は、化学的機械研磨プロセス中にスラリーにより金属層が除去されると共に、容易に侵食を受ける。
【0007】
従って、本発明は、コンタクトまたは導電性ワイヤを形成するためのダマシンの形成方法を提供する。
【0008】
【課題を解決するための手段】
バイアホールを持つ金属上には、同じ形状のバリヤ層が形成される。シード層は、バリヤ層の上に形成される。バリヤ層が露出するまで、シード層に対して化学的機械研磨ステップが行われる。その結果、バイアホールの表面上にシード層が残り、一方、基板上のシード層は除去されバリヤ層が露出する。その後、シード層上に金属層の電気メッキが行われる。基板の頂部の表面は、シード層により覆われていないので、その上には金属層は形成されない。金属層は、バイアホールを充填する程度に形成されるだけである。基板に達するまで金属層およびバリヤ層の化学的機械研磨ステップがもう一度行われる。キャップ層は、金属層および基板上に形成される。
上記方法によりシード層が選択的に除去される。すなわち、金属層はシード層が残っている領域上だけに形成される。それ故、金属層の研磨レベルを制御するのが一層容易になる。従って、わん状変形および侵食を最小限度にとどめることができる。
【0009】
さらに、金属層に対する研磨ステップ中に、金属層の表面のスラリーによる酸化がひんぱんに起こる。水素プラズマが、脱酸素化機能を持っていることは周知である。それ故、水素[H]プラズマ処理を追加することにより、酸化を起こさないで金属層を研磨することができる。
上記の一般的な説明および下記の詳細な説明は、例示および説明のためのものであって、本発明を制限するものでないことを理解されたい。本発明は、特許請求の範囲によってのみ制限される。
【0010】
【発明の実施の形態】
図1及び図2は、化学的機械研磨プロセスが行われるデュアルダマシンの形成方法を示す図である。本発明の技術の使用は、デュアルダマシンだけに制限されるものでないことを理解されたい。ダマシンまたは導電性ワイヤ、金属ラインまたは金属相互接続の形成のような方法またはプロセスにも使用することができる。
【0011】
図1(A)に示すように、基板200が使用される。基板200は、バイアホール202および相互接続溝204のような開口部を含む。ついで、図1(B)に示すように、基板200の表面プロファイルに沿って、例えば、窒化タンタル層(TaN)、タンタル層(Ta)、窒化チタン層(TiN)、チタン層(Ti)、または他の高融点金属またはその化合物の組成物のような、同じ形状のバリヤ層206が形成される。その後、好適には、金属層の種類により、銅層またはタングステン層(W)のような金属層であることが好ましいシード層208が、バイアホール202および相互接続溝204を充填するために形成される。好適には、物理的蒸着法(PVD)により、厚さ約1kű350Åのシード層208を形成することが好ましい。
【0012】
さらに、図1(C)に示すように、研磨阻止層としてのバリヤ層206を持つシード層208に対して、化学的機械研磨ステップが行われる。それ故、基板200上のシード層208が除去されバリヤ層206が露出する。一方、バイアホール202および相互接続溝204の表面を覆っているシード層208は除去されずに残る。それ故、金属層を電気メッキする領域は、バイアホール202および相互接続溝204だけに限定される。すなわち、金属層が、電気メッキにより選択的に形成される。
【0013】
その場合には、前記の第一の化学的機械研磨ステップの後で、さらに、水素プラズマ処理が行われる。水素プラズマは、脱酸素化機能を持っているので、化学的機械研磨ステップ中の、シード層208上でのスラリーの反応により形成された自然酸化層が除去される。ついで、図2(D)に示すように、例えば、銅層、タングステン層または他の金属層のような金属層210が、バイアホール202および相互接続溝204を充填するために選択的に形成される。シード層208により覆われていないので、基板200上のバリヤ層206は金属層210で覆われていない。この図に示すように、バイアホール202および相互接続溝204は、中央が若干隆起している金属層210で充填される。
【0014】
さらに、図2(E)に示すように、基板200上の金属層210およびバリヤ層206が、化学的機械研磨ステップにより除去される。それにより、この図に示すように、金属層210の表面が平らになる。従来技術の場合には、バイアホールおよび相互接続溝を充填するために、過度の量の金属層が形成される。それ故、過度の量の金属層を除去するのに長い時間が掛かり、研磨ステップの安定性を制御するのが難しい。本発明を使用すれば、基板上に過度の量の金属を使用する必要がない研磨ステップを簡単に実行することができる。
その後、図2(F)に示すように、例えば、金属層210および基板200を覆うために窒化層のようなキャップ層212が形成される。
【0015】
【発明の効果】
それ故、本発明は少なくとも下記の利点を持つ。
【0016】
1)化学的機械研磨の第一のステップは、単なる浅い研磨ステップである。何故なら、除去されるシード層の厚さが非常に薄いからである。それ故、従来技術と比較すると非常に容易に制御を行うことができる。
【0017】
2)基板上のある領域上にシード層の一部を除去しないで残すことによって、特定の領域に金属層を電気メッキすることができる。それ故、研磨が行われる基板上に過度の金属が形成されることがない。それ故、研磨ステップが簡単になり、研磨時間が短縮する。
【0018】
3)水素プラズマ処理の追加ステップにより、化学的機械研磨の第一のステップ中にシード層上に形成された酸化物の層が、水素プラズマの脱酸素化機能により除去される。
【0019】
4)また、金属層が選択的に形成されるので、金属層の表面を非常に短時間の間に平らにすることができる。化学的機械研磨の第二のステップにおいては、非常に厚さの薄いバリヤ層、すなわち、厚さの変動の小さいウエファの研磨が行われる。それ故、わん状変形および侵食を最小限度に抑えることができる。
当業者であれば、本明細書に開示した仕様および実行を考慮すれば、本発明の他の実施形態を思い付くことができるだろう。考慮の対象になる上記仕様および実施形態は、単に例示としてのものに過ぎず、本発明の範囲および精神は特許請求の範囲に記載してある。
【図面の簡単な説明】
【図1】 本発明の好適な実施形態のデュアルダマシンの形成方法を示す図(その1)。
【図2】 本発明の好適な実施形態のデュアルダマシンの形成方法を示す図(その2)。
【図3】 デュアルダマシンの従来の形成方法を示す図(その1)。
【図4】 デュアルダマシンの従来の形成方法を示す図(その2)。
【符号の説明】
200 基板
202 バイアホ−ル
204 相互接続溝
206 バリヤ層
208 シ−ド層
210 金属層
212 キャップ層
Claims (14)
- バイアホールと相互接続溝とを有する基板を用意する工程と、
前記基板上に同じ形状のバリヤ層を形成する工程と、
前記バリヤ層上にシード層を形成する工程と、
研磨阻止層として前記バリヤ層を用い、前記基板上のシード層が除去されて前記バリヤ層が露出するまで、前記シード層上に第一の化学的機械研磨を実行し、前記バイアホールと相互接続溝との表面を覆うシード層を残す工程と、
前記バイアホールと前記相互接続溝とのシード層上に形成された自然酸化物層を脱酸素化する工程と、
前記バイアホールと前記相互接続溝とを金属層によって充填する工程と、
前記基板が露出するまで前記金属層および前記バリヤ層に対して第二の化学的機械研磨を実行する工程と、を含むことを特徴とするデュアルダマシンの形成方法。 - 請求項1に記載の方法において、
前記バリヤ層が、タンタル、窒化タンタル、チタン、窒化チタンおよび他の高融点金属からなるグループから選択した材料でできていることを特徴とする方法。 - 請求項1に記載の方法において、
前記シード層が、銅層からなることを特徴とする方法。 - 請求項3に記載の方法において、
前記金属層が、銅層からなることを特徴とする方法。 - 請求項1に記載の方法において、
前記シード層が、タングステン層からなることを特徴とする方法。 - 請求項5に記載の方法において、
前記金属層が、タングステン層からなることを特徴とする方法。 - 請求項1に記載の方法において、
前記自然酸化物層を脱酸素化する工程が、前記第一の化学的機械研磨ステップの後の水素プラズマ処理ステップを含むことを特徴とする方法。 - その内部に開口部を持つ基板を用意する工程と、
前記基板の表面プロファイルに沿って同じ形状のバリヤ層を形成する工程と、
前記開口部内の前記バリヤ層を覆うようにシ−ド層を形成する工程と、
研磨阻止層として前記バリヤ層を用い、前記基板上のシード層が除去されて前記バリヤ層が露出するまで、前記シード層上に第一の化学的機械研磨を実行し、前記開口部内の表面を覆うシード層を残す工程と、
前記開口部内のシード層上に形成された自然酸化物層を脱酸素化する工程と、
前記シード層上を金属層によって選択的に電気メッキする工程と、
研磨阻止層として前記基板を用い第二の化学的機械研磨を実行する工程と、を含むことを特徴とする相互接続の形成方法。 - 請求項8に記載の方法において、
前記バリヤ層が、タンタル、窒化タンタル、チタン、窒化チタンおよび他の高融点金属からなるグループから選択した材料でできていることを特徴とする方法。 - 請求項8に記載の方法において、
前記シード層が、銅層からなることを特徴とする方法。 - 請求項10に記載の方法において、
前記金属層が、銅層からなることを特徴とする方法。 - 請求項8に記載の方法において、
前記シード層が、タングステン層からなることを特徴とする方法。 - 請求項12に記載の方法において、
前記金属層が、タングステン層からなることを特徴とする方法。 - 請求項1に記載の方法において、
前記自然酸化物層の脱酸素化する工程が、水素プラズマ処理ステップを含むことを特徴とする方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03925599A JP3672760B2 (ja) | 1999-02-17 | 1999-02-17 | デュアルダマシンおよび相互接続の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03925599A JP3672760B2 (ja) | 1999-02-17 | 1999-02-17 | デュアルダマシンおよび相互接続の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000235981A JP2000235981A (ja) | 2000-08-29 |
JP3672760B2 true JP3672760B2 (ja) | 2005-07-20 |
Family
ID=12548043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03925599A Expired - Fee Related JP3672760B2 (ja) | 1999-02-17 | 1999-02-17 | デュアルダマシンおよび相互接続の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3672760B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6984301B2 (en) * | 2002-07-18 | 2006-01-10 | Micron Technology, Inc. | Methods of forming capacitor constructions |
US7345350B2 (en) * | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
KR20220024438A (ko) | 2019-06-18 | 2022-03-03 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법 및 기판 처리 장치 |
-
1999
- 1999-02-17 JP JP03925599A patent/JP3672760B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000235981A (ja) | 2000-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7365001B2 (en) | Interconnect structures and methods of making thereof | |
US6417094B1 (en) | Dual-damascene interconnect structures and methods of fabricating same | |
US6245663B1 (en) | IC interconnect structures and methods for making same | |
US7727888B2 (en) | Interconnect structure and method for forming the same | |
US6103624A (en) | Method of improving Cu damascene interconnect reliability by laser anneal before barrier polish | |
US6509267B1 (en) | Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer | |
US7193327B2 (en) | Barrier structure for semiconductor devices | |
JP5528027B2 (ja) | 配線構造の製造方法 | |
EP1233448A2 (en) | Reliable interconnects with low via/contact resistance | |
US7208404B2 (en) | Method to reduce Rs pattern dependence effect | |
US6258713B1 (en) | Method for forming dual damascene structure | |
US20050263891A1 (en) | Diffusion barrier for damascene structures | |
EP0848419A1 (en) | Method of making an aluminum contact | |
KR20070089028A (ko) | 듀얼 다마신 공정을 이용한 비아 형성 방법 | |
US6555461B1 (en) | Method of forming low resistance barrier on low k interconnect | |
US7589021B2 (en) | Copper metal interconnection with a local barrier metal layer | |
US20040121583A1 (en) | Method for forming capping barrier layer over copper feature | |
US20020047208A1 (en) | Method and structure for improving electromigration of chip interconnects | |
US6503828B1 (en) | Process for selective polishing of metal-filled trenches of integrated circuit structures | |
US20060024962A1 (en) | Partial plate anneal plate process for deposition of conductive fill material | |
US20080258303A1 (en) | Novel structure for reducing low-k dielectric damage and improving copper EM performance | |
TWI274629B (en) | Method of reducing pattern effect in CMP process, method of eliminating dishing phenomena after CMP process, and method of CMP rework | |
US6524957B2 (en) | Method of forming in-situ electroplated oxide passivating film for corrosion inhibition | |
JP3672760B2 (ja) | デュアルダマシンおよび相互接続の形成方法 | |
US7541279B2 (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050420 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |