KR20200111253A - 다층 배선의 형성 방법 및 기억 매체 - Google Patents

다층 배선의 형성 방법 및 기억 매체 Download PDF

Info

Publication number
KR20200111253A
KR20200111253A KR1020207024983A KR20207024983A KR20200111253A KR 20200111253 A KR20200111253 A KR 20200111253A KR 1020207024983 A KR1020207024983 A KR 1020207024983A KR 20207024983 A KR20207024983 A KR 20207024983A KR 20200111253 A KR20200111253 A KR 20200111253A
Authority
KR
South Korea
Prior art keywords
wafer
film
forming
processing unit
wiring
Prior art date
Application number
KR1020207024983A
Other languages
English (en)
Inventor
타카시 타나까
미츠아키 이와시타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200111253A publication Critical patent/KR20200111253A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1637—Composition of the substrate metallic substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1639—Substrates other than metallic, e.g. inorganic or organic or non-conductive
    • C23C18/1642—Substrates other than metallic, e.g. inorganic or organic or non-conductive semiconductor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1655—Process features
    • C23C18/1657—Electroless forming, i.e. substrate removed or destroyed at the end of the process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886—Multistep pretreatment
    • C23C18/1893—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

실시 형태에 따른 다층 배선의 형성 방법은, 매립형의 다층 배선의 형성 방법으로서, 기판의 배선(50) 상에 마련되는 절연막(60)의 정해진 위치에 형성되어 배선(50)까지 관통하는 비아(70)에 있어서, 배선(50)이 노출되는 저면(73)에 단분자막(80)을 형성하는 공정과, 비아(70)의 측면(72)에 배리어막(81)을 형성하는 공정과, 단분자막(80)을 제거하는 공정과, 비아(70)의 저면(73)에 노출되는 배선(50)을 촉매로 하여, 비아(70)의 저면(73)으로부터 무전해 도금막(82)을 형성하는 공정을 포함한다.

Description

다층 배선의 형성 방법 및 기억 매체
개시된 실시 형태는 다층 배선의 형성 방법 및 기억 매체에 관한 것이다.
종래, 기판인 반도체 웨이퍼(이하, '웨이퍼'라고 호칭함)에 다층 배선을 형성하는 방법으로서, 배선 상에 마련되는 절연막에 형성된 비아의 내면에 배리어층과 시드층을 적층하고, 이 후에 전해 도금 처리를 실시하여 비아의 내부를 매립하는 방법이 알려져 있다(예를 들면, 특허 문헌 1 참조).
일본특허공개공보 2013-194306호
그러나 종래의 다층 배선의 형성 방법에서는, 비아의 애스펙트비가 높은 경우, 비아에 대한 배리어층 및 시드층의 비율이 높아져 비아가 좁고 길어지는 점에서, 이러한 비아의 저부 근방을 전해 도금 처리로 양호하게 매립하는 것이 어렵다. 이에 의해, 비아의 저부 근방 등에 보이드 또는 심 등의 불량 개소가 생겨버리는 점에서, 반도체 장치의 신뢰성이 저하될 우려가 있다.
실시 형태의 일태양은, 상기를 감안하여 이루어진 것으로, 애스펙트비가 높은 비아의 저부 근방에 양호한 금속 배선을 형성할 수 있는 다층 배선의 형성 방법 및 기억 매체를 제공하는 것을 목적으로 한다.
실시 형태의 일태양에 따른 다층 배선의 형성 방법은, 매립형의 다층 배선의 형성 방법으로서, 기판의 배선 상에 마련되는 절연막의 정해진 위치에 형성되어 상기 배선까지 관통하는 비아에 있어서, 상기 배선이 노출되는 저면에 단분자막을 형성하는 공정과, 상기 비아의 측면에 배리어막을 형성하는 공정과, 상기 단분자막을 제거하는 공정과, 상기 비아의 저면에 노출되는 상기 배선을 촉매로 하여, 상기 비아의 저면으로부터 무전해 도금막을 형성하는 공정을 포함한다.
실시 형태의 일태양에 따르면, 애스펙트비가 높은 비아의 저부 근방에 양호한 금속 배선을 형성할 수 있다.
도 1은 실시 형태에 따른 다층 배선 형성 시스템의 개략 구성을 나타내는 모식도이다.
도 2는 실시 형태에 따른 무전해 도금 처리 유닛의 구성을 나타내는 단면도이다.
도 3은 실시 형태에 따른 전해 도금 처리 유닛의 구성을 나타내는 단면도이다.
도 4a는 실시 형태에 따른 다층 배선의 형성 처리를 설명하기 위한 모식도 1이다.
도 4b는 실시 형태에 따른 다층 배선의 형성 처리를 설명하기 위한 모식도 2이다.
도 4c는 실시 형태에 따른 다층 배선의 형성 처리를 설명하기 위한 모식도 3이다.
도 4d는 실시 형태에 따른 다층 배선의 형성 처리를 설명하기 위한 모식도 4이다.
도 4e는 실시 형태에 따른 다층 배선의 형성 처리를 설명하기 위한 모식도 5이다.
도 4f는 실시 형태에 따른 다층 배선의 형성 처리를 설명하기 위한 모식도 6이다.
도 4g는 실시 형태에 따른 다층 배선의 형성 처리를 설명하기 위한 모식도 7이다.
도 5는 실시 형태에 따른 다층 배선의 형성 처리에 있어서의 처리 순서를 나타내는 순서도이다.
이하, 첨부 도면을 참조하여, 본원이 개시하는 다층 배선의 형성 방법 및 기억 매체의 실시 형태를 상세하게 설명한다. 또한, 이하에 나타내는 실시 형태에 의해 이 발명이 한정되는 것은 아니다. 또한, 도면은 모식적인 것이며, 각 요소의 치수의 관계, 각 요소의 비율 등은 현실과 상이한 경우가 있는 것에 유의할 필요가 있다. 또한 도면의 상호 간에 있어서도, 서로의 치수의 관계 및 비율이 상이한 부분이 포함되어 있는 경우가 있다.
<다층 배선 형성 시스템의 개요>
먼저, 도 1을 참조하여, 실시 형태에 따른 다층 배선 형성 시스템(1)의 개략 구성에 대하여 설명한다. 도 1은 실시 형태에 따른 다층 배선 형성 시스템(1)의 개략 구성을 나타내는 도이다. 이하에서는, 위치 관계를 명확하게 하기 위하여, 서로 직교하는 X축, Y축 및 Z축을 규정하고, Z축 정방향을 연직 상향 방향으로 한다.
도 1에 나타내는 바와 같이, 다층 배선 형성 시스템(1)은 반입반출 스테이션(2)과, 처리 스테이션(3)을 구비한다. 반입반출 스테이션(2)과 처리 스테이션(3)은 인접하여 마련된다.
반입반출 스테이션(2)은 캐리어 배치부(11)와, 반송부(12)를 구비한다. 캐리어 배치부(11)에는 복수 매의 반도체 웨이퍼(W)(이하, '웨이퍼(W)'라고 함)를 수평 상태로 수용하는 복수의 캐리어(C)가 배치된다.
반송부(12)는 캐리어 배치부(11)에 인접하여 마련되고, 내부에 기판 반송 장치(13)와, 전달부(14)를 구비한다. 기판 반송 장치(13)는 웨이퍼(W)를 유지하는 웨이퍼 유지 기구를 구비한다. 또한, 기판 반송 장치(13)는 수평 방향 및 연직 방향으로의 이동 그리고 연직축을 중심으로 하는 선회가 가능하며, 웨이퍼 유지 기구를 이용하여 캐리어(C)와 전달부(14)와의 사이에서 웨이퍼(W)의 반송을 행한다.
처리 스테이션(3)은 반송부(12)에 인접하여 마련된다. 처리 스테이션(3)은 반송부(15)와, 복수의 단분자막 형성 처리 유닛(16)과, 복수의 성막 처리 유닛(17)과, 복수의 무전해 도금 처리 유닛(18)과, 복수의 전해 도금 처리 유닛(19)을 구비한다.
복수의 단분자막 형성 처리 유닛(16)과, 복수의 성막 처리 유닛(17)과, 복수의 무전해 도금 처리 유닛(18)과, 복수의 전해 도금 처리 유닛(19)은 반송부(15)의 양측에 나란히 마련된다. 또한, 도 1에 나타내는 단분자막 형성 처리 유닛(16), 성막 처리 유닛(17), 무전해 도금 처리 유닛(18) 및 전해 도금 처리 유닛(19)의 배치 및 개수는 일례이며, 도시한 것에 한정되지 않는다.
반송부(15)는 내부에 기판 반송 장치(20)를 구비한다. 기판 반송 장치(20)는 웨이퍼(W)를 유지하는 웨이퍼 유지 기구를 구비한다. 또한, 기판 반송 장치(20)는 수평 방향 및 연직 방향으로의 이동 그리고 연직축을 중심으로 하는 선회가 가능하며, 웨이퍼 유지 기구를 이용하여 전달부(14)와, 단분자막 형성 처리 유닛(16)과, 성막 처리 유닛(17)과, 무전해 도금 처리 유닛(18)과, 전해 도금 처리 유닛(19)과의 사이에서 웨이퍼(W)의 반송을 행한다.
단분자막 형성 처리 유닛(16)은 기판 반송 장치(20)에 의해 반송되는 웨이퍼(W)에 대하여 정해진 단분자막 형성 처리를 행한다. 단분자막 형성 처리 유닛(16)은 예를 들면 가열부를 가지는 진공 챔버이다.
성막 처리 유닛(17)은 기판 반송 장치(20)에 의해 반송되는 웨이퍼(W)에 대하여 정해진 성막 처리를 행한다. 성막 처리 유닛(17)은, 예를 들면 PVD(Physical Vapor Deposition) 장치 또는 CVD(Chemical Vapor Deposition) 장치 등의 드라이 프로세스 장치이다.
무전해 도금 처리 유닛(18)은 기판 반송 장치(20)에 의해 반송되는 웨이퍼(W)에 대하여 정해진 무전해 도금 처리를 행한다. 무전해 도금 처리 유닛(18)의 구성예에 대해서는 후술한다.
전해 도금 처리 유닛(19)은 기판 반송 장치(20)에 의해 반송되는 웨이퍼(W)에 대하여 정해진 전해 도금 처리를 행한다. 전해 도금 처리 유닛(19)의 구성예에 대해서는 후술한다.
또한, 다층 배선 형성 시스템(1)은 제어 장치(4)를 구비한다. 제어 장치(4)는 예를 들면 컴퓨터이며, 제어부(21)와 기억부(22)를 구비한다.
제어부(21)는 CPU(Central Processing Unit), ROM(Read Only Memory), RAM(Random Access Memory), 입출력 포트 등을 가지는 마이크로 컴퓨터 및 각종의 회로를 포함한다.
이러한 마이크로 컴퓨터의 CPU는 ROM에 기억되어 있는 프로그램을 읽어내 실행함으로써, 반송부(12) 및 반송부(15), 단분자막 형성 처리 유닛(16), 성막 처리 유닛(17), 무전해 도금 처리 유닛(18), 전해 도금 처리 유닛(19) 등의 제어를 실현한다.
또한, 이러한 프로그램은 컴퓨터에 의해 판독 가능한 기억 매체에 기록되어 있던 것으로, 그 기억 매체로부터 제어 장치(4)의 기억부(22)에 인스톨된 것이어도 된다. 컴퓨터에 의해 판독 가능한 기억 매체로서는, 예를 들면 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등이 있다.
기억부(22)는 예를 들면 RAM, 플래시 메모리(Flash Memory) 등의 반도체 메모리 소자 또는 하드 디스크, 광 디스크 등의 기억 장치에 의해 실현된다.
상기와 같이 구성된 다층 배선 형성 시스템(1)에서는, 먼저 반입반출 스테이션(2)의 기판 반송 장치(13)가, 캐리어 배치부(11)에 배치된 캐리어(C)로부터 웨이퍼(W)를 취출하고, 취출한 웨이퍼(W)를 전달부(14)에 배치한다. 전달부(14)에 배치된 웨이퍼(W)는 처리 스테이션(3)의 기판 반송 장치(20)에 의해 전달부(14)로부터 취출되어, 단분자막 형성 처리 유닛(16)으로 반입된다.
단분자막 형성 처리 유닛(16)으로 반입된 웨이퍼(W)는, 단분자막 형성 처리 유닛(16)에 의해 정해진 단분자막 형성 처리가 실시된 후, 기판 반송 장치(20)에 의해 단분자막 형성 처리 유닛(16)으로부터 반출되어, 성막 처리 유닛(17)으로 반입된다.
성막 처리 유닛(17)으로 반입된 웨이퍼(W)는, 성막 처리 유닛(17)에 의해 정해진 배리어막 형성 처리가 실시된 후, 기판 반송 장치(20)에 의해 성막 처리 유닛(17)으로부터 반출되어, 무전해 도금 처리 유닛(18)으로 반입된다.
무전해 도금 처리 유닛(18)으로 반입된 웨이퍼(W)는, 무전해 도금 처리 유닛(18)에 의해 정해진 단분자막 제거 처리 및 무전해 도금 처리가 실시된 후, 기판 반송 장치(20)에 의해 무전해 도금 처리 유닛(18)으로부터 반출되어, 성막 처리 유닛(17)으로 반입된다.
성막 처리 유닛(17)으로 반입된 웨이퍼(W)는, 성막 처리 유닛(17)에 의해 정해진 시드막 형성 처리가 실시된 후, 기판 반송 장치(20)에 의해 성막 처리 유닛(17)으로부터 반출되어, 전해 도금 처리 유닛(19)으로 반입된다.
전해 도금 처리 유닛(19)으로 반입된 웨이퍼(W)는, 전해 도금 처리 유닛(19)에 의해 정해진 전해 도금 처리가 실시된 후, 기판 반송 장치(20)에 의해 전해 도금 처리 유닛(19)으로부터 반출되어, 전달부(14)에 배치된다. 그리고, 전달부(14)에 배치된 처리가 끝난 웨이퍼(W)는, 기판 반송 장치(13)에 의해 캐리어 배치부(11)의 캐리어(C)로 되돌려진다.
<무전해 도금 처리 유닛의 개요>
이어서, 도 2를 참조하여, 무전해 도금 처리 유닛(18)의 개략 구성에 대하여 설명한다. 도 2는 실시 형태에 따른 무전해 도금 처리 유닛(18)의 구성을 나타내는 단면도이다. 무전해 도금 처리 유닛(18)은, 예를 들면 웨이퍼(W)를 1 매씩 처리하는 매엽식의 처리 유닛으로서 구성된다.
무전해 도금 처리 유닛(18)은, 도 2에 나타내는 바와 같이 하우징(30)과, 기판 회전 유지 기구(31)와, 처리액 공급 기구(32)와, 컵(33)과, 액 배출 기구(34 ~ 36)를 구비한다.
기판 회전 유지 기구(31)는 하우징(30)의 내부에서 웨이퍼(W)를 회전 유지한다. 기판 회전 유지 기구(31)는 회전축(31a)과, 턴테이블(31b)과, 웨이퍼 척(31c)과, 도시하지 않은 회전 기구를 가진다.
회전축(31a)은 중공 원통 형상이며, 하우징(30) 내에서 상하로 신연한다. 턴테이블(31b)은 회전축(31a)의 상단부에 장착된다. 웨이퍼 척(31c)은 턴테이블(31b)의 상면 외주부에 마련되고, 웨이퍼(W)를 지지한다.
그리고, 기판 회전 유지 기구(31)는 제어 장치(4)의 제어부(21)에 의해 제어되고, 회전 기구에 의해 회전축(31a)이 회전 구동된다. 이에 의해, 웨이퍼 척(31c)에 지지된 웨이퍼(W)를 회전시킬 수 있다.
처리액 공급 기구(32)는 기판 회전 유지 기구(31)에 유지되는 웨이퍼(W)의 표면에 정해진 처리액을 공급한다. 처리액 공급 기구(32)는 웨이퍼(W)의 표면에 대하여 제 1 처리액을 공급하는 제 1 처리액 공급 기구(32a)와, 웨이퍼(W)의 표면에 제 2 처리액을 공급하는 제 2 처리액 공급 기구(32b)를 포함한다.
이러한 제 1 처리액은, 예를 들면 TMAH(Tetramethyl ammonium hydroxide : 수산화 테트라 메틸 암모늄)이다. 또한, 제 2 처리액은 예를 들면 무전해 도금액이다.
또한, 처리액 공급 기구(32)는 노즐 헤드(32c)를 가지고, 이러한 노즐 헤드(32c)에 노즐(32d, 32e)이 장착된다. 이러한 노즐(32d, 32e)은 각각 제 1 처리액 공급 기구(32a) 및 제 2 처리액 공급 기구(32b)에 대응하는 노즐이다.
노즐 헤드(32c)는 암(32f)의 선단부에 장착된다. 이러한 암(32f)은 상하 방향으로 이동 가능하게 되어 있고, 또한 도시하지 않은 회전 기구에 의해 회전 구동되는 지지축(32g)에 고정되어, 회전 가능하게 되어 있다.
이러한 구성에 의해, 처리액 공급 기구(32)는 정해진 처리액을 노즐(32d, 32e)을 개재하여 웨이퍼(W) 표면의 임의의 개소에 원하는 높이로부터 토출할 수 있다.
컵(33)은 웨이퍼(W)로부터 비산한 처리액을 받는다. 컵(33)은 3 개의 배출구(33a ~ 33c)를 가지고, 도시하지 않은 승강 기구에 의해 상하 방향으로 구동 가능하게 구성된다. 3 개의 배출구(33a ~ 33c)는 각각 액 배출 기구(34 ~ 36)에 접속되어 있다.
액 배출 기구(34 ~ 36)는 배출구(33a ~ 33c)로 모인 처리액을 배출한다. 액 배출 기구(34)는 유로 전환기(34a)에 의해 전환되는 회수 유로(34b) 및 폐기(廢棄) 유로(34c)를 가진다. 회수 유로(34b)는 예를 들면 제 1 처리액을 회수하여 재이용하기 위한 유로이며, 폐기 유로(34c)는 제 1 처리액을 폐기하기 위한 유로이다.
액 배출 기구(35)는 유로 전환기(35a)에 의해 전환되는 회수 유로(35b) 및 폐기 유로(35c)를 가진다. 회수 유로(35b)는 예를 들면 제 2 처리액을 회수하여 재이용하기 위한 유로이며, 폐기 유로(35c)는 제 2 처리액을 폐기하기 위한 유로이다.
또한, 회수 유로(35b)의 출구측에는, 제 2 처리액이 무전해 도금액인 경우에, 이러한 무전해 도금액을 냉각하는 냉각 버퍼(35d)가 마련된다. 또한, 액 배출 기구(36)에는 폐기 유로(36a)만이 마련된다.
또한, 실시 형태에서는 노즐(32d, 32e)을 이용하여 웨이퍼(W) 상에 처리액이 공급되지만, 웨이퍼(W) 상에 처리액을 공급하는 수단은 노즐에 한정되지 않고, 다른 각종 수단을 이용할 수 있다.
<전해 도금 처리 유닛의 개요>
이어서, 도 3을 참조하여, 전해 도금 처리 유닛(19)의 개략 구성에 대하여 설명한다. 도 3은 실시 형태에 따른 전해 도금 처리 유닛(19)의 구성을 나타내는 단면도이다. 전해 도금 처리 유닛(19)은 예를 들면 웨이퍼(W)를 1 매씩 처리하는 매엽식의 처리 유닛으로서 구성된다.
전해 도금 처리 유닛(19)은 기판 유지부(40)와, 전해 처리부(41)와, 전압 인가부(42)와, 처리액 공급 기구(43)를 구비한다.
기판 유지부(40)는 웨이퍼(W)를 유지하는 기능을 가진다. 기판 유지부(40)는 웨이퍼 척(40a)과, 구동 기구(40b)를 가진다.
웨이퍼 척(40a)은 예를 들면 웨이퍼(W)를 유지하여 회전시키는 스핀 척이다. 웨이퍼 척(40a)은 대략 원판 형상이며, 평면에서 봤을 때 웨이퍼(W)의 직경보다 큰 직경이며 수평 방향으로 연장되는 상면(40c)을 가진다. 이러한 상면(40c)에는 예를 들면 웨이퍼(W)를 흡인하는 흡인구(도시하지 않음)가 마련되어 있고, 이러한 흡인구로부터의 흡인에 의해, 웨이퍼(W)를 웨이퍼 척(40a)의 상면(40c)에 유지할 수 있다.
기판 유지부(40)에는, 또한 모터 등을 구비한 구동 기구(40b)가 마련되어 있어, 웨이퍼 척(40a)을 정해진 속도로 회전시킬 수 있다. 또한, 구동 기구(40b)에는 실린더 등의 승강 구동부(도시하지 않음)가 마련되어 있어, 웨이퍼 척(40a)을 연직 방향으로 이동시킬 수 있다.
여기까지 설명한 기판 유지부(40)의 상방에는, 웨이퍼 척(40a)의 상면(40c)을 마주 보고, 전해 처리부(41)가 마련된다. 전해 처리부(41)는 기체(41a)와, 직접 전극(41b)과, 접촉 단자(41c)와, 이동 기구(41d)를 가진다.
기체(41a)는 절연성 재료로 구성된다. 기체(41a)는 대략 원판 형상이며, 평면에서 봤을 때 웨이퍼(W)의 직경보다 큰 직경인 하면(41e)과, 이러한 하면(41e)의 반대 측에 마련되는 상면(41f)을 가진다.
직접 전극(41b)은 도전성 재료로 구성되고, 기체(41a)의 하면(41e)에 마련된다. 직접 전극(41b)은 기판 유지부(40)에 유지되는 웨이퍼(W)와 대략 평행으로 마주 보도록 배치된다. 그리고, 전해 도금 처리를 행할 시, 직접 전극(41b)은 웨이퍼(W) 상에 액 축적되는 전해 도금액과 직접 접촉한다.
접촉 단자(41c)는 기체(41a)의 가장자리부에 있어서, 하면(41e)으로부터 돌출되어 마련된다. 접촉 단자(41c)는 탄성을 가지는 도전체로 구성되고, 하면(41e)의 중심부를 향해 굴곡져 있다.
접촉 단자(41c)는 기체(41a)에 2 개 이상, 예를 들면 기체(41a)에 32 개 마련되고, 평면에서 봤을 때 기체(41a)의 동심원 상에 균등 간격으로 배치된다. 그리고, 모든 접촉 단자(41c)의 선단부는 이러한 선단부로 구성되는 가상면이, 기판 유지부(40)에 유지되는 웨이퍼(W)의 표면과 대략 평행이 되도록 배치된다.
이러한 접촉 단자(41c)는 전해 도금 처리를 행할 시, 웨이퍼(W)의 외주부에 접촉하고, 이러한 웨이퍼(W)에 전압을 인가한다. 또한, 접촉 단자(41c)의 수 및 형상은 상기의 실시 형태에 한정되지 않는다.
직접 전극(41b)과 접촉 단자(41c)는 전압 인가부(42)에 접속되어 있고, 각각 접촉하는 전해 도금액과 웨이퍼(W)에 정해진 전압을 인가할 수 있다.
기체(41a)의 상면(41f)측에는 이동 기구(41d)가 마련된다. 이동 기구(41d)는 예를 들면 실린더 등의 승강 구동부(도시하지 않음)를 가진다. 그리고, 이러한 승강 구동부에 의해, 이동 기구(41d)는 전해 처리부(41) 전체를 연직 방향으로 이동시킬 수 있다.
전압 인가부(42)는 직류 전원(42a)과, 스위치(42b, 42c)와, 부하 저항(42d)을 가지고, 전해 처리부(41)의 직접 전극(41b)과 접촉 단자(41c)에 접속된다. 구체적으로, 직류 전원(42a)의 양극측이, 스위치(42b)를 개재하여 직접 전극(41b)에 접속되고, 또한 직류 전원(42a)의 음극측이, 스위치(42c)와 부하 저항(42d)을 개재하여 복수의 접촉 단자(41c)에 접속된다. 또한, 직류 전원(42a)의 음극측은 접지된다.
그리고, 스위치(42b, 42c)를 동시에 온 상태 또는 오프 상태로 전환함으로써, 전압 인가부(42)는 직접 전극(41b)과 접촉 단자(41c)에 펄스 형상의 전압을 인가할 수 있다.
기판 유지부(40)와 전해 처리부(41)와의 사이에는 처리액 공급 기구(43)가 마련된다. 이러한 처리액 공급 기구(43)는 노즐(43a, 43b)과, 이동 기구(43c)를 가진다. 노즐(43a)은 웨이퍼(W) 상에 DHF(Diluted HydroFluoric acid : 희불산) 등의 세정액을 공급한다. 노즐(43b)은 웨이퍼(W) 상에 전해 도금액을 공급한다.
이동 기구(43c)는 노즐(43a, 43b)을 수평 방향 및 연직 방향으로 이동시킬 수 있다. 즉, 노즐(43a, 43b)은 기판 유지부(40)에 대하여 진퇴 가능하게 구성된다.
또한, 노즐(43a)은 세정액을 저류하는 도시하지 않은 세정액 공급원과 연통하고, 이러한 세정액 공급원으로부터 노즐(43a)로 세정액이 공급 가능하게 구성된다. 노즐(43b)은 전해 도금액을 저류하는 도시하지 않은 도금액 공급원과 연통하고, 이러한 도금액 공급원으로부터 노즐(43b)로 전해 도금액이 공급 가능하게 구성된다.
또한, 실시 형태에서는 노즐(43a, 43b)을 이용하여 웨이퍼(W) 상에 처리액이 공급되지만, 웨이퍼(W) 상에 처리액을 공급하는 수단은 노즐에 한정되지 않고, 다른 각종 수단을 이용할 수 있다.
<다층 배선의 형성 처리의 상세>
이어서, 도 4a ~ 도 4g를 참조하여, 실시 형태에 따른 다층 배선의 형성 처리의 상세에 대하여 설명한다. 도 4a ~ 도 4g는 실시 형태에 따른 다층 배선의 형성 처리를 설명하기 위한 모식도 (1) ~ (7)이다.
또한, 도 4a ~ 도 4g에 나타내는 웨이퍼(W)에는 도시하지 않은 소자가 이미 형성되어 있다. 그리고, 이러한 소자 형성 후의 배선 형성 공정(이른바 BEOL(Back End of Line))에 있어서, 배선(50) 상의 절연막(60)에 형성된 비아(70)를 금속 배선으로 매립하는 각종 처리에 대하여 이하에 설명한다.
도 4a에 나타내는 바와 같이, 웨이퍼(W)에는 금속인 배선(50)이 형성되고, 또한 이러한 배선(50) 상에 절연막(60)이 마련된다. 배선(50)은 예를 들면 Cu, Co, Ni 또는 Ru을 포함하는 도전성의 재료이다.
절연막(60)은 예를 들면 산화막(61)과 질화막(62)을 가진다. 그리고, 배선(50) 상에 질화막(62)이 정해진 두께로 형성되고, 이러한 질화막(62) 상에 산화막(61)이 정해진 두께로 형성된다. 질화막(62)은 예를 들면 배선(50)이 Cu 등의 산화막(61) 내를 확산되는 원소로 구성되는 경우에, 이러한 원소가 산화막(61) 내에 확산되지 않기 위한 배리어막으로서 기능한다.
또한, 웨이퍼(W)에는 절연막(60)에 있어서의 정해진 위치에 비아(70)가 형성된다. 이러한 비아(70)는 절연막(60)의 상면(63)으로부터 배선(50)까지 관통하도록 형성된다. 그리고, 비아(70)는 내면(71)을 가지고, 이러한 내면(71)은 측면(72)과 배선(50)이 노출되는 저면(73)을 포함한다.
여기서, 웨이퍼(W)의 절연막(60)에 비아(70)를 형성하는 방법으로서는, 종래 공지의 방법으로부터 적절히 채용할 수 있다. 구체적으로, 예를 들면 드라이 에칭 기술로서, 불소계 또는 염소계 가스 등을 이용한 범용적 기술을 적용할 수 있다.
특히, 애스펙트비(직경에 대한 깊이의 비율)의 큰 비아(70)를 형성하는 방법으로서, 고속의 심굴 에칭이 가능한 ICP-RIE(Inductively Coupled Plasma Reactive Ion Etching : 유도 결합 플라즈마-반응성 이온 에칭)의 기술을 채용할 수 있다.
예를 들면, 육불화 유황(SF6)을 이용한 에칭 단계와 C4F8 등의 테플론(등록 상표)계 가스를 이용한 보호 단계를 반복하면서 행하는, 이른바 보쉬 프로세스를 적합하게 채용할 수 있다.
도 4a에 나타내는 바와 같이, 배선(50) 상의 절연막(60)에 비아(70)가 형성된 웨이퍼(W)는, 상술한 단분자막 형성 처리 유닛(16)으로 반입되어, 정해진 단분자막 형성 처리가 행해진다. 이러한 단분자막 형성 처리는, 진공 챔버 내에서 실란 커플링제 또는 티탄 커플링제 등의 커플링제를 기화시켜 흡착시킨다.
이에 의해, 도 4b에 나타내는 바와 같이, 비아(70)의 저면(73)에 노출되는 배선(50) 상에, 단분자막(80)이 형성된다. 또한, 이러한 단분자막(80)은 금속에만 흡착하는 커플링제를 이용하여 형성되는 점에서, 배선(50) 상에만 형성되고, 절연막(60)의 표면에는 형성되지 않는다.
즉, 실시 형태에 따르면, 커플링제를 이용하여 단분자막(80)을 형성함으로써, 비아(70)의 저면(73)에 선택적으로 단분자막(80)을 형성할 수 있다.
또한 실시 형태에서는, 진공 챔버 내에서 커플링제를 흡착시켜 단분자막(80)을 형성하는 예에 대하여 나타냈지만, 단분자막(80)을 형성하는 방법은 이러한 예에 한정되지 않는다. 예를 들면, 커플링제를 용해시킨 처리액을 웨이퍼(W) 상에 토출하고, 이러한 처리액이 토출된 웨이퍼(W)를 스핀시킴으로써 단분자막(80)을 형성해도 된다.
이어서, 단분자막(80)이 형성된 웨이퍼(W)는, 상술한 성막 처리 유닛(17)으로 반입되어, 정해진 배리어막 형성 처리가 행해진다. 이러한 배리어막 형성 처리는 PVD법 또는 CVD법 등의 범용적 기술을 이용하여 행해진다.
이에 의해, 도 4c에 나타내는 바와 같이, 비아(70)의 측면(72) 및 절연막(60)의 상면(63)에, Co-W-B 합금 등으로 구성되는 배리어막(81)이 형성된다. 여기서, 단분자막(80)의 표면에서는 배리어막(81)의 형성이 저해되는 점에서, 비아(70)의 저면(73)에는 배리어막(81)은 형성되지 않는다.
또한, 실시 형태에서는 배리어막(81)이 Co-W-B 합금으로 구성되는 예에 대하여 나타냈지만, 배리어막(81)은 Co-W-B 합금에 한정되지 않고, 후술하는 무전해 도금막(82)(도 4e 참조) 또는 전해 도금막(84)(도 4g 참조)에 포함되는 원소가 산화막(61) 내에 확산되는 것을 방지할 수 있는 재료로 구성되어 있으면 된다.
또한 실시 형태에서는, 배리어막(81)이 PVD법 또는 CVD법 등의 드라이 프로세스로 형성되는 예에 대하여 나타냈지만, 배리어막(81)은 드라이 프로세스로 형성되는 경우에 한정되지 않고, 예를 들면 무전해 도금 처리 등의 웨트 프로세스로 형성되어도 된다.
이어서, 배리어막(81)이 형성된 웨이퍼(W)는, 상술한 무전해 도금 처리 유닛(18)으로 반입되어, 먼저 정해진 단분자막 제거 처리가 행해진다. 이러한 단분자막 제거 처리는, 예를 들면 무전해 도금 처리 유닛(18)의 제 1 처리액 공급 기구(32a)를 이용하여, 제 1 처리액인 TMAH가 웨이퍼(W) 상에 토출된다.
이에 의해, 도 4d에 나타내는 바와 같이, 비아(70)의 저면(73)에 형성되어 있던 단분자막(80)이 용해되어 제거된다. 또한, 실시 형태에서는 단분자막(80)을 TMAH로 제거한 예에 대하여 나타냈지만, 제거하는 처리액은 TMAH에 한정되지 않는다. 또한, 단분자막 제거 처리에서는, 단분자막(80)을 고열로 열분해하여 제거해도 되고, 단분자막(80)을 플라즈마로 날려 제거해도 된다.
이어서, 단분자막(80)이 제거된 웨이퍼(W)에, 정해진 무전해 도금 처리가 행해진다. 이러한 무전해 도금 처리는, 예를 들면 무전해 도금 처리 유닛(18)의 제 2 처리액 공급 기구(32b)를 이용하여, 제 2 처리액인 무전해 도금액이 웨이퍼(W) 상에 토출된다.
이에 의해, 도 4e에 나타내는 바와 같이, 비아(70)의 저면(73)에 노출되는 배선(50)을 촉매로 하여, 비아(70)의 저면(73)으로부터 보텀 업하여 무전해 도금막(82)이 형성된다. 또한 실시 형태에서는, 비아(70)의 저부 근방을 포함하는 하부에 무전해 도금막(82)이 형성된다.
이와 같이, 저면(73)에 노출시킨 배선(50)을 촉매로 하여, 저면(73)으로부터 보텀 업하여 무전해 도금막(82)을 형성함으로써, 애스펙트비가 크고 금속 배선을 형성하기 어려운 비아(70)의 저부 근방에, 보이드 또는 심 등이 포함되지 않는 양호한 금속 배선을 형성할 수 있다.
또한 실시 형태에서는, 배선(50)을 촉매로 하여 무전해 도금막(82)을 형성하는 점에서, 배리어막 또는 시드막 등을 개재하지 않고, 배선(50)과 무전해 도금막(82)을 직접 컨택시킬 수 있다. 이에 의해, 비아(70)의 내부에 형성되는 금속 배선의 전기 저항을 저감시킬 수 있다.
실시 형태에서는, 무전해 도금막(82)이 Cu, Co, Ni 또는 Ru을 포함하면 된다. 이에 의해, Cu, Co, Ni 또는 Ru을 포함하는 배선(50)을 촉매로 하여, 비아(70)의 저면(73)으로부터 효율 좋게 무전해 도금막(82)을 형성할 수 있다.
이어서, 무전해 도금막(82)이 형성된 웨이퍼(W)는, 상술한 성막 처리 유닛(17)으로 반입되어, 정해진 시드막 형성 처리가 행해진다. 이러한 시드막 형성 처리는 PVD법 또는 CVD법 등의 범용적 기술을 이용하여 행해진다.
이에 의해, 도 4f에 나타내는 바와 같이 비아(70)의 내면(71) 및 절연막(60)의 상면(63)에 시드막(83)이 형성된다. 시드막(83)은 후술하는 전해 도금막(84)(도 4g참조)을 형성할 시의 촉매로서 기능하는 재료로 구성된다. 예를 들면, 전해 도금막(84)이 Cu 또는 Cu 합금인 경우, 시드막(83)은 Cu를 포함하면 되고, 전해 도금막(84)이 Co 또는 Co 합금인 경우, 시드막(83)은 Co를 포함하면 된다.
이어서, 시드막(83)이 형성된 웨이퍼(W)는, 상술한 전해 도금 처리 유닛(19)으로 반입되어, 먼저 정해진 세정 처리가 행해진다. 이러한 세정 처리는, 예를 들면 처리액 공급 기구(43)의 노즐(43a)을 이용하여, 세정액인 DHF가 웨이퍼(W) 상에 토출된다.
이에 의해, 시드막(83)의 표면에 형성된 자연 산화막 및 부착물 등이 제거되는 점에서, 시드막(83)의 표면을 청정한 상태로 할 수 있다.
이어서, 세정 처리된 웨이퍼(W)에, 정해진 전해 도금 처리가 행해진다. 이러한 전해 도금 처리는, 예를 들면 먼저 도 3에 나타낸 전해 도금 처리 유닛(19)에 있어서의 처리액 공급 기구(43)의 노즐(43b)을 이용하여, 전해 도금액을 웨이퍼(W) 상에 액 축적한다.
이어서, 이동 기구(41d)에 의해 전해 처리부(41) 전체를 기판 유지부(40)에 유지된 웨이퍼(W)에 근접시켜, 접촉 단자(41c)의 선단부를 웨이퍼(W)의 외주부에 접촉시킨다. 또한 그 때, 웨이퍼(W)에 액 축적된 전해 도금액에 직접 전극(41b)을 직접 접촉시킨다.
그리고, 전압 인가부(42)의 스위치(42b)와 스위치(42c)를 동시에 오프 상태에서 온 상태로 변경함으로써, 직접 전극(41b)을 양극으로 하고, 웨이퍼(W)를 음극으로 하도록 웨이퍼(W)와 전해 도금액에 전압을 인가하여, 직접 전극(41b)과 웨이퍼(W)와의 사이에 전류를 흘린다.
이에 의해, 웨이퍼(W)의 표면에 금속 이온이 환원되어, 도 4g에 나타내는 바와 같이, 시드막(83)을 촉매로 하여 시드막(83)의 표면에 전해 도금막(84)이 석출되고, 비아(70)의 내부가 전해 도금막(84)으로 매립된다. 예를 들면, Cu를 포함하는 전해 도금액을 이용함으로써 Cu를 포함하는 전해 도금막(84)을 형성할 수 있고, Co를 포함하는 전해 도금액을 이용함으로써 Co를 포함하는 전해 도금막(84)을 형성할 수 있다.
여기까지 설명한 각종 처리에 의해, 실시 형태에 따르면, 애스펙트비가 높은 비아(70)의 내부를 양호한 금속 배선으로 매립할 수 있다.
<다층 배선의 형성 처리의 상세>
이어서, 도 5를 참조하여, 실시 형태에 따른 다층 배선의 형성 처리의 상세에 대하여 설명한다. 도 5는 실시 형태에 따른 다층 배선의 형성 처리에 있어서의 처리 순서를 나타내는 순서도이다.
또한, 도 5에 나타내는 다층 배선의 형성 처리는, 실시 형태에 따른 기억 매체로부터 기억부(22)에 인스톨된 프로그램을 제어부(21)가 읽어내고, 읽어낸 명령에 기초하여 제어부(21)가 반송부(15) 및 단분자막 형성 처리 유닛(16), 성막 처리 유닛(17), 무전해 도금 처리 유닛(18), 전해 도금 처리 유닛(19) 등을 제어함으로써 실행된다.
먼저, 캐리어(C)로부터, 기판 반송 장치(13)와, 전달부(14)와, 기판 반송 장치(20)를 경유하여, 배선(50) 상의 절연막(60)에 비아(70)가 형성된 웨이퍼(W)를 단분자막 형성 처리 유닛(16)의 내부로 반송한다.
이어서, 제어부(21)는 단분자막 형성 처리 유닛(16)을 제어하여, 웨이퍼(W)에 대하여 단분자막 형성 처리를 행하여, 비아(70)의 저면(73)에 단분자막(80)을 형성한다(단계(S101)). 이러한 단분자막 형성 처리는, 예를 들면, 진공 챔버 내에서 실란 커플링제 또는 티탄 커플링제 등의 커플링제를 기화시켜 흡착시킴으로써 행해진다.
이어서, 제어부(21)는 기판 반송 장치(20)를 제어하여, 웨이퍼(W)를 단분자막 형성 처리 유닛(16)으로부터 성막 처리 유닛(17)으로 반송한다. 그리고, 제어부(21)는 성막 처리 유닛(17)을 제어하여, 웨이퍼(W)에 대하여 배리어막 형성 처리를 행하여, 비아(70)의 측면(72) 및 절연막(60)의 상면(63)에 배리어막(81)을 형성한다(단계(S102)).
이러한 배리어막 형성 처리는, 예를 들면 PVD법 또는 CVD법 등의 범용적 기술을 이용하여, 웨이퍼(W)에 Co-W-B 합금 등의 배리어막(81)을 성막함으로써 행해진다.
이어서, 제어부(21)는 기판 반송 장치(20)를 제어하여, 웨이퍼(W)를 성막 처리 유닛(17)으로부터 무전해 도금 처리 유닛(18)으로 반송한다. 그리고, 제어부(21)는 무전해 도금 처리 유닛(18)을 제어하여, 웨이퍼(W)에 대하여 단분자막 제거 처리를 행하여, 비아(70)의 저면(73)으로부터 단분자막(80)을 제거한다(단계(S103)).
이러한 단분자막 제거 처리는, 예를 들면 웨이퍼(W) 상에 TMAH를 토출하고, 이러한 TMAH로 비아(70)의 저면(73)에 형성되는 단분자막(80)을 용해함으로써 행해진다.
이어서, 제어부(21)는 무전해 도금 처리 유닛(18)을 제어하여, 웨이퍼(W)에 대하여 무전해 도금 처리를 행하여, 비아(70)의 저면(73)으로부터 무전해 도금막(82)을 형성한다(단계(S104)).
이러한 무전해 도금 처리는, 예를 들면 웨이퍼(W) 상에 무전해 도금액을 토출하고, 저면(73)에 노출되는 배선(50)을 촉매로 하여, 토출된 무전해 도금액으로 저면(73)으로부터 보텀 업하여 무전해 도금막(82)을 형성함으로써 행해진다.
이어서, 제어부(21)는 기판 반송 장치(20)를 제어하여, 웨이퍼(W)를 무전해 도금 처리 유닛(18)으로부터 성막 처리 유닛(17)으로 반송한다. 그리고, 제어부(21)는 성막 처리 유닛(17)을 제어하여, 웨이퍼(W)에 대하여 시드막 형성 처리를 행하여, 비아(70)의 내면(71) 및 절연막(60)의 상면(63)에 시드막(83)을 형성한다(단계(S105)).
이러한 시드막 형성 처리는, 예를 들면 PVD법 또는 CVD법 등의 범용적 기술을 이용하여, 웨이퍼(W)에 Cu 또는 Co 등을 포함하는 시드막(83)을 성막함으로써 행해진다.
이어서, 제어부(21)는 기판 반송 장치(20)를 제어하여, 웨이퍼(W)를 성막 처리 유닛(17)으로부터 전해 도금 처리 유닛(19)으로 반송한다. 그리고, 제어부(21)는 전해 도금 처리 유닛(19)을 제어하여, 웨이퍼(W)에 대하여 세정 처리를 행하여, 웨이퍼(W)를 세정한다(단계(S106)).
이러한 세정 처리는, 예를 들면 웨이퍼(W) 상에 DHF를 토출하여, 이러한 DHF로 시드막(83)의 표면에 형성되는 자연 산화막 및 부착물 등을 제거함으로써 행해진다.
이어서, 제어부(21)는 전해 도금 처리 유닛(19)을 제어하여, 웨이퍼(W)에 대하여 전해 도금 처리를 행하여, 비아(70)의 내부를 전해 도금막(84)으로 매립한다(단계(S107)).
이러한 전해 도금 처리는, 예를 들면 웨이퍼(W) 상에 전해 도금액을 액 축적하고, 접촉 단자(41c)의 선단부를 웨이퍼(W)의 외주부에 접촉시키고 또한 전해 도금액에 직접 전극(41b)을 직접 접촉시킨다.
그리고, 전해 도금 처리는 직접 전극(41b)을 양극으로 하고, 웨이퍼(W)를 음극으로 하도록 웨이퍼(W)와 전해 도금액에 전압을 인가하여, 직접 전극(41b)과 웨이퍼(W) 사이에 전류를 흘림으로써 행해진다. 이러한 전해 도금 처리가 완료되면, 웨이퍼(W)에 대한 다층 배선의 형성 처리가 완료된다.
이상, 본 발명의 실시 형태에 대하여 설명했지만, 본 발명은 상기 실시 형태에 한정되는 것이 아니며, 그 취지를 일탈하지 않는 한에 있어서 각종 변경이 가능하다. 예를 들면, 상술한 실시 형태에서는, 비아(70)의 저부 근방에 무전해 도금막(82)을 형성하고, 이 후 전해 도금막(84)으로 비아(70)의 내부를 매립하는 예에 대하여 나타냈지만, 무전해 도금막(82)만으로 비아(70)의 내부를 매립해도 된다.
또한 상술한 실시 형태에서는, 전해 도금액을 웨이퍼(W) 상에 액 축적하여 전해 도금 처리를 행한 예에 대하여 나타냈지만, 전해 도금 처리는 이러한 예에 한정되지 않는다. 예를 들면, 전해 도금액이 모인 전해조 내에 웨이퍼(W)를 침지시킴으로써 전해 도금 처리를 행해도 된다.
또한 상술한 실시 형태에 있어서, 무전해 도금막(82) 또는 전해 도금막(84)이 형성된 후에, 핫 플레이트 등으로 정해진 소성 처리를 실시함으로써, 무전해 도금막(82) 또는 전해 도금막(84)의 전기 저항을 저감시켜도 된다.
실시 형태에 따른 다층 배선의 형성 방법은, 매립형의 다층 배선의 형성 방법으로서, 기판(웨이퍼(W))의 배선(50) 상에 마련되는 절연막(60)의 정해진 위치에 형성되어 배선(50)까지 관통하는 비아(70)에 있어서, 배선(50)이 노출되는 저면(73)에 단분자막(80)을 형성하는 공정(단계(S101))과, 비아(70)의 측면(72)에 배리어막(81)을 형성하는 공정(단계(S102))과, 단분자막(80)을 제거하는 공정(단계(S103))과, 비아(70)의 저면(73)에 노출되는 배선(50)을 촉매로 하여, 비아(70)의 저면(73)으로부터 무전해 도금막(82)을 형성하는 공정(단계(S104))을 포함한다. 이에 의해, 애스펙트비가 높은 비아(70)의 저부 근방에, 보이드 또는 심 등이 포함되지 않는 양호한 금속 배선을 형성할 수 있다.
또한 실시 형태에 따른 다층 배선의 형성 방법에 있어서, 단분자막(80)은 커플링제에 의해 형성된다. 이에 의해, 비아(70)의 저면(73)에 선택적으로 단분자막(80)을 형성할 수 있다.
또한 실시 형태에 따른 다층 배선의 형성 방법에 있어서, 무전해 도금막(82)은 Cu, Co, Ni 또는 Ru을 포함한다. 이에 의해, Cu, Co, Ni 또는 Ru을 포함하는 배선(50)을 촉매로 하여, 비아(70)의 저면(73)으로부터 효율 좋게 무전해 도금막(82)을 형성할 수 있다.
또한 실시 형태에 따른 기억 매체는, 컴퓨터 상에서 동작하고, 다층 배선 형성 시스템(1)을 제어하는 프로그램이 기억된 컴퓨터 독해 가능한 기억 매체로서, 프로그램은, 실행 시에, 상기에 기재된 다층 배선의 형성 방법이 행해지도록, 컴퓨터에 다층 배선 형성 시스템(1)을 제어시킨다. 이에 의해, 애스펙트비가 높은 비아(70)의 저부 근방에, 보이드 또는 심 등이 포함되지 않는 양호한 금속 배선을 형성할 수 있다.
새로운 효과 및 변형예는, 당업자에 의해 용이하게 돌출될 수 있다. 이 때문에, 본 발명의 보다 광범위한 태양은 이상과 같이 나타내고 또한 기술한 특정의 상세 및 대표적인 실시 형태에 한정되는 것은 아니다. 따라서, 첨부의 청구의 범위 및 그 균등물에 의해 정의되는 총괄적인 발명의 개념의 정신 또는 범위로부터 일탈하지 않고, 다양한 변경이 가능하다.
W : 웨이퍼
1 : 다층 배선 형성 시스템
16 : 단분자막 형성 처리 유닛
17 : 성막 처리 유닛
18 : 무전해 도금 처리 유닛
21 : 제어부
50 : 배선
60 : 절연막
70 : 비아
72 : 측면
73 : 저면
80 : 단분자막
81 : 배리어막
82 : 무전해 도금막

Claims (4)

  1. 매립형의 다층 배선의 형성 방법으로서,
    기판의 배선 상에 마련되는 절연막의 정해진 위치에 형성되어 상기 배선까지 관통하는 비아에 있어서, 상기 배선이 노출되는 저면에 단분자막을 형성하는 공정과,
    상기 비아의 측면에 배리어막을 형성하는 공정과,
    상기 단분자막을 제거하는 공정과,
    상기 비아의 저면에 노출되는 상기 배선을 촉매로 하여, 상기 비아의 저면으로부터 무전해 도금막을 형성하는 공정
    을 포함하는 다층 배선의 형성 방법.
  2. 제 1 항에 있어서,
    상기 단분자막은 커플링제에 의해 형성되는 다층 배선의 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 무전해 도금막은 Cu, Co, Ni 또는 Ru을 포함하는 다층 배선의 형성 방법.
  4. 컴퓨터 상에서 동작하고, 다층 배선 형성 시스템을 제어하는 프로그램이 기억된 컴퓨터 독해 가능한 기억 매체로서,
    상기 프로그램은, 실행 시에, 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 다층 배선의 형성 방법이 행해지도록, 컴퓨터에 상기 다층 배선 형성 시스템을 제어시키는 것
    을 특징으로 하는 기억 매체.
KR1020207024983A 2018-02-01 2019-01-23 다층 배선의 형성 방법 및 기억 매체 KR20200111253A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018016059 2018-02-01
JPJP-P-2018-016059 2018-02-01
PCT/JP2019/002070 WO2019151078A1 (ja) 2018-02-01 2019-01-23 多層配線の形成方法および記憶媒体

Publications (1)

Publication Number Publication Date
KR20200111253A true KR20200111253A (ko) 2020-09-28

Family

ID=67478241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207024983A KR20200111253A (ko) 2018-02-01 2019-01-23 다층 배선의 형성 방법 및 기억 매체

Country Status (6)

Country Link
US (1) US20210358767A1 (ko)
JP (1) JP6903171B2 (ko)
KR (1) KR20200111253A (ko)
CN (1) CN111630654A (ko)
TW (1) TW201936986A (ko)
WO (1) WO2019151078A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021177035A1 (ja) * 2020-03-02 2021-09-10 東京エレクトロン株式会社 めっき処理装置
JP2024051331A (ja) * 2022-09-30 2024-04-11 東京エレクトロン株式会社 基板処理方法および基板処理システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013194306A (ja) 2012-03-22 2013-09-30 Tokyo Electron Ltd めっき処理方法、めっき処理システムおよび記憶媒体

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001415A (en) * 1997-12-03 1999-12-14 Advanced Micro Devices, Inc. Via with barrier layer for impeding diffusion of conductive material from via into insulator
JP2001323381A (ja) * 2000-05-16 2001-11-22 Sony Corp めっき方法及びめっき構造
JP2002026055A (ja) * 2000-07-12 2002-01-25 Seiko Epson Corp 半導体装置及びその製造方法
US7070687B2 (en) * 2001-08-14 2006-07-04 Intel Corporation Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US6843852B2 (en) * 2002-01-16 2005-01-18 Intel Corporation Apparatus and method for electroless spray deposition
JP2004146648A (ja) * 2002-10-25 2004-05-20 Seiko Epson Corp 半導体装置及びその製造方法
JP2004179589A (ja) * 2002-11-29 2004-06-24 Sony Corp 半導体装置の製造方法
KR20050056378A (ko) * 2003-12-10 2005-06-16 매그나칩 반도체 유한회사 반도체 소자의 인덕터 형성방법
DE102006001253B4 (de) * 2005-12-30 2013-02-07 Advanced Micro Devices, Inc. Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR101096031B1 (ko) * 2009-03-31 2011-12-19 한양대학교 산학협력단 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법
WO2013100894A1 (en) * 2011-12-27 2013-07-04 Intel Corporation Method of forming low resistivity tanx/ta diffusion barriers for backend interconnects
JP6054279B2 (ja) * 2013-10-17 2016-12-27 東京エレクトロン株式会社 金属配線層形成方法、金属配線層形成装置および記憶媒体
JP6100147B2 (ja) * 2013-11-21 2017-03-22 東京エレクトロン株式会社 めっきの前処理方法及び記憶媒体
JP6121348B2 (ja) * 2014-02-28 2017-04-26 東京エレクトロン株式会社 めっきの前処理方法、記憶媒体およびめっき処理システム
US9418889B2 (en) * 2014-06-30 2016-08-16 Lam Research Corporation Selective formation of dielectric barriers for metal interconnects in semiconductor devices
JP6411279B2 (ja) * 2015-05-11 2018-10-24 東京エレクトロン株式会社 めっき処理方法および記憶媒体
EP3171409B1 (en) * 2015-11-18 2020-12-30 IMEC vzw Method for forming a field effect transistor device having an electrical contact

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013194306A (ja) 2012-03-22 2013-09-30 Tokyo Electron Ltd めっき処理方法、めっき処理システムおよび記憶媒体

Also Published As

Publication number Publication date
WO2019151078A1 (ja) 2019-08-08
TW201936986A (zh) 2019-09-16
CN111630654A (zh) 2020-09-04
JP6903171B2 (ja) 2021-07-14
JPWO2019151078A1 (ja) 2021-01-14
US20210358767A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
US8784636B2 (en) Plating apparatus and plating method
US20070158202A1 (en) Plating apparatus and method for controlling plating solution
US20120145552A1 (en) Electroplating method
JP6903171B2 (ja) 多層配線の形成方法および記憶媒体
CN114916234B (zh) 镀覆装置以及镀覆处理方法
JP2015071802A (ja) めっき装置および該めっき装置に使用されるクリーニング装置
KR20160102895A (ko) 촉매층 형성 방법, 촉매층 형성 시스템 및 기억 매체
JP6910528B2 (ja) 多層配線の形成方法および記憶媒体
TWI518213B (zh) 導電性結構之形成方法
JP4423359B2 (ja) めっき方法
US20090095634A1 (en) Plating method
US20090095618A1 (en) Plating apparatus
KR20100063248A (ko) 기판도금장치 및 그 방법
WO2019151023A1 (ja) 多層配線の形成方法、多層配線形成装置および記憶媒体
KR20220148247A (ko) 기판 처리 장치 및 기판 처리 방법
US6953522B2 (en) Liquid treatment method using alternating electrical contacts
JP2008150631A (ja) めっき装置及びめっき方法
TWI758006B (zh) 鍍覆裝置及鍍覆處理方法
JP3998689B2 (ja) 基板めっき装置
JP3706770B2 (ja) 基板メッキ装置
WO2024009762A1 (ja) 基板液処理方法及び基板液処理装置
WO2021157504A1 (ja) めっき処理方法およびめっき処理装置
KR20230136183A (ko) 도금 처리 방법 및 도금 처리 장치
KR20220148248A (ko) 도금 처리 장치
KR20140022181A (ko) 프리 웨팅 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal