KR101096031B1 - 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법 - Google Patents

자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법 Download PDF

Info

Publication number
KR101096031B1
KR101096031B1 KR1020090027416A KR20090027416A KR101096031B1 KR 101096031 B1 KR101096031 B1 KR 101096031B1 KR 1020090027416 A KR1020090027416 A KR 1020090027416A KR 20090027416 A KR20090027416 A KR 20090027416A KR 101096031 B1 KR101096031 B1 KR 101096031B1
Authority
KR
South Korea
Prior art keywords
forming
copper
semiconductor device
film
semiconductor substrate
Prior art date
Application number
KR1020090027416A
Other languages
English (en)
Other versions
KR20100109035A (ko
Inventor
염승진
김재홍
강성군
한원규
Original Assignee
한양대학교 산학협력단
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단, 주식회사 하이닉스반도체 filed Critical 한양대학교 산학협력단
Priority to KR1020090027416A priority Critical patent/KR101096031B1/ko
Priority to US12/491,826 priority patent/US8088687B2/en
Priority to JP2009154385A priority patent/JP2010245494A/ja
Priority to CN200910140384.6A priority patent/CN101853782B/zh
Publication of KR20100109035A publication Critical patent/KR20100109035A/ko
Priority to US13/308,883 priority patent/US20120074575A1/en
Application granted granted Critical
Publication of KR101096031B1 publication Critical patent/KR101096031B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 보이드(void) 및 심(seam)의 발생을 방지할 수 있는 반도체 소자의 구리배선 및 그 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 구리배선 형성방법은, 반도체 기판의 상부에 배선 형성 영역을 갖는 층간절연막을 형성하는 단계; 상기 배선 형성 영역 표면을 포함한 층간절연막 상에 자기조립단분자막(Self Assembled Monolayer)을 형성하는 단계; 상기 자기조립단분자막의 표면에 촉매입자들을 흡착시키는 단계; 상기 촉매입자들이 흡착된 자기조립단분자막 상에 무전해 도금법으로 구리 씨드막을 형성하는 단계; 및 상기 구리 씨드막 상에 상기 배선 형성 영역을 매립하도록 구리막을 형성하는 단계;를 포함한다.

Description

자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법{Method for forming self assembled monolayer and Cu wiring of semiconductor device using the same and method for forming the same}
본 발명은 반도체 소자의 구리배선 및 그 형성방법에 관한 것으로, 보다 상세하게는, 보이드(void) 및 심(seam)의 발생을 방지할 수 있는 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법에 관한 것이다.
반도체 소자의 고성능화와 급격한 사이즈 감소로 인해 집적회로의 제조 공정이 점점 미세화되고 있으며, 이에 따라, 기존에 사용되는 재료나 공정이 그 한계를 나타내고 있다.
예를 들어, 집적회로 내부의 각 소자들간 전기적 연결을 위한 금속배선 물질로서, 현재 알루미늄(Al)이 널리 사용되고 있으며, 부분적으로 구리(Cu)가 적용되고 있다. 상기 알루미늄은 전기전도도와 내식성이 우수하며, 건식 식각이 용이하고, 유전체로 사용되는 SiO2에 대한 밀착성이 우수하다. 그러나, 최근 소자의 최소 선폭이 나노미터(nm) 수준으로 감소함에 따라, 금속배선 물질로 알루미늄을 적용하 는 경우, 배선 저항이 증가하게 되어 시간 지연(Time Delay) 문제가 제기되었고, 또한, 노이즈 및 소비전력이 증가하는 문제가 제기되었다. 게다가, 알루미늄 배선 폭의 감소는 EM(Electro Migration) 특성, SIM(Stress Induced Migration) 특성 및 신뢰성을 저하시키는 것으로 널리 알려져 있다.
현재까지 알루미늄의 대안 재료 중, 가장 많은 연구가 이루어지고 있는 구리는 비저항이 1.7uΩ㎝ 정도로서, 2.65uΩ㎝의 비저항을 갖는 알루미늄에 비해 비저항이 낮고, EM 특성 및 SIM 특성에 대한 저항성도 알루미늄 보다 대략 2배 이상 우수한 것으로 알려져 있다.
한편, 구리는 그 식각이 용이하지 않다. 이 때문에, 현재 구리배선을 형성하기 위하여 다마신(Damascene) 공정이 이용된다. 다마신 공정을 이용한 구리배선 형성방법은, 배선 형성 영역을 우선 형성한 후, 배선 형성 영역을 매립하도록 구리막을 증착하고, 이후, 구리막을 CMP 공정으로 연마하는 순으로 구성된다.
여기서, 배선 형성 영역에 구리막을 매립하는 방법으로서 전기도금법을 이용하고 있다. 이때, 전기도금이 가능하기 위해서는 전도층이 반드시 필요하며, 전도층은 대부분 PVD(Physical Vapor Deposition) 공정을 이용해서 형성하고 있다. 그런데, 트렌치 폭이 작아질수록 상대적으로 트렌치의 에스펙트 비(Aspect Ratio)는 오히려 커지기 때문에, PVD 공정에 따라 전도층을 형성하는 경우, 그림자 효과(shadow effect)로 인하여 스텝 커버리지(step coverage)가 떨어지게 되고, 그 결과, 구리 매립시에 내부에 보이드(void)의 형성 가능성이 높아지게 된다. 이에, 전기도금법의 대안으로 무전해도금법이 제시되고 있다.
무전해 도금법은 1960년대부터 인쇄회로기판에 널리 응용되어온 기술로서, 외부에서 전자의 공급없이 자발적인 산화 및 환원 반응에 의하여 금속막을 형성하는 방법이다.
이와 같은 무전해 도금법을 서브-마이크로미터(sub-micrometer) 이하의 초고집적회로(ULSI)에 적용하기 위해서는 배선 형성 영역의 표면 상에 균일하면서 수㎚ 두께의 구리 씨드막(Cu seed layer) 형성이 필수적이다. 그러나, 기존의 센시타이징-액티베이션(sensitizing-activation)법의 경우, 촉매입자의 분포가 수㎚부터 수㎛까지 다양한 크기의 분포를 가질뿐만 아니라 촉매입자의 응집이 일어나게 됨으로써, 구리막의 도금시에 보이드(void) 및 심(seam)이 발생하게 된다. 이러한 문제는 구리배선의 신뢰성에 큰 장애요소가 되며, 패턴의 크기가 작아질수록 더욱 큰 문제가 될 것으로 예상된다.
본 발명의 실시예는 무전해 도금법을 이용한 구리막의 형성시 수㎚ 두께로 박막이면서 균일한 두께로 구리 씨드막을 형성할 수 있는 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법을 제공한다.
또한, 본 발명의 실시예는 박막이면서 균일한 두께로 구리 씨드막을 형성함으로써 높은 신뢰도를 얻을 수 있는 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법을 제공한다.
일 견지에서, 본 발명의 실시예에 따른 자기조립단분자막 형성방법은, 반도체 기판을 표면에 수소기(-H)를 갖도록 개질시키는 단계; 상기 표면 개질이 이루어진 반도체 기판의 표면에 Cl기가 본딩되도록 Cl2 가스를 공급한 상태에서 UV를 조사하는 단계; 및 상기 본딩된 Cl기가 아민기로 치환되도록 반도체 기판의 표면에 NH3 가스를 공급하는 단계;를 포함한다.
상기 반도체 기판을 개질시키는 단계는 상기 반도체 기판을 H2SO4와 H2O2가 혼합된 피라나 용액 및 희석된 HF 용액에 차례로 침지시키는 방식으로 수행한다.
본 발명의 실시예에 따른 자기조립단분자막 형성방법은, 상기 NH3 가스를 공급하는 단계 후, 상기 아민기의 본딩 구조가 안정화되도록 반도체 기판의 결과물을 베이킹하는 단계를 더 포함한다.
다른 견지에서, 본 발명의 실시예에 따른 반도체 소자의 구리배선은, 반도체 기판의 상부에 형성되며, 배선 형성 영역을 갖는 층간절연막; 상기 배선 형성 영역 표면 상에 형성된 자기조립단분자막(Self Assembled Monolayer); 상기 자기조립단분자막의 표면에 흡착된 촉매입자들; 및 상기 촉매입자들이 흡착된 자기조립단분자막 상에 상기 배선 형성 영역을 매립하도록 형성된 구리막;을 포함한다.
본 발명의 실시예에 따른 반도체 소자의 구리배선은, 상기 배선 형성 영역의 표면과 상기 자기조립단분자막 사이에 형성된 베리어막을 더 포함한다.
상기 자기조립단분자막은 표면에 아민기 또는 시올기가 본딩된 물질막이다.
상기 촉매입자는 Au, Cu, Pt 및 Ni 중 어느 하나를 포함한다.
상기 촉매입자는 2∼3㎚의 직경을 갖는다.
상기 촉매입자들은 4∼7㎚의 간격으로 흡착된다.
상기 구리막은 무전해 도금법으로 형성된 구리 씨드막을 포함한다.
또 다른 견지에서, 본 발명의 실시예에 따른 반도체 소자의 구리배선 형성방법은, 반도체 기판의 상부에 배선 형성 영역을 갖는 층간절연막을 형성하는 단계; 상기 배선 형성 영역 표면을 포함한 층간절연막 상에 자기조립단분자막(Self Assembled Monolayer)을 형성하는 단계; 상기 자기조립단분자막의 표면에 촉매입자들을 흡착시키는 단계; 상기 촉매입자들이 흡착된 자기조립단분자막 상에 무전해 도금법으로 구리 씨드막을 형성하는 단계; 및 상기 구리 씨드막 상에 상기 배선 형성 영역을 매립하도록 구리막을 형성하는 단계;를 포함한다.
본 발명의 실시예에 따른 반도체 소자의 구리배선 형성방법은, 상기 배선 형 성 영역을 갖는 층간절연막을 형성하는 단계 후, 그리고, 상기 상기 자기조립단분자막을 형성하는 단계 전, 상기 배선 형성 영역의 표면을 포함한 층간절연막 상에 베리어막을 형성하는 단계를 더 포함한다.
상기 자기조립단분자막을 형성하는 단계는, 상기 배선 형성 영역을 포함하는 반도체 기판의 결과물을 표면에 수산화기 (-OH)를 갖도록 개질시키는 단계; 상기 표면 개질이 이루어진 반도체 기판의 결과물을 유기용매에 아민기 또는 시올기를 갖는 물질이 혼합된 케미컬에 침지시키는 단계; 및 상기 아민기 또는 시올기를 실란화(silanization)시키는 단계;를 포함한다.
상기 표면에 수산화기 (-OH)를 갖도록 개질시키는 단계는 상기 반도체 기판의 결과물을 H2SO4와 H2O2가 혼합된 피라나(piranha) 용액에 침지시키는 방식으로 수행한다.
상기 아민기 또는 시올기를 갖는 물질은, 3-아미노프로필트리에톡시-실란(3-aminopropyltriethoxy-silane) 또는 3-메르캅토필트리메톡시-실란(3-mercaptopyl trimethoxy-silane)을 포함한다.
상기 케미컬은 유기용매 1ℓ에 아민기 또는 시올기를 갖는 물질을 15∼35g의 비율로 혼합하여 구성한다.
상기 아민기 또는 시올기를 실란화시키는 단계는 50∼70℃ 온도에서 60∼400분 동안 수행한다.
본 발명의 실시예에 따른 반도체 소자의 구리배선 형성방법은, 상기 아민기 또는 시올기를 실란화시키는 단계 후, 반응 잔류물이 제거되도록 반도체 기판의 결과물을 세정하는 단계; 및 상기 세정된 반도체 기판의 결과물을 상기 실란화된 아민기 또는 시올기의 본딩 구조가 안정화되도록 베이킹하는 단계;를 더 포함한다.
상기 세정하는 단계는 에탄올 및 초음파 중 어느 하나 이상을 이용해서 수행한다.
상기 베이킹하는 단계는 진공오븐에서 80∼120℃ 온도로 20∼40분 동안 수행한다.
상기 자기조립단분자막을 형성하는 단계는, 상기 배선 형성 영역을 포함하는 반도체 기판을 표면에 수소기(-H)를 갖도록 개질시키는 단계; 상기 세정된 반도체 기판의 결과물 표면에 Cl기가 본딩되도록 Cl2 가스를 공급한 상태에서 UV를 조사하는 단계; 및 상기 본딩된 Cl기가 아민기로 치환되도록 반도체 기판의 결과물 표면에 NH3 가스를 공급하는 단계;를 포함한다.
상기 반도체 기판을 개질시키는 단계는 상기 반도체 기판을 H2SO4와 H2O2가 혼합된 피라나 용액 및 희석된 HF 용액에 차례로 침지시키는 방식으로 수행한다.
상기 피라나 용액은 상기 H2SO4와 H2O2가 3:2의 비율로 혼합된다.
상기 피라나 용액 및 희석된 HF 용액에의 침지는 각각 4∼6분 및 8∼12분 동안 수행한다.
상기 Cl2 가스 공급은 상기 Cl2 가스의 부분압이 1∼5Torr가 되도록 하여 수 행한다.
상기 Cl2 가스 공급 시, N2 가스를 함께 공급한다.
상기 UV를 조사하는 단계는 상기 반도체 기판을 25∼75℃의 온도로 유지시킨 상태에서 10∼60초 동안 수행한다.
상기 NH3 가스를 공급하는 단계는 상기 NH3 가스의 부분압이 8∼12Torr가 되도록 하여 10∼15분 동안 수행한다.
상기 자기조립단분자막을 형성하는 단계는 상기 NH3 가스를 공급하는 단계 후, 상기 아민기의 본딩 구조가 안정화되도록 반도체 기판의 결과물을 베이킹하는 단계를 더 포함한다.
상기 베이킹하는 단계는 25∼75℃의 온도로 수행한다.
상기 촉매입자는 Au, Cu, Pt 및 Ni 중 어느 하나를 포함한다.
상기 촉매입자는 2∼3㎚의 직경을 갖는다.
상기 촉매입자를 흡착시키는 단계는 상기 자기조립단분자막이 형성된 반도체 기판의 결과물을 상기 촉매입자들이 분산된 수용액에 40∼100분 동안 침지시키는 방식으로 수행한다.
상기 촉매입자를 흡착시키는 단계는 상기 촉매입자들이 분산된 수용액의 pH 및 온도 중 어느 하나 이상을 변화시켜 촉매입자들간 간격이 조절되도록 한다.
상기 촉매입자들이 분산된 수용액의 pH는 2.5∼5 사이에서 변화시킨다.
상기 촉매입자들이 분산된 수용액의 온도는 50∼60℃ 사이에서 변화시킨다.
상기 촉매입자들간 간격은 4∼7㎚로 조절한다.
본 발명의 실시예에 따른 반도체 소자의 구리배선 형성방법은, 상기 촉매입자를 흡착시키는 단계 후, 그리고, 상기 구리 씨드막을 형성하는 단계 전, 반응 잔류물이 제거되도록 상기 촉매입자가 흡착된 반도체 기판의 결과물을 세정하는 단계를 더 포함한다.
상기 세정하는 단계는 증류수를 이용해서 적어도 1회 이상 수행한다.
상기 구리막을 형성하는 단계는 무전해 도금법으로 수행한다.
바람직하게, 상기 구리막을 형성하는 단계는 무전해 도금액에서 50∼100초 동안 수행한다.
상기 구리막을 형성하는 단계는 전해 도금법으로 수행한다.
본 발명의 실시예에 따른 반도체 소자의 구리배선 형성방법은, 상기 배선 형성 영역을 매립하도록 구리막을 형성하는 단계 후, 상기 층간절연막이 노출되도록 상기 구리막을 CMP 공정으로 제거하는 단계를 더 포함한다.
본 발명은 자기조립단분자막 형성방법을 적용함으로써 무전해 도금시 박막이면서 균일한 두께를 갖는 구리 씨드막을 형성할 수 있으며, 이에 따라, 구리막의 형성시 보이드 및 심 발생을 억제함으로써 구리배선의 높은 신뢰성을 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 구리배선을 도시한 단면도이다.
도시된 바와 같이, 반도체 기판(100)의 상부에 배선 형성 영역(D)을 갖는 층간절연막(102)이 형성되어 있으며, 상기 배선 형성 영역(D)의 표면 상에 베리어막(104)이 형성되어 있고, 상기 베리어막(104) 상에는 상기 배선 형성 영역(D)을 매립하는 형태로 구리배선(120)이 형성되어 있다. 상기 반도체 기판(100)은 트랜지스터를 포함한 소정의 하부 구조물이 형성된 것으로 이해될 수 있다. 상기 베리어막(104)은, 예를 들어, Ti막 또는 TiN막의 단일막이거나, Ti막과 TiN막의 적층막으로 구성될 수 있다.
상기 구리배선(120)은 상기 배선 형성 영역(D)의 표면 상에 형성된 자기조립단분자막(Self Assembled Monolayer; 112)과, 상기 자기조립단분자막(112)의 표면에 흡착된 다수의 촉매입자(114), 상기 촉매입자들(114)이 흡착된 자기조립단분자막(112) 상에 형성된 구리 씨드막(Cu seed layer; 116), 그리고, 상기 구리 씨드막(116) 상에 상기 배선 형성 영역(D)을 매립하도록 형성된 구리막(118)을 포함한다.
여기서, 상기 자기조립단분자막(112)은 표면에 아민기(amine group) 또는 시올기(thiol group)가 본딩된 물질막이다. 상기 촉매입자(114)는 Au, Cu, Pt 및 Ni 중 어느 하나의 입자를 포함하며, 바람직하게는, Au 입자이다. 상기 촉매입자(114)는 2∼3㎚의 직경을 가지며, 상기 자기조립단분자막(112)의 표면에, 바람직하게, 4 ∼7㎚의 간격으로 흡착된다.
상기 구리 씨드막(116)은 무전해 도금법으로 형성된 것으로, 이후에 자세하게 설명되겠지만, 상기 자기조립단분자막(112) 및 촉매입자(114)의 형성을 통해 수㎚ 두께의 박막이면서 균일한 두께로 형성된다. 상기 구리막(118)은 무전해 도금법을 이용한 구리 씨드막(116)의 형성 후에 연속해서 무전해 도금법으로 형성될 수 있으며, 반면, 상기 구리 씨드막(116)의 형성과 별도로 전해 도금법에 따라 형성될 수 있다.
이와 같은 본 발명의 실시예에 따른 반도체 소자의 구리배선은, 그의 구리 씨드막이 배선 형성 영역 표면 상에의 자기조립단분자막 형성 및 촉매입자들의 흡착을 통해 수㎚ 두께의 박막이면서 균일한 두께로 형성되기 때문에, 배선 형성 영역 내에서의 보이드(void) 및 심(seam)을 갖지 않는다. 따라서, 본 발명의 실시예에 따른 구리배선은 우수한 신뢰성을 가지며, 그래서, 본 발명은 무전해 도금법을 이용해서 서브-마이크로미터(sub-micrometer) 이하의 초고집적 회로를 구현할 수 있다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 구리배선 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 반도체 기판(100)의 상부에 층간절연막(102)을 형성한 후, 다마신 공정에 따라 상기 층간절연막(102)에 배선 형성 영역(D)을 형성한다. 여기서, 상기 배선 형성 영역(D)은 싱글 다마신(single damascene) 공정에 따라 트렌치를 포함하는 형태로 형성된다. 한편, 상기 배선 형성 영역(D)은 듀얼 다마 신(dual damascene) 공정에 따라 형성될 수도 있으며, 이 경우, 상기 배선 형성 영역(D)은 비아홀과 상기 비아홀 상에 배치되는 트렌치를 포함하는 형태로 형성된다.
상기 배선 형성 영역(D)을 포함한 층간절연막(102) 상에 베리어막(104)을 형성한다. 상기 베리어막(104)은, 예를 들어, Ti막 또는 TiN막의 단일막으로 형성하거나, Ti막과 TiN막의 적층막으로 형성한다. 상기 베리어막(104) 상에 자기조립단분자막(112)을 형성한다.
여기서, 상기 자기조립단분자막(112)은, 예를 들어, 상기 배선 형성 영역(D)을 포함하는 반도체 기판(100)의 결과물을 표면에 수산화기 (-OH)를 갖도록, 예를 들어, H2SO4와 H2O2가 혼합된 피라나(piranha) 용액에 침지시켜 표면 개질을 진행한 후, 상기 표면 개질이 이루어진 반도체 기판의 결과물을 에탄올(ethanol) 또는 톨루엔(toluene)과 같은 유기용매에 아민기(amine proup) 또는 시올기(thiol group)를 갖는 물질이 혼합된 케미컬에 침지(dipping)시킨 상태에서 상기 반도체 기판(100)을 소정 온도로 가열하여 상기 아민기 또는 시올기의 실란화(silanization) 반응이 일어나도록 하는 것에 의해 형성한다.
상기 아민기 또는 시올기를 갖는 물질은, 예를 들어, 3-아미노프로필트리에톡시-실란(3-aminopropyltriethoxy-silane) 또는 3-메르캅토필트리메톡시-실란(3-mercaptopyl trimethoxy-silane)을 포함하며, 에탄올 또는 톨루엔과 같은 유기용매 1ℓ에 상기의 아민기 또는 시올기를 갖는 물질을 15∼35g의 비율로 혼합하여 상기 케미컬을 구성하고, 상기 아민기 또는 시올기의 실란화 반응이 일어나도록 반도체 기판(100)을 50∼70℃ 온도에서 60∼400분 동안 가열한다.
도 3a는 본 발명의 일 실시예에 따라 아민기를 갖는 자기조립단분자막을 형성하는 경우의 반응 메카니즘을 도시한 반응식이다. 여기서, 반도체 기판은 에탄올 1ℓ에 3-아미노프로필트리에톡시-실란 25g을 혼합하여 만든 케미컬에 침지되었으며, 상기 케미컬에 침지된 반도체 기판은 60℃로 3시간 동안 가열되었다.
도시된 바와 같이, 실란화 반응에 의해 말단에 아민기(NH2)가 본딩되어 있음을 볼 수 있다.
한편, 도 3a의 반응식에서 에탄올 1ℓ에 3-아미노프로필트리에톡시-실란 25g을 혼합하여 만든 케미컬에 침지되기 이전의 반도체 기판은 피라나 용액에 침지되어 표면에 수산화기(-OH)를 갖도록 표면이 개질된다.
도 3b는 본 발명의 다른 실시예에 따라 시올기를 갖는 자기조립단분자막을 형성하는 경우의 반응 메카니즘을 도시한 반응식이다. 여기서, 반도체 기판은 톨루엔 1ℓ에 3-메르캅토필트리메톡시-실란 25g을 혼합하여 만든 케미컬에 침지되었으며, 상기 케미컬에 침지된 반도체 기판은 60℃로 3시간 동안 가열되었다.
도시된 바와 같이, 실란화 반응에 의해 본딩 구조의 말단에 시올기(-SH)가 본딩되어 있음을 볼 수 있다.
도 3b의 반응식에서, 톨루엔 1ℓ에 3-메르캅토필트리메톡시-실란 25g을 혼합하여 만든 케미컬에 침지되기 이전의 반도체 기판은, 도 3a에서와 마찬가지로, 피라나 용액에 침지되어 표면에 수산화기(-OH)를 갖도록 표면이 개질된다.
계속해서, 상기 실란화 반응을 통해 말단에 아민기 또는 시올기가 본딩된 자기조립단분자막(112)의 형성 후, 반응 잔류물이 제거되도록 반도체 기판(100)의 결과물을 에탄올 및 초음파 중 어느 하나 이상을 이용해서 세정하고, 연이어, 상기 아민기 또는 시올기의 본딩 구조가 안정화되도록 상기 세정된 반도체 기판(100)의 결과물을 진공오븐에서 80∼120℃ 온도로 20∼40분 동안 베이킹한다.
한편, 전술한 실시예들에서는 상기 자기조립단분자막을 습식 방식에 따라 형성하였지만, 도 4에서와 같이, 건식 방식으로도 형성 가능하다.
도 4는 본 발명의 또 다른 실시예에 따라 아민기를 갖는 자기조립단분자막을 건식 방식으로 형성하는 경우에서의 반응 메카니즘을 도시한 반응식이다.
도 4를 참조하면, 반도체 기판은 H2SO4와 H2O2가 대략 3:2의 비율로 혼합된 피라나 용액과 희석된 HF 용액에 각각 4∼6분 및 8∼12분 동안 차례로 침지되며, 이에 따라, 표면은 수소기(-H)를 갖도록 개질된다.
이어서, 상기 표면 개질이 이루어진 반도체 기판의 결과물 표면에 Cl2 가스가 수초 동안 공급(flow)되며, 이 상태에서 UV가 조사되어 수소기(-H)가 염소기(-Cl)로 치환된다. 여기서, 상기 Cl2 가스의 공급시 N2 가스를 함께 공급하며, 상기 N2 및 Cl2 가스 공급은 상기 Cl2 가스의 부분압이 1∼5Torr가 되도록 하여 상기 염소기(-Cl)의 본딩이 잘 이루어지게 한다. 상기 UV 조사는 상기 반도체 기판을 25∼75℃의 온도로 유지시킨 상태에서 10∼60초 동안 수행하며, 이러한 UV 조사에 의해 Cl2 가스가 염소기(-Cl)로 해리되면서 수소기(-H)와 치환된다.
그 다음, 상기 N2와 Cl2의 혼합 가스 플로우가 수행된 반도체 기판의 결과물 표면에 NH3 가스가 공급되고, 이를 통해, 말단에 아민기가 본딩된 자기조립단분자막이 형성된다. 여기서, 상기 NH3 가스의 공급은 아민기의 본딩이 잘 이루어지도록 상기 NH3 가스의 부분압을 8∼12Torr로 하여 10∼15분 동안 수행된다.
한편, 상기 건식 방식에 따라 아민기를 갖는 자기조립단분자막의 형성 후, 상기 아민기의 본딩 구조가 안정화되도록 반도체 기판의 결과물을 25∼75℃의 온도로 베이킹한다.
도 2b를 참조하면, 상기 자기조립단분자막(112)이 형성된 반도체 기판(100)의 결과물을 촉매입자들이 분산된 수용액에 40∼100분 동안 침지시키고, 이를 통해, 상기 자기조립단분자막(112)의 표면에 다수의 촉매입자(114)를 흡착시킨다. 상기 촉매입자(114)는 Au, Cu, Pt 및 Ni 중 어느 하나, 바람직하게, Au 입자를 이용하며, 2∼3㎚의 직경을 갖도록 한다.
상기 촉매입자, 예를 들어, Au 입자가 분산된 수용액의 경우, AuCl4 이온 0.000256M, 트리소디움 시트레이트(trisodium citrate) 0.00096M, 그리고, 소디움 브로하이드라이드(sodium borohydride) 0.000454M을 혼합하여 제조하며, 반도체 기판(100)의 침지시 배스(bath)의 온도는 20∼30℃를 유지한다.
여기서, 상기 Au 입자가 분산된 수용액에 자기조립단분자막(112)이 형성된 반도체 기판(100)을 침지시키는 경우, Au 입자들간 간격은 보통 8∼9㎚가 되는 바, 24㎚ 이하의 패턴에 적용하기 위해서는 상기 Au 입자들 사이의 간격을 줄여야 한다. 따라서, 본 발명의 실시예에서는 상기 촉매입자들(114)이 분산된 수용액의 pH 및 온도 중 적어도 어느 하나 이상을 변화시켜 흡착된 촉매입자들(114)간 간격이 감소되도록 한다. 예를 들어, 본 발명의 실시예에서는 촉매입자들(114)이 분산된 수용액의 pH를 2.5∼5 사이로 조절하고, 온도는 40∼60℃ 사이로 조절하고, 이를 통해, 촉매입자들(114)간 간격이 4∼7㎚가 되도록 한다.
그 다음, 상기 촉매입자들(114)의 흡착 후, 반응 잔류물인 나트륨 및 염소 이온을 제거하기 위해 증류수를 이용해서 적어도 1회 이상 반복하여 세정한다.
도 2c를 참조하면, 상기 촉매입자들(114)이 흡착된 자기조립단분자막(112) 상에 무전해 도금법에 따라 구리 씨드막(Cu seed layer; 116)을 형성한다. 여기서, 상기 구리 씨드막(116)의 형성은 황산구리(copperⅡ sulfate) 0.01M, 착화재로서 EDTA(ethylenediamin etetraacetic acid) 0.025M, 환원제로서 HCHO 3∼10㎖/ℓ, 안정재로서 2,2' 디피리딜(dipyridyl) 5㎎/ℓ, 트리톤(Triton) x-100 0.001g/ℓ를 혼합하고, pH를 12.5로 조절한 무전해 구리 도금액에 상기 촉매입자들(114)이 흡착된 반도체 기판(100)의 결과물을 소정 시간 동안 침지시키는 방식으로 수행한다. 이때, 상기 무전해 구리 도금액의 온도는 50∼70℃로 유지시키며, 도금 시간은 20∼60초 정도로 한다.
여기서, 본 발명의 실시예에서는 촉매입자(114)의 크기를 2∼3㎚로 조절하고, 특히, 촉매입자들(114)간의 간격을 4∼7㎚로 조절하여 상기 촉매입자들(114)의 응집이 일어나는 것을 방지하였기 때문에, 상기 무전해 도금법에 의한 구리 씨드막(116)을 수㎚ 두께의 박막이면서 균일한 두께를 갖도록 형성할 수 있다.
도 2d를 참조하면, 상기 구리 씨드막(116) 상에 상기 배선 형성 영역(D)을 매립하도록 구리막(118)을 형성한다. 상기 구리막(118)의 형성은 무전해 도금법 또는 전해 도금법 모두를 이용할 수 있다.
예를 들어, 상기 구리막(118)은 무전해 도금법을 이용한 상기 구리 씨드막(116)의 형성 후, 연속해서 무전해 도금법을 이용해서 배선 형성 영역(D)을 매립하도록 형성한다. 이때, 상기 무전해 도금법을 이용한 구리막(118)의 형성은 상기 구리 씨드막(116) 형성시 사용된 무전해 도금액에서 50∼100초 동안 수행한다. 한편, 상기 무전해 도금법을 이용한 구리막(118)의 형성시, 상기 구리 씨드막(116)의 사용한 무전해 구리 도금액 대신에, 황산 구리(copperII sulfate) 0.04M, 에킬렌디아민 에테트라아세틱 에시드(ethylenediamin etetraacetic acid; EDTA) 0.08M, 글리오실릭 에시드(glyoxilic acid) 0.08M, 및 PEG4000 1ppm을 혼합하고, pH를 12.6으로 조절하며, 온도를 70℃로 유지시킨 무전해 구리 도금액을 사용할 수도 있다.
반면, 상기 구리막(118)의 형성을 전해 도금법을 이용하는 경우는 황산구리(copperII sulfate) 0.26M, H2SO4 2.00M, HCl 50ppm, PEG2000 100ppm, 그리고, SPS 1000ppm을 혼합한 전해 도금액에서 2∼9분 동안 수행한다. 이때, 상기 전해 도금액의 온도는 상온을 유지한다.
여기서, 본 발명의 실시예에서는 구리 씨드막(116)을 무전해 도금법을 이용 하여 박막이면서 균일한 두께로 형성할 수 있기 때문에, 배선 형성 영역(D)에의 구리막(118)의 매립시, 상기 배선 형성 영역(D) 내에 보이드 또는 심이 발생되는 것을 방지할 수 있다.
도 2e를 참조하면, 상기 층간절연막(102)이 노출되도록 CMP 공정을 이용해서 구리막(118)과 구리 씨드막(116), 촉매입자(114), 자기조립단분자막(112) 및 베리어막(104)을 제거하고, 이를 통해, 상기 배선 형성 영역(D) 내에 구리배선(120)을 형성한다.
여기서, 본 발명의 실시예에서는 자기조립단분자막 형성 및 균일한 간격으로의 촉매입자 흡착을 통해 무전해 도금법을 이용한 구리 씨드막을 박막이면서 균일한 두께로 형성할 수 있다. 이에 따라, 본 발명의 실시예에서는 무전해 도금 공정시의 큰 난재인 구리 씨드막의 균일한 형성이 어렵다는 문제를 해결할 수 있으므로, 배선 형성 영역을 매립하는 구리막의 형성시 구리 씨드막의 불균일한 두께로 인해 막 내에 보이드 또는 심이 발생되는 것을 방지할 수 있다. 그러므로, 본 발명의 실시예는 우수한 신뢰성을 갖는 구리배선을 형성할 수 있으며, 더 나아가, 무전해 도금법을 이용해서 서브-마이크로미터(sub-micormeter) 이하의 초고집적 회로를 안정적으로 구현할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 구리배선을 도시한 단면도이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 구리배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 3a는 본 발명의 일 실시예에 따라 아민기를 갖는 자기조립단분자막을 형성하는 경우의 반응 메카니즘을 도시한 반응식이다.
도 3b는 본 발명의 다른 실시예에 따라 시올기를 갖는 자기조립단분자막을 형성하는 경우의 반응 메카니즘을 도시한 반응식이다.
도 4는 본 발명의 또 다른 실시예에 따라 아민기를 갖는 자기조립단분자막을 건식 방식으로 형성하는 경우에서의 반응 메카니즘을 도시한 반응식이다.

Claims (43)

  1. 반도체 기판을 표면에 수소기(-H)를 갖도록 개질시키는 단계;
    상기 표면 개질이 이루어진 반도체 기판의 표면에 Cl기가 본딩되도록 Cl2 가스를 공급한 상태에서 UV를 조사하는 단계; 및
    상기 본딩된 Cl기가 아민기로 치환되도록 반도체 기판의 표면에 NH3 가스를 공급하는 단계;
    를 포함하는 것을 특징으로 하는 자기조립단분자막 형성방법.
  2. 제 1 항에 있어서,
    상기 반도체 기판을 개질시키는 단계는 상기 반도체 기판을 H2SO4와 H2O2가 혼합된 피라나 용액 및 희석된 HF 용액에 차례로 침지시키는 방식으로 수행하는 것을 특징으로 하는 자기조립단분자막 형성방법.
  3. 제 1 항에 있어서,
    상기 NH3 가스를 공급하는 단계 후, 상기 아민기의 본딩 구조가 안정화되도록 반도체 기판의 결과물을 베이킹하는 단계를 더 포함하는 것을 특징으로 하는 자기조립단분자막 형성방법.
  4. 반도체 기판의 상부에 형성되며, 배선 형성 영역을 갖는 층간절연막;
    상기 배선 형성 영역 표면 상에 형성된 자기조립단분자막(Self Assembled Monolayer);
    상기 자기조립단분자막의 표면에 흡착된 촉매입자들; 및
    상기 촉매입자들이 흡착된 자기조립단분자막 상에 상기 배선 형성 영역을 매립하도록 형성된 구리막;
    을 포함하는 것을 특징으로 하는 반도체 소자의 구리배선.
  5. 제 4 항에 있어서,
    상기 배선 형성 영역의 표면과 상기 자기조립단분자막 사이에 형성된 베리어막을 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선.
  6. 제 4 항에 있어서,
    상기 자기조립단분자막은 표면에 아민기 또는 시올기가 본딩된 물질막인 것을 특징으로 하는 반도체 소자의 구리배선.
  7. 제 4 항에 있어서, 상기 촉매입자는 Au, Cu, Pt 및 Ni 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선.
  8. 제 4 항에 있어서,
    상기 촉매입자는 2∼3㎚의 직경을 갖는 것을 특징으로 하는 반도체 소자의 구리배선.
  9. 제 4 항에 있어서,
    상기 촉매입자들은 4∼7㎚의 간격으로 흡착된 것을 특징으로 하는 반도체 소자의 구리배선.
  10. 제 4 항에 있어서,
    상기 구리막은 무전해 도금법으로 형성된 구리 씨드막을 포함하는 것을 특징으로 하는 반도체 소자의 구리배선.
  11. 반도체 기판의 상부에 배선 형성 영역을 갖는 층간절연막을 형성하는 단계;
    상기 배선 형성 영역 표면을 포함한 층간절연막 상에 자기조립단분자막(Self Assembled Monolayer)을 형성하는 단계;
    상기 자기조립단분자막의 표면에 촉매입자들을 흡착시키는 단계;
    상기 촉매입자들이 흡착된 자기조립단분자막 상에 무전해 도금법으로 구리 씨드막을 형성하는 단계; 및
    상기 구리 씨드막 상에 상기 배선 형성 영역을 매립하도록 구리막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  12. 제 11 항에 있어서,
    상기 배선 형성 영역을 갖는 층간절연막을 형성하는 단계 후, 그리고, 상기 자기조립단분자막을 형성하는 단계 전,
    상기 배선 형성 영역의 표면을 포함한 층간절연막 상에 베리어막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  13. 제 11 항에 있어서,
    상기 자기조립단분자막을 형성하는 단계는,
    상기 배선 형성 영역을 포함하는 반도체 기판의 결과물을 표면에 수산화기 (-OH)를 갖도록 개질시키는 단계;
    상기 표면 개질이 이루어진 반도체 기판의 결과물을 유기용매에 아민기 또는 시올기를 갖는 물질이 혼합된 케미컬에 침지시키는 단계; 및
    상기 아민기 또는 시올기를 실란화(silanization)시키는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  14. 제 13 항에 있어서,
    상기 표면에 수산화기 (-OH)를 갖도록 개질시키는 단계는 상기 반도체 기판 의 결과물을 H2SO4와 H2O2가 혼합된 피라나(piranha) 용액에 침지시키는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  15. 제 13 항에 있어서,
    상기 아민기 또는 시올기를 갖는 물질은
    3-아미노프로필트리에톡시-실란(3-aminopropyltriethoxy-silane) 또는 3-메트캅토필트리메톡시-실란(3-mercaptopyltrimethoxy-silane)을 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  16. 제 13 항에 있어서,
    상기 케미컬은 유기용매 1ℓ에 아민기 또는 시올기를 갖는 물질을 15∼35g의 비율로 혼합하여 구성하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  17. 제 13 항에 있어서,
    상기 아민기 또는 시올기를 실란화시키는 단계는 50∼70℃ 온도에서 60∼400분 동안 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  18. 제 13 항에 있어서,
    상기 아민기 또는 시올기를 실란화시키는 단계 후,
    반응 잔류물이 제거되도록 반도체 기판의 결과물을 세정하는 단계; 및
    상기 세정된 반도체 기판의 결과물을 상기 실란화된 아민기 또는 시올기의 본딩 구조가 안정화되도록 베이킹하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  19. 제 18 항에 있어서,
    상기 세정하는 단계는 에탄올 및 초음파 중 어느 하나 이상을 이용해서 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  20. 제 18 항에 있어서,
    상기 베이킹하는 단계는 진공오븐에서 80∼120℃ 온도로 20∼40분 동안 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  21. 제 11 항에 있어서,
    상기 자기조립단분자막을 형성하는 단계는,
    상기 배선 형성 영역을 포함하는 반도체 기판을 표면에 수소기(-H)를 갖도록 개질시키는 단계;
    상기 표면 개질이 이루어진 반도체 기판의 결과물 표면에 Cl기가 본딩되도록 Cl2 가스를 공급한 상태에서 UV를 조사하는 단계; 및
    상기 본딩된 Cl기가 아민기로 치환되도록 반도체 기판의 결과물 표면에 NH3 가스를 공급하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  22. 제 21 항에 있어서,
    상기 반도체 기판을 개질시키는 단계는 상기 반도체 기판을 H2SO4와 H2O2가 혼합된 피라나 용액 및 희석된 HF 용액에 차례로 침지시키는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  23. 제 22 항에 있어서,
    상기 피라나 용액은 상기 H2SO4와 H2O2가 3:2의 비율로 혼합된 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  24. 제 22 항에 있어서,
    상기 피라나 용액 및 희석된 HF 용액에의 침지는 각각 4∼6분 및 8∼12분 동안 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  25. 제 21 항에 있어서,
    상기 Cl2 가스 공급 시, N2 가스를 함께 공급하는 것을 특징으로 하는 반도 체 소자의 구리배선 형성방법.
  26. 제 25 항에 있어서,
    상기 Cl2 가스 및 N2 가스 공급은 상기 Cl2 가스의 부분압이 1∼5Torr가 되도록 하여 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  27. 제 21 항에 있어서,
    상기 UV를 조사하는 단계는 상기 반도체 기판을 25∼75℃의 온도로 유지시킨 상태에서 10∼60초 동안 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  28. 제 21 항에 있어서,
    상기 NH3 가스를 공급하는 단계는 상기 NH3 가스의 부분압이 8∼12Torr가 되도록 하여 10∼15분 동안 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  29. 제 21 항에 있어서,
    상기 NH3 가스를 공급하는 단계 후, 상기 아민기의 본딩 구조가 안정화되도록 반도체 기판의 결과물을 베이킹하는 단계를 더 포함하는 것을 특징으로 하는 반 도체 소자의 구리배선 형성방법.
  30. 제 29 항에 있어서,
    상기 베이킹하는 단계는 25∼75℃의 온도로 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  31. 제 11 항에 있어서,
    상기 촉매입자는 Au, Cu, Pt 및 Ni 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  32. 제 11 항에 있어서,
    상기 촉매입자는 2∼3㎚의 직경을 갖는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  33. 제 11 항에 있어서,
    상기 촉매입자를 흡착시키는 단계는
    상기 자기조립단분자막이 형성된 반도체 기판의 결과물을 상기 촉매입자들이 분산된 수용액에 40∼100분 동안 침지시키는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  34. 제 33 항에 있어서,
    상기 촉매입자를 흡착시키는 단계는 상기 촉매입자들이 분산된 수용액의 pH 및 온도 중 어느 하나 이상을 변화시켜 촉매입자들간 간격이 조절되도록 하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  35. 제 34 항에 있어서,
    상기 촉매입자들이 분산된 수용액의 pH는 2.5∼5 사이로 조절하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  36. 제 34 항에 있어서,
    상기 촉매입자들이 분산된 수용액의 온도는 50∼60℃ 사이로 조절하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  37. 제 34 항에 있어서,
    상기 촉매입자들간 간격은 4∼7㎚로 조절하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  38. 제 11 항에 있어서,
    상기 촉매입자를 흡착시키는 단계 후, 그리고, 상기 구리 씨드막을 형성하는 단계 전, 반응 잔류물이 제거되도록 상기 촉매입자가 흡착된 반도체 기판의 결과물 을 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  39. 제 38 항에 있어서,
    상기 세정하는 단계는 증류수를 이용해서 적어도 1회 이상 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  40. 제 11 항에 있어서,
    상기 구리막을 형성하는 단계는 무전해 도금법으로 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  41. 제 40 항에 있어서,
    상기 구리막을 형성하는 단계는 무전해 도금액에서 50∼100초 동안 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  42. 제 11 항에 있어서,
    상기 구리막을 형성하는 단계는 전해 도금법으로 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  43. 제 11 항에 있어서,
    상기 배선 형성 영역을 매립하도록 구리막을 형성하는 단계 후,
    상기 층간절연막이 노출되도록 상기 구리막을 CMP 공정으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
KR1020090027416A 2009-03-31 2009-03-31 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법 KR101096031B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090027416A KR101096031B1 (ko) 2009-03-31 2009-03-31 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법
US12/491,826 US8088687B2 (en) 2009-03-31 2009-06-25 Method for forming copper line having self-assembled monolayer for ULSI semiconductor devices
JP2009154385A JP2010245494A (ja) 2009-03-31 2009-06-29 自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法
CN200910140384.6A CN101853782B (zh) 2009-03-31 2009-07-21 Ulsi半导体器件的具有自组装单分子层的铜线及形成方法
US13/308,883 US20120074575A1 (en) 2009-03-31 2011-12-01 Copper line having self-assembled monolayer for ulsi semiconductor devices, and a method of forming same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090027416A KR101096031B1 (ko) 2009-03-31 2009-03-31 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법

Publications (2)

Publication Number Publication Date
KR20100109035A KR20100109035A (ko) 2010-10-08
KR101096031B1 true KR101096031B1 (ko) 2011-12-19

Family

ID=42783104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090027416A KR101096031B1 (ko) 2009-03-31 2009-03-31 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법

Country Status (4)

Country Link
US (2) US8088687B2 (ko)
JP (1) JP2010245494A (ko)
KR (1) KR101096031B1 (ko)
CN (1) CN101853782B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096031B1 (ko) * 2009-03-31 2011-12-19 한양대학교 산학협력단 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법
KR101220652B1 (ko) * 2010-12-03 2013-01-10 포항공과대학교 산학협력단 전처리를 포함하는 자기 조립 분자막 형성에 의한 금속표면처리방법
JP5568811B2 (ja) * 2011-04-01 2014-08-13 学校法人 関西大学 基板中間体、基板及び貫通ビア電極形成方法
WO2013035480A1 (ja) * 2011-09-09 2013-03-14 学校法人 関西大学 触媒の吸着処理方法および吸着処理装置
TWI546409B (zh) * 2011-11-14 2016-08-21 Ishihara Chemical Co Ltd Electroless copper plating solution and electroless copper plating method
JP5931428B2 (ja) * 2011-12-15 2016-06-08 株式会社東芝 配線パターンの形成方法及び半導体装置
KR101326711B1 (ko) * 2012-01-10 2013-11-08 국민대학교산학협력단 반도체 소자 및 그 제조방법
JP2013183014A (ja) 2012-03-01 2013-09-12 Toshiba Corp パターン形成方法
US20140110838A1 (en) * 2012-10-22 2014-04-24 Infineon Technologies Ag Semiconductor devices and processing methods
US8871601B2 (en) 2012-12-27 2014-10-28 Intermolecular, Inc. Diffusion barriers
JP6100147B2 (ja) * 2013-11-21 2017-03-22 東京エレクトロン株式会社 めっきの前処理方法及び記憶媒体
US20150194242A1 (en) * 2013-12-02 2015-07-09 The Arizona Board Of Regents On Behalf Of The University Of Arizona Electrostatic Coating with Metallic Nanoparticles by Intrinsic Particle to Surface Interaction
EP3029724B1 (en) 2014-12-01 2017-06-07 IMEC vzw Metallization method for semiconductor structures
KR102264160B1 (ko) 2014-12-03 2021-06-11 삼성전자주식회사 비아 구조체 및 배선 구조체를 갖는 반도체 소자 제조 방법
US10290557B2 (en) * 2015-03-09 2019-05-14 Intel Corporation Selective metallization of an integrated circuit (IC) substrate
TWI717260B (zh) * 2015-05-01 2021-01-21 美商應用材料股份有限公司 使用表面封端化學性質的薄膜介電質之選擇性沉積
US10163629B2 (en) 2015-11-16 2018-12-25 Applied Materials, Inc. Low vapor pressure aerosol-assisted CVD
US10273577B2 (en) 2015-11-16 2019-04-30 Applied Materials, Inc. Low vapor pressure aerosol-assisted CVD
US9859128B2 (en) 2015-11-20 2018-01-02 Applied Materials, Inc. Self-aligned shielding of silicon oxide
US9875907B2 (en) 2015-11-20 2018-01-23 Applied Materials, Inc. Self-aligned shielding of silicon oxide
KR102657787B1 (ko) 2016-10-12 2024-04-16 삼성전자주식회사 실리콘 막 형성 방법, 패턴 형성 방법 및 반도체 장치의 제조 방법
US10074559B1 (en) 2017-03-07 2018-09-11 Applied Materials, Inc. Selective poreseal deposition prevention and residue removal using SAM
US10508351B2 (en) * 2017-03-16 2019-12-17 Lam Research Corporation Layer-by-layer deposition using hydrogen
JP6903171B2 (ja) * 2018-02-01 2021-07-14 東京エレクトロン株式会社 多層配線の形成方法および記憶媒体
DE102020123633A1 (de) * 2020-09-10 2022-03-10 Pac Tech - Packaging Technologies Gmbh Verfahren zum stromlosen Aufbringen einer Metallschicht auf ein Substrat

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001181851A (ja) * 1999-10-12 2001-07-03 Sony Corp めっき方法及びめっき構造
JP2002093747A (ja) * 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置
JP3654354B2 (ja) * 2001-05-28 2005-06-02 学校法人早稲田大学 超ｌｓｉ配線板及びその製造方法
AU2002337822A1 (en) 2001-10-05 2003-04-22 Superior Micropowders Llc Low viscosity precursor compositions and methods for the deposition of conductive electronic features
KR100968560B1 (ko) 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
US7883739B2 (en) * 2003-06-16 2011-02-08 Lam Research Corporation Method for strengthening adhesion between dielectric layers formed adjacent to metal layers
JP4012968B2 (ja) * 2003-09-02 2007-11-28 国立大学法人山梨大学 平滑基板への無電解めっき方法及び製品
US20090304914A1 (en) 2006-08-30 2009-12-10 Lam Research Corporation Self assembled monolayer for improving adhesion between copper and barrier layer
US20060073681A1 (en) * 2004-09-08 2006-04-06 Han Sang M Nanoheteroepitaxy of Ge on Si as a foundation for group III-V and II-VI integration
US7309658B2 (en) 2004-11-22 2007-12-18 Intermolecular, Inc. Molecular self-assembly in substrate processing
FR2892325B1 (fr) 2005-10-26 2008-01-18 Alchimer Sa Procede de modification de surfaces isolantes, semi-conductrices ou metalliques, et produits tels qu'obtenus
JP4911586B2 (ja) * 2006-09-13 2012-04-04 学校法人早稲田大学 積層構造、超ｌｓｉ配線板及びそれらの形成方法
US7964441B2 (en) * 2007-03-30 2011-06-21 Tokyo Electron Limited Catalyst-assisted atomic layer deposition of silicon-containing films with integrated in-situ reactive treatment
KR101096031B1 (ko) * 2009-03-31 2011-12-19 한양대학교 산학협력단 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법

Also Published As

Publication number Publication date
US8088687B2 (en) 2012-01-03
KR20100109035A (ko) 2010-10-08
JP2010245494A (ja) 2010-10-28
US20120074575A1 (en) 2012-03-29
CN101853782B (zh) 2014-11-12
CN101853782A (zh) 2010-10-06
US20100244253A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
KR101096031B1 (ko) 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법
KR101078738B1 (ko) 반도체 소자의 구리배선 및 그 형성방법
TWI406361B (zh) 於互連應用中形成可靠介層接觸之結構及方法
US7432200B2 (en) Filling narrow and high aspect ratio openings using electroless deposition
TWI443224B (zh) 藉由包含無電和供電的階段之溼式化學沉積而於圖案化之電介質之上形成金屬層之方法
JP4055319B2 (ja) 半導体装置の製造方法
US7737028B2 (en) Selective ruthenium deposition on copper materials
US7622382B2 (en) Filling narrow and high aspect ratio openings with electroless deposition
JP4659022B2 (ja) 複合表面を選択的にコーティングするための方法、前記方法を用いるマイクロ電子配線の製造、および集積回路
US20050014359A1 (en) Semiconductor device manufacturing method
US20050029662A1 (en) Semiconductor production method
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
KR102455123B1 (ko) 듀얼 다마신 충진
KR100397444B1 (ko) 배선 형성 방법 및 배선 형성 장치 및 배선 및 집적 회로
JP2002053971A (ja) めっき方法及びめっき構造、並びに半導体装置の製造方法及び半導体装置
US20040248403A1 (en) Method for forming electroless metal low resistivity interconnects
KR20110123634A (ko) 이온 주입 방법에 의한 반도체 소자의 배선 형성방법
KR100720401B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100720400B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100820780B1 (ko) 반도체소자의 구리 배선 제조 방법
KR100858873B1 (ko) 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법
WO2007078790A1 (en) Metal layer over a patterned dielectric by wet chemical deposition including an electroless and a powered phase

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 9