KR20090113621A - 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법 - Google Patents

증착 및 식각을 통한 반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20090113621A
KR20090113621A KR1020080039432A KR20080039432A KR20090113621A KR 20090113621 A KR20090113621 A KR 20090113621A KR 1020080039432 A KR1020080039432 A KR 1020080039432A KR 20080039432 A KR20080039432 A KR 20080039432A KR 20090113621 A KR20090113621 A KR 20090113621A
Authority
KR
South Korea
Prior art keywords
forming
metal wiring
trench
conductive layer
barrier layer
Prior art date
Application number
KR1020080039432A
Other languages
English (en)
Inventor
이내응
문학기
김선일
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020080039432A priority Critical patent/KR20090113621A/ko
Publication of KR20090113621A publication Critical patent/KR20090113621A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법에 관한 것으로, 본 발명에 따른 반도체 소자의 금속배선 형성방법은, 하부구조가 형성된 반도체 기판상에 절연층을 형성하고, 상기 절연층 상에 일정 패턴의 트렌치(trench) 또는 비아(via)홀을 형성하는 단계와; 상기 트렌치 또는 비아홀이 형성된 반도체 기판상에, 상기 도전물질의 증착을 위한 증착공정과 상기 반도체 기판상에 증착된 증착물질의 식각을 위한 식각공정을, 상기 트렌치 또는 비아홀이 상기 도전물질로 채워질 때까지 반복적 또는 선택적으로 수행하여 도전층을 형성하는 단계와; 상기 절연층의 상부가 노출될 때까지 상기 도전층의 제거공정을 수행하여 상기 트렌치 또는 비아홀을 제외한 부분의 도전층을 제거함에 의해 금속배선을 형성하는 단계를 구비한다. 본 발명에 따르면, 금속배선 형성시 보이드나 연결선 없는 균일한 증착이 가능한 장점이 있다.
증착, 식각, 보이드, 구리, 트렌치

Description

증착 및 식각을 통한 반도체 소자의 금속배선 형성방법{Method for fabricating metal line using deposition and etching process in semiconductor device}
본 발명은 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 구체적으로는, 금속배선 형성을 위한 증착시 식각공정과 도전물질 증착공정을 선택적 또는 반복적으로 수행하여 균일한 증착을 통해 금속배선을 형성하는 반도체 소자의 금속배선 형성방법에 관한 것이다.
최근, 반도체 소자의 집적도 증대로 인해 금속배선의 최소 선폭은 축소되고, 종횡비(aspect ratio)는 증가되고 있으며, 배선 구조는 다층구조화 되고 있다. 이러한 구조의 직접회로(IC) 소자의 제조를 위해서는 신뢰성확보, 속도향상, 및 제조원가의 절감 문제가 부각되고 있어, 이를 위한 새로운 배선 공정 및 재료 개발이 관련 분야에서 큰 관심사로 대두되고 있다.
이러한 금속배선의 형성을 위해 종래에는 소재로 알루미늄을 사용하였다. 그러나, 이러한 알루미늄을 이용한 금속배선은, 신뢰성 확보, 속도 향상, 및 소자의 안정성 확보 등의 문제를 만족시킬 수 없어, 현재는 구리를 금속배선소재로 하는 반도체 소자가 제작 되고 있다. 또한, 나노(nano)스케일을 가지는 배선구조에서는 증착된 배선용 금속의 비저항이 증가되어 소자의 신뢰성 확보에 어려움이 발생되므로, 단면적 감소에 따른 저항 증가를 완화시킬 수 있는 구리합금을 이용한 금속배선에 대한 연구도 진행되고 있다. 상기 구리는 기존의 알루미늄에 비해 상대적으로 높은 융점과 낮은 비저항을 가지며 전자 이동도(electro-migration) 및 스트레스 마이그레이션 (stress migration)에 대해서 내성을 가지므로 반도체 배선용 재료로서 크게 주목을 받고 있다. 더구나 상기 구리합금은 나노스케일의 금속배선구조에 적용될 때 단면적 감소에 따른 비저항의 증가, 부식 및 박리현상을 억제하는 효과를 가지고 있는 것으로 알려져 있다.
상기 구리 또는 구리합금을 이용하여 금속배선을 형성하는 경우에는 식각공정을 통한 제거가 어렵기 때문에, 이를 극복하기 위해서 다마신(damascene)이라는 공정 기술이 도입되었다.
상기 다마신 공정 기술은 구리 금속배선이 위치할 절연층에 회로배선용 트렌치를 형성하고, 상기 트렌치를 구리 또는 구리 합금으로 완전히 매립시켜 구리 금속배선을 형성하는 방법이다. 상기 다마신 공정기술은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 잘 알려져 있으므로 더 이상의 설명을 생략한다.
상기 다마신 공정을 위해, 상기 트렌치의 내부를 도전물질로 채우는 방법으로는 다음과 같은 방법이 이용되고 있다. 즉, 전기도금법(electro-plating), 무전해도금법(electroless plating), 물리기상증착법(PVD;Physical Vapor Deposition), 유기금속 화학기상증착법(MOCVD;Metal Organic Chemical Vapor Deposition) 등이 있다.
상기 물리기상증착법(PVD)의 경우는, 증착되는 구리 입자가 갖는 고유의 직진성으로 인하여 나노스케일의 고종횡비 트렌치나 비아홀에서 요구하는 단차피복성(step coverage)과 매립 특성을 만족 시킬 수 없다는 단점이 있다.
상기 전기도금법의 경우는, 낮은 제조원가와 우수한 단차피복성을 가지나, 균질한 구리 핵생성을 촉진할 수 있는 구리 시드층(seed layer)이 전제되어야 하며, 나노스케일의 고종횡비 트렌치나 비아홀에서 발생하는 구리박막의 비저항 증가를 해소할 수 있는 구리합금을 형성시키는데 제한이 있다.
상기 무전해도금법의 경우는, 구리 박막의 증착속도가 매우 느리다는 단점이 있다.
상기 유기금속 화학기상증착법의 경우는, 전기도금법에 비하여 낮은 증착속도 및 높은 비용을 갖지만, 구리 시드층이 필요하지 않고, 비교적 우수한 단차피복성과 나노스케일의 배선에서 발생되는 비저항 증가의 문제점을 해결할 수 있는 구리합금의 증착이 비교적 용이하다는 장점이 있다.
상술한 바와 같은 증착방법들을 통해 구리 또는 구리합금을 증착하는 경우에, 예를 들어, 나노스케일에서 고종횡비 (high aspect-ratio)를 가지는 구리금속배선공정시 증착공정에서 보이드(void)나 연결선(seam)이 형성되어 반도체 소자의 신뢰성을 떨어뜨리는 문제점이 발생된다. 따라서, 보이드나 연결선 없이 트렌치의 바닥에서부터 상부입구까지 균일하게 도전층을 증착할 수 있는 방법에 대한 필요성 이 대두되고 있다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 반도체 소자의 금속배선 형성방법을 제공하는 데 있다.
본 발명의 다른 목적은 보이드나 연결선이 없이 균일하게 증착할 수 있는 반도체 소자의 금속배선 형성방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 금속배선 및 반도체 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 나노(nano)스케일의 금속배선 형성에 적합한 반도체 소자의 금속배선 형성방법을 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른 반도체 소자의 금속배선 형성방법은, 하부구조가 형성된 반도체 기판상에 절연층을 형성하고, 상기 절연층 상에 일정 패턴의 트렌치(trench) 또는 비아(via)홀을 형성하는 단계와; 상기 트렌치 또는 비아홀이 형성된 반도체 기판상에, 상기 도전물질의 증착을 위한 증착공정과 상기 반도체 기판상에 증착된 증착물질의 식각을 위한 식각공정을, 상기 트렌치 또는 비아홀이 상기 도전물질로 채워질 때까지 반복적 또는 선택적으로 수행하여 도전층을 형성하는 단계와; 상기 절연층의 상부가 노출될 때까지 상기 도전층의 제거공정을 수행하여 상기 트렌치 또는 비아홀을 제외한 부분의 도전층을 제거함에 의해 금속배선을 형성하는 단계를 구비한다.
상기 트렌치 또는 비아홀을 형성하는 단계이후 상기 도전층을 형성하는 단계이전에, 상기 트렌치 또는 비아홀이 형성된 반도체 기판상에, 상기 도전층의 확산을 방지하기 위한 확산방지층을 형성하는 단계를 더 구비할 수 있다.
상기 확산방지층을 형성하는 단계 이후 상기 도전층을 형성하는 단계이전에, 상기 확산방지층이 형성된 반도체 기판 상에, 상기 도전물질의 증착시 핵생성 및 접착력 증가를 향상을 위한 금속장벽층을 형성하는 단계를 더 구비할 수 있다.
상기 도전물질은 구리 또는 구리합금일 수 있다.
상기 도전층의 형성은 유기금속 화학기상증착법(MOCVD)이 이용될 수 있다.
상기 구리를 이용한 상기 도전층의 형성은 (hfac)CuVTMOS 계열, (hfac)CuTMVS 계열, 및 (hfac)CuDMB 계열 중에서 선택된 어느 하나의 구리전구체(precursor)를 이용하여 수행될 수 있다.
상기 구리합금을 이용한 상기 도전층의 형성은, 상기 구리전구체에, 알루미늄(Al), 은(Ag), 코발트(Co), 텅스텐(W), 타이타늄(Ti), 탄탈륨(Ta), 니켈(Ni), 및 주석(Sn) 중에서 선택된 어느 하나를 주성분으로 전구체들 중에서 적어도 하나의 전구체가 첨가된 물질을 이용하여 수행될 수 있다.
상기 구리합금은 구리에 대한 첨가물의 조성비가 0.1~10 at.% 일 수 있다.
상기 도전층의 형성공정은 한 챔버 내에서 증착 및 식각공정을 반복적 또는 선택적으로 수행할 수 있는 화학기상증착장비를 통해 수행될 수 있다.
상기 식각공정은 아르곤(Ar)가스 또는 아르곤 가스와 식각성 가스의 혼합가스를 플라즈마를 통해 이온화 및 래디컬(radical)화하여 각각 가속 및 전달시키는 방식으로 수행될 수 있다.
상기 식각성 가스는 Cl2, BCl3, HCl, HBr, HI, I2 를 포함하는 할로겐족 원소로 이루어진 가스들 중에서 선택된 단일 또는 적어도 두 개의 혼합 가스일 수 있다.
상기 확산방지층 및 상기 금속장벽층은 원자층 증착(ALD;Atomic Layer Deposition) 방법을 통해 형성될 수 있다.
상기 확산방지층은 Ti,TiN, 및 TiSiN을 포함하는 티타늄 계열, Ta,TaN, 및 TaSiN을 포함하는 탄탈륨 계열, 및 W 및 WN을 포함하는 텅스텐 계열을 포함하는 물질들 중에서 선택된 어느 하나의 물질을 재질로 할 수 있다.
상기 금속장벽층은 Cu,Os,Ir,Ru,Co,Pd 중에서 선택된 어느 하나의 물질을 재질로 할 수 있다.
상기 금속장벽층을 형성한 이후에, 상기 금속장벽층의 표면에, 상기 도전물질의 성장 속도를 개선할 수 있는 표면촉매제를 처리하는 단계를 더 포함할 수 있다.
상기 트렌치 또는 비아홀을 제외한 부분의 도전층을 제거하는 단계에서의 상 기 도전층의 제거는, 상기 도전층이 형성된 반도체 기판을 상기 절연층이 노출될 때까지 연마하는 CMP(Chemical Mechanical Polishing) 공정을 통해 수행될 수 있다.
상기 도전층은, 상기 반도체 기판상에 형성되고 상기 트렌치 또는 비아홀 하부에 존재하는 별도의 금속배선과 전기적으로 연결되는 구조를 가질 수 있다.
본 발명에 따르면, 금속배선 형성시 보이드나 연결선 없는 균일한 증착이 가능한 장점이 있다. 이를 통해 금속배선 및 반도체 소자의 신뢰성을 확보할 수 있게 된다. 또한, 나노 스케일의 고종횡비 트렌치나 비아홀의 금속배선형성에 적합한 장점이 있다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 1 내지 도 7은 본 발명의 일실시예에 따른 반도체 소자의 금속배선형성을 위한 공정순서 단면도이다.
도 1에 도시된 바와 같이, 하부구조가 형성된 반도체 기판(100)에 일정두께로 절연층(110)을 형성한다.
상기 반도체 기판(100)의 하부구조는 도면상에서 도시되지 않았지만, 소오스, 드레인 및 게이트를 포함하는 트랜지스터, 워드라인 및 비트라인 등을 포함할 수 있다. 또한 상기 트랜지스터, 상기 워드라인, 또는 상기 비트라인과 연결되는 배선이나 콘택(contact)을 포함할 수 있다. 즉 본 발명에 의해 형성되는 금속배선은 상기 반도체 기판의 하부구조에 포함되는 적어도 하나의 하부배선이나 콘택(contact)등과 전기적으로 연결되기 위한 것일 수도 있고, 상기 반도체 기판의 하부구조와는 전기적으로 연결되지 않고 다른 부분(인접소자나 배선 등)과 연결되기 위한 것일 수 있다. 따라서, 상기 절연층(110)과 접촉되는 상기 반도체 기판(100)의 상부면은 각종 절연층, 각종 도전층, 또는 일부 절연층과 일부 도전층으로 형성될 수 있다.
상기 절연층(110)은 저유전상수 값을 가지는 절연물질 등으로 형성될 수 있다. 예를 들면, 상기 절연층(110)은 BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), PE-TEOS((Plasma Enhanced-Tetra Ethyl Ortho Silicate) 또는 HDP(High Density Plasma) 산화물과 같은 절연물을 증착하여 형성한다. 이외에도 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 알려진 다양한 절연물질이 상기 절연층(110)의 형성에 사용될 수 있다. 상기 절연층(110)은 후속공정에서 트렌치나 비아홀을 형성할 수 있을 정도의 두께로 형성될 수 있다.
도 2에 도시된 바와 같이, 상기 절연층(110)의 일부를 식각하여 트렌치(trench) 또는 비아(via)홀(이하 통칭하여 '트렌치'라 함)(120)을 형성한다. 상 기 트렌치(120)의 내부 바닥부분은 상기 반도체 기판(100)이 노출되도록 형성될 수 있다.
상기 트렌치(120)는 포토공정 및 식각공정을 통해 형성될 수 있다. 상기 트렌치를 형성하는 방법은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자 에게 잘 알려져 있다.
필요에 따라서는 상기 반도체 기판(100)상에 식각정지층(미도시)을 먼저 형성한 다음 상기 절연층(110)을 형성할 수도 있다. 상기 식각정지층(etch stopper)은 상기 트렌치(120) 형성시 과도식각에 따른 상기 반도체 기판(100)의 손상을 방지하기 위한 것이다. 상기 식각정지층은 상기 절연층(110)과 식각선택비가 다른 재질, 예를 들어 질화막 등으로 형성할 수 있다. 이때 상기 트렌치(120) 바닥의 남아있는 상기 식각정지층은 별도의 공정을 통해 제거되게 된다.
도 3에 도시된 바와 같이, 상기 트렌치(120)가 형성된 반도체 기판(100)상에, 확산방지층(130) 및 금속장벽층(140)을 순차적으로 형성한다. 경우에 따라 상기 확산방지층(130) 및 금속장벽층(140) 모두 또는 이들 중 어느 하나의 층의 형성공정은 생략될 수 있다.
상기 확산방지층(130)은 후속공정에서의 금속배선 형성을 위한 도전물질 증착시, 증착된 도전물질이 상기 절연층(110) 내부로 확산하는 것을 방지하기 위해 형성된다. 특히 구리 또는 구리합금을 증착하는 경우에는 필요할 수 있다. 그러나 상기 절연층(110)의 재질이 특이하여 상기 도전물질의 확산을 방지할 수 있거나, 상기 도전물질이 상기 절연층(110)으로의 확산이 되지 않는 재질을 가지는 경우에 는 상기 확산방지층(130)의 형성공정은 생략될 수 있다.
상기 확산방지층(130)은 Ti,TiN, 및 TiSiN을 포함하는 티타늄 계열, Ta,TaN, 및 TaSiN을 포함하는 탄탈륨 계열, 및 W 및 WN을 포함하는 텅스텐 계열을 포함하는 물질들 중에서 선택된 어느 하나의 물질로 형성될 수 있다.
상기 금속장벽층(140)은 후속되는 상기 도전물질의 증착공정에서 도전물질의 핵생성 및 접착성을 향상시키기 위해 형성될 수 있다. 따라서, 상기 도전물질에 대한 핵생성 및 접착성의 향상이 필요하지 않은 경우 상기 금속장벽층(140)의 형성공정은 생략될 수 있다.
상기 금속장벽층(140)은 Cu,Os,Ir,Ru,Co,Pd 중에서 선택된 어느 하나의 물질로 형성될 수 있다. 또한 상기 금속장벽층(140)은 1~5nm로 형성될 수 있다.
상기 확산방지층(130) 및 금속장벽층(140)은 나노스케일의 고종횡비 트렌치에서의 균일한 형성을 위해 단차 피복성이 우수한 원자층증착법(ALD)을 이용하여 형성될 수 있다. 상기 도 2에서 형성되는 트렌치(120)가 나노 스케일의 고종횡비의 트렌치가 아닌 경우에는, 상기 원자층증착법(ALD) 이외에도 본 발명이 속하는 기술분야에서 통상을 가진자에게 잘 알려진 증착방법들을 사용하여 상기 확산 방지층(130) 및 금속장벽층(140)을 형성할 수 있다.
상기 금속장벽층(140)을 형성한 후에 필요에 따라, 상기 금속장벽층(140) 표면에 후속공정의 금속배선 형성을 위한 도전물질의 증착 공정시 도전물질의 성장 속도를 개선할 수 있는 표면촉매제를 처리하는 공정이 포함될 수 있다.
도 4에 도시된 바와 같이, 상기 확산방지층(130) 및 상기 금속장벽층(140)이 형성된 반도체 기판(100)상에 도전물질의 증착을 통해 도전층(150a) 형성을 위한 증착공정이 수행된다.
상기 도전물질은 구리 또는 구리합금일 수 있다. 그리고 상기 도전물질의 증착은 유기금속 화학기상증착법(MOCVD)을 통해 수행될 수 있다.
상기 도전층(150a)을 구리로 형성하는 경우에 사용되는 구리 전구체는 (hfac)CuVTMOS 계열, (hfac)CuTMVS 계열, 및 (hfac)CuDMB 계열 중에서 선택된 어느 하나의 물질 일 수 있다.
또한, 상기 구리합금 도전층(150a) 형성시에는, 상기 구리전구체 들 중 선택된 어느 하나의 구리전구체에, 알루미늄(Al), 은(Ag), 코발트(Co), 텅스텐(W), 타이타늄(Ti), 탄탈륨(Ta), 니켈(Ni), 주석(Sn) 등을 주성분으로 하는 유기금속 전구체들 중에서 적어도 어느 하나를 선택하여 첨가한 합성물질을 사용할 수 있다. 여기서 상기 구리합금은 구리에 대한 첨가물의 조성비가 0.1~10 at.% 되도록 할 수 있다.
이때 상기 도전층(150a)은 상기 트렌치(120)가 나노스케일의 고종횡비를 가지기 때문에, 오버행(overhang)이 발생되게 된다. 상기 오버행은 상기 트렌치(120) 상부 부분에 증착이 많이 이루어져서 상부부분이 돌출되는 것을 말하는 것이다. 이후 증착이 더 진행되면 결국에는 상기 트렌치(120)의 상부의 양쪽 돌출부분이 맞붙게 되어, 상기 트렌치(120)의 내부에 완전한 증착이 이루어지지 않았음에도 내부에 공간을 형성한 상태로 상기 도전층(150a)이 형성될 위험이 있다. 이를 방지하기 위해 증착공정이 수행되는 도중에 이러한 오버행을 제거하기위한 식각공정이 수행된 다.
도 5에 도시된 바와 같이, 식각가스를 이용하여, 상기 도전층(150a)이 형성된 반도체 기판(100)을 전면적으로 식각한다. 상기 식각공정에 의해 상기 트렌치(120)의 상부에 형성되는 오버행 부분(돌출부분)을 제거할 수 있게 된다. 따라서 식각공정이 수행된 후의 도전층(150b)은 오버행이 없게 되어 이후에 증착공정이 다시 수행되는 경우 보이드나 연결선이 없는 균일한 증착이 수행될 수 있게 된다.
상기 식각공정은 아르곤(Ar)가스 또는 아르곤 가스와 식각성 가스의 혼합가스를 플라즈마를 통해 이온화 및 래디컬(radical)화하여 각각 가속 및 전달시키는 방식으로 수행될 수 있다. 상기 식각성 가스는 Cl2, BCl3, HCl, HBr, HI, I2 를 포함하는 할로겐족 원소로 이루어진 가스들 중에서 선택된 단일가스 또는 적어도 두 개의 혼합 가스일 수 있다.
도 6에 도시된 바와 같이, 상기 식각공정을 수행된 반도체 기판(100)에 상기 도전물질의 재증착공정이 수행된다.
상기 재증착공정을 통해 완성된 도전층(150c)은 보이드나 연결선이 없이 균일한 증착이 이루어지게 된다. 필요에 따라 슈퍼필 (superfill)한 도전층의 형성을 위해 도 4의 증착공정과 도 5의 식각 공정을 순환적으로 반복하거나, 도 5의 식각공정을 필요에 따라 선택적으로 수행하는 것이 가능하다.
상기 도 4 내지 도 6에서 설명된 증착공정 및 식각공정은, 식각과 증착을 함께 순차적으로 행할 수 있는 개량된 유기금속화학증착장치를 이용하여 수행된다.
상기 증착공정을 포함하여 상기 개량된 유기금속 화학증착장치의 동작을 간단하게 살펴보면 다음과 같다. 우선 구리 및 구리합금 전구체는 캐리어 가스, 즉 수소나 아르곤 또는 혼합된 가스와 함께 섞여 내부의 챔버로 흘려들어간다. 상기 구리 또는 구리합금 전구체 가스는 챔버 내의 샤워헤드를 통하여 골고루 분사된다. 상기 분사된 전구체 가스는 가열기에 의해 특정 온도로 가열된 척(chuck) 위의 상기 반도체 기판에 화학반응을 통해 증착하게 된다.
이후 식각공정을 통해 오버행된 도전층 부분을 제거한다. 이는 플라즈마 식각반응을 이용한다. 먼저 챔버내로 유입된 아르곤 (Ar)가스 또는 할로겐족 원소(Cl, Br, I, 기타)를 포함하는 식각 가스(Cl2, BCl3, HCl, HBr, HI,I2 등), 또는 이들의 혼합가스가, 생성된 플라즈마에 의해 이온 및 래디컬(radical)이 된다. 생성된 이온 및 래디컬은 상기 반도체 기판(100)의 표면으로 각각 가속 및 전달되어 전면건식식각 공정을 수행하게 된다. 이후 다시 상기 도전물질의 재증착공정이 수행된다.
상술한 바와 같이, 상기 식각공정과 증착공정을 반복적 또는 선택적으로 하게 되면, 종래의 경우에 문제점으로 지적되던, 보이드나 연결선의 생성을 원천적으로 방지할 수 있어 균일한 도전층 즉 균일한 금속배선의 형성이 가능하다.
도 7에 도시된 바와 같이, 상기 트렌치(120) 내부에 형성된 도전층(150c)(확산방지층(130) 및 금속장벽층(140)이 형성된 경우에는 이들을 포함한다.)을 제외한 나머지 부분의 도전층(150c)(확산방지층(130) 및 금속장벽층(140) 포함)을 제거한 다. 즉 상기 트렌치(120)의 내부에만 상기 도전층(150c)(확산방지층(130) 및 금속장벽층(140) 포함)이 존재하도록 하는 제거공정이 수행된다.
상기 제거공정은 평탄화 공정을 통해 수행되며, 일반적으로 화학적 기계적 연마(CMP) 공정을 통하여, 상기 절연층(110)의 상부 표면이 노출될 때까지 수행된다. 이에 따라 상기 트렌치(120) 내에 금속배선(150d)이 형성되게 된다.
이후, 추가적으로 세정 공정 등이 수행될 수 있다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 금속배선 형성을 공정순서대로 나타낸 공정단면도들이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 반도체 기판, 110 : 절연층
120 : 트렌치 130 : 확산방지층
140 : 금속장벽층 150a,150b,150c : 도전층
150d : 금속배선

Claims (18)

  1. 반도체 소자의 금속배선 형성방법에 있어서:
    하부구조가 형성된 반도체 기판상에 절연층을 형성하고, 상기 절연층 상에 일정 패턴의 트렌치(trench) 또는 비아(via)홀을 형성하는 단계와;
    상기 트렌치 또는 비아홀이 형성된 반도체 기판상에, 상기 도전물질의 증착을 위한 증착공정과 상기 반도체 기판상에 증착된 증착물질의 식각을 위한 식각공정을, 상기 트렌치 또는 비아홀이 상기 도전물질로 채워질 때까지 반복적 또는 선택적으로 수행하여 도전층을 형성하는 단계와;
    상기 절연층의 상부가 노출될 때까지 상기 도전층의 제거공정을 수행하여 상기 트렌치 또는 비아홀을 제외한 부분의 도전층을 제거함에 의해 금속배선을 형성하는 단계를 구비함을 특징으로 하는 금속배선 형성방법.
  2. 청구항 1에 있어서,
    상기 트렌치 또는 비아홀을 형성하는 단계이후 상기 도전층을 형성하는 단계이전에, 상기 트렌치 또는 비아홀이 형성된 반도체 기판상에, 상기 도전층의 확산을 방지하기 위한 확산방지층을 형성하는 단계를 더 구비함을 특징으로 하는 금속배선 형성방법.
  3. 청구항 2에 있어서,
    상기 확산방지층을 형성하는 단계 이후 상기 도전층을 형성하는 단계이전에, 상기 확산방지층이 형성된 반도체 기판 상에, 상기 도전물질의 증착시 핵생성 및 접착력 증가를 향상을 위한 금속장벽층을 형성하는 단계를 더 구비함을 특징으로 하는 금속배선 형성방법.
  4. 청구항 1 또는 청구항 3에 있어서,
    상기 도전물질은 구리 또는 구리합금임을 특징으로 하는 금속배선 형성방법.
  5. 청구항 4에 있어서,
    상기 도전층의 형성은 유기금속 화학기상증착법(MOCVD)이 이용됨을 특징으로 하는 금속배선 형성방법.
  6. 청구항 5에 있어서,
    상기 구리를 이용한 상기 도전층의 형성은 (hfac)CuVTMOS 계열, (hfac)CuTMVS 계열, 및 (hfac)CuDMB 계열 중에서 선택된 어느 하나의 구리전구 체(precursor)를 이용하여 수행됨을 특징으로 하는 금속배선 형성방법.
  7. 청구항 6에 있어서,
    상기 구리합금을 이용한 상기 도전층의 형성은, 상기 구리전구체에, 알루미늄(Al), 은(Ag), 코발트(Co), 텅스텐(W), 타이타늄(Ti), 탄탈륨(Ta), 니켈(Ni), 및 주석(Sn) 중에서 선택된 어느 하나를 주성분으로 전구체들 중에서 적어도 하나의 전구체가 첨가된 물질을 이용하여 수행됨을 특징으로 하는 금속배선 형성방법.
  8. 청구항 7에 있어서,
    상기 구리합금은 구리에 대한 첨가물의 조성비가 0.1~10 at.% 임을 특징으로 하는 금속배선 형성방법.
  9. 청구항 5에 있어서,
    상기 도전층의 형성공정은 한 챔버 내에서 증착 및 식각공정을 반복적 또는 선택적으로 수행할 수 있는 화학기상증착장비를 통해 수행됨을 특징으로 하는 금속배선 형성방법.
  10. 청구항 9에 있어서,
    상기 식각공정은 아르곤(Ar)가스 또는 아르곤 가스와 식각성 가스의 혼합가스를 플라즈마를 통해 이온화 및 래디컬(radical)화하여 각각 가속 및 전달시키는방식으로 수행됨을 특징으로 하는 금속배선 형성방법.
  11. 청구항 10에 있어서,
    상기 식각성 가스는 Cl2, BCl3, HCl, HBr, HI, I2 를 포함하는 할로겐족 원소로 이루어진 가스들 중에서 선택된 단일 또는 적어도 두 개의 혼합 가스임을 특징으로 하는 금속배선 형성방법.
  12. 청구항 5에 있어서,
    상기 확산방지층 및 상기 금속장벽층은 원자층 증착(ALD;Atomic Layer Deposition) 방법을 통해 형성됨을 특징으로 하는 금속배선 형성방법.
  13. 청구항 12에 있어서,
    상기 확산방지층은 Ti,TiN, 및 TiSiN을 포함하는 티타늄 계열, Ta,TaN, 및 TaSiN을 포함하는 탄탈륨 계열, 및 W 및 WN을 포함하는 텅스텐 계열을 포함하는 물질들 중에서 선택된 어느 하나의 물질을 재질로 함을 특징으로 하는 금속배선 형성방법.
  14. 청구항 13에 있어서,
    상기 금속장벽층은 Cu,Os,Ir,Ru,Co,Pd 중에서 선택된 어느 하나의 물질을 재질로 함을 특징으로 하는 금속배선 형성방법.
  15. 청구항 14에 있어서,
    상기 금속장벽층은 1~5nm 의 두께를 가짐을 특징으로 하는 금속배선 형성방법.
  16. 청구항 15에 있어서,
    상기 금속장벽층을 형성한 이후에, 상기 금속장벽층의 표면에, 상기 도전물질의 성장 속도를 개선할 수 있는 표면촉매제를 처리하는 단계를 더 포함함을 특징으로 하는 금속배선 형성방법.
  17. 청구항 4에 있어서,
    상기 트렌치 또는 비아홀을 제외한 부분의 도전층을 제거하는 단계에서의 상기 도전층의 제거는, 상기 도전층이 형성된 반도체 기판을 상기 절연층이 노출될 때까지 연마하는 CMP(Chemical Mechanical Polishing) 공정을 통해 수행됨을 특징으로 하는 금속배선 형성방법.
  18. 청구항 4에 있어서,
    상기 도전층은, 상기 반도체 기판상에 형성되고 상기 트렌치 또는 비아홀 하부에 존재하는 별도의 금속배선과 전기적으로 연결되는 구조를 가짐을 특징으로 하는 금속배선 형성방법.
KR1020080039432A 2008-04-28 2008-04-28 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법 KR20090113621A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080039432A KR20090113621A (ko) 2008-04-28 2008-04-28 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080039432A KR20090113621A (ko) 2008-04-28 2008-04-28 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20090113621A true KR20090113621A (ko) 2009-11-02

Family

ID=41554927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080039432A KR20090113621A (ko) 2008-04-28 2008-04-28 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20090113621A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026711A (ko) * 2018-08-30 2020-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 금속층들을 위한 형성 및 인시츄 에칭 공정들

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026711A (ko) * 2018-08-30 2020-03-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 금속층들을 위한 형성 및 인시츄 에칭 공정들
US11545363B2 (en) 2018-08-30 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Formation and in-situ etching processes for metal layers

Similar Documents

Publication Publication Date Title
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
TWI406361B (zh) 於互連應用中形成可靠介層接觸之結構及方法
KR100623556B1 (ko) 상호 접속 구조 및 그 제조 방법
TWI443224B (zh) 藉由包含無電和供電的階段之溼式化學沉積而於圖案化之電介質之上形成金屬層之方法
WO2011084666A2 (en) Superfilled metal contact vias for semiconductor devices
TWI443233B (zh) 利用直接銅電鍍方式製造電子裝置之方法
US20070298607A1 (en) Method for copper damascence fill for forming an interconnect
US20090166867A1 (en) Metal interconnect structures for semiconductor devices
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
KR20000003563A (ko) 반도체 소자의 금속배선 제조방법
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
KR20070066426A (ko) 반도체 소자의 금속배선 형성방법
KR20070005870A (ko) 반도체 소자의 구리 금속배선 형성방법
US20080242078A1 (en) Process of filling deep vias for 3-d integration of substrates
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법
KR20110123634A (ko) 이온 주입 방법에 의한 반도체 소자의 배선 형성방법
KR100421913B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100720401B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR101098275B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100451767B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
KR100451766B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100472856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100858873B1 (ko) 구리 무전해 도금법을 이용한 대머신 금속배선 형성방법
KR100720400B1 (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20101028

Effective date: 20121023