KR20110123634A - 이온 주입 방법에 의한 반도체 소자의 배선 형성방법 - Google Patents

이온 주입 방법에 의한 반도체 소자의 배선 형성방법 Download PDF

Info

Publication number
KR20110123634A
KR20110123634A KR1020100043227A KR20100043227A KR20110123634A KR 20110123634 A KR20110123634 A KR 20110123634A KR 1020100043227 A KR1020100043227 A KR 1020100043227A KR 20100043227 A KR20100043227 A KR 20100043227A KR 20110123634 A KR20110123634 A KR 20110123634A
Authority
KR
South Korea
Prior art keywords
ion implantation
trench
implantation method
forming
semiconductor substrate
Prior art date
Application number
KR1020100043227A
Other languages
English (en)
Inventor
이내응
문학기
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020100043227A priority Critical patent/KR20110123634A/ko
Publication of KR20110123634A publication Critical patent/KR20110123634A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 수소 등의 가스를 사용하여 이온 주입방법을 통해 반도체 기판 상의 트렌치나 비아홀의 상단 또는 입구 근처만을 이온으로 임플란테이션함으로써 보이드, 오버행 또는 연결선이 없이 트렌치의 바닥에서부터 상부입구까지 균일하게 도전층을 증착할 수 있는, 반도체 소자의 금속배선을 형성하는 방법에 관한 것이다. 본 발명은 폭이 수십나노이면서 동시에 고종횡비를 가지는 트렌치나 비아홀에 보이드, 오버행 또는 연결선 없이 금속배선을 형성하기 위한 적합한 방법을 제공하여 반도체 소자의 신뢰성을 향상시킬 수 있다.

Description

이온 주입 방법에 의한 반도체 소자의 배선 형성방법{METHOD FOR FORMING METAL LINE IN SEMICONDUCTOR DEVICE BY ION IMPLANTATION}
본 발명은 이온 주입 방법에 의한 반도체 소자의 배선 형성방법에 관한 것으로, 보다 상세하게는 수소 등의 가스를 사용하여 이온 주입방법을 통해 반도체 기판 상의 트렌치나 비아홀의 상단을 이온으로 임플란테이션함으로써 보이드, 오버행 또는 연결선이 없이 트렌치의 바닥에서부터 상부입구까지 균일하게 도전층이 증착될 수 있는, 반도체 소자의 금속배선을 형성하는 방법에 관한 것이다.
최근, 반도체 소자의 집적도 증대로 인해 금속배선의 최소 선폭은 축소되고, 종횡비(aspect ratio)는 증가되고 있으며, 배선 구조는 다층구조화 되고 있다. 이러한 구조의 직접회로(IC) 소자의 제조를 위해서는 신뢰성확보, 속도향상, 및 제조원가의 절감 문제가 부각되고 있어, 이를 위한 새로운 배선 공정 및 재료 개발이 관련 분야에서 큰 관심사로 대두되고 있다.
이러한 금속배선의 형성을 위해 종래에는 소재로 알루미늄을 사용하였다. 그러나, 이러한 알루미늄을 이용한 금속배선은, 신뢰성 확보, 속도 향상, 및 소자의 안정성 확보 등의 문제를 만족시킬 수 없어, 현재는 구리를 금속배선소재로 하는 반도체 소자가 제작 되고 있다. 또한, 나노(nano)스케일을 가지는 배선구조에서는 증착된 배선용 금속의 비저항이 증가되어 소자의 신뢰성 확보에 어려움이 발생되므로, 단면적 감소에 따른 저항 증가를 완화시킬 수 있는 구리합금을 이용한 금속배선에 대한 연구도 진행되고 있다.
구리 또는 구리합금을 통해 금속배선을 형성하는 경우에는, 종래의 알루미늄에 비하여 비저항이 낮아 신호전달 속도를 증가 시킬 수 있고, 녹는점이 높아 전자이동도(electro-migration;EM)에 대한 저항이 커서 소자의 안정성을 확보할 수 있는 것으로 알려져 있다. 더구나 상기 구리합금은 나노스케일의 금속배선구조에 적용될 때 단면적 감소에 따른 비저항의 증가, 부식 및 박리현상을 억제하는 효과를 가지고 있는 것으로 알려져 있다.
상기 구리 또는 구리합금을 이용하여 금속배선을 형성하는 경우에는 식각공정을 통한 제거가 어렵기 때문에, 이를 극복하기 위해서 듀얼 다마신(dual damascene)이라는 공정 기술이 도입되었다. 듀얼 다마신 공정 기술은 구리 금속배선이 위치할 절연층에 회로배선용 트렌치를 형성하고, 상기 트렌치 위에 층간 절연막 및 확산 방지막을 형성한 후 수소 플라즈마를 이용하여 트렌치의 계면을 환원시키고 층간 절연막 상부와 내부는 패시패이션 하여 금속배선을 형성하는 기술이다.
상기 다마신 공정을 위해, 상기 트렌치의 내부를 도전물질로 채우는 방법으로는 다음과 같은 방법이 이용되고 있다. 즉, 전기도금법(electro-plating), 무전해도금법(electroless plating), 물리기상증착법(PVD;Physical Vapor Deposition), 유기금속 화학기상증착법(MOCVD;Metal Organic Chemical Vapor Deposition) 등이 있다.
상기 물리기상증착법(PVD)의 경우는, 증착되는 구리 입자가 갖는 고유의 직진성으로 인하여 나노스케일의 고종횡비 트렌치나 비아홀에서 요구하는 단차피복성(step coverage)과 매립 특성을 만족 시킬 수 없다는 단점이 있다.
상기 전기도금법의 경우는, 낮은 제조원가와 우수한 단차피복성을 가지나, 균질한 구리 핵생성을 촉진할 수 있는 구리 시드층(seed layer)이 전제되어야 하며, 나노스케일의 고종횡비 트렌치나 비아홀에서 발생하는 구리박막의 비저항 증가를 해소할 수 있는 구리합금을 형성시키는데 제한이 있다.
상기 무전해도금법의 경우는, 구리 박막의 증착속도가 매우 느리다는 단점이 있다.
상기 유기금속 화학기상증착법의 경우는, 전기도금법에 비하여 낮은 증착속도 및 높은 비용을 갖지만, 구리 시드층이 필요하지 않고, 비교적 우수한 단차피복성과 나노스케일의 배선에서 발생되는 비저항 증가의 문제점을 해결할 수 있는 구리합금의 증착이 비교적 용이하다는 장점이 있다.
상술한 바와 같은 증착방법들을 사용하여 폭이 수십나노이면서 동시에 고종횡비를 가지는 트렌치나 비아홀에 구리 또는 구리합금을 증착하는 경우, 보이드(void)나 오버행(overhang), 연결선(seam)이 형성되어 반도체 소자의 신뢰성을 떨어뜨리는 문제점이 발생된다. 따라서, 보이드, 오버행 또는 연결선 없이 트렌치의 바닥에서부터 상부입구까지 균일하게 도전층을 증착할 수 있는 방법이 절실한 실정이다.
이러한 문제점을 해결하기 위한 종래기술로는, 예를 들어, 한국공개특허 제2005-118153호에서는 캡핑층을 형성하고 그 위에 절연층과 확산방지막을 형성한 후, 수소플라즈마를 수행함으로써 절연층 상층부는 패시베이션되고 절연층 바닥의 캡핑층은 수소플라즈마에 의해 환원되어 구리를 오버행없이 증착할 수 있는 기술에 대해 개시하고 있다.
상기 종래기술과는 달리 본 발명자들은 수소나 다른 종류의 가스를 사용하여 기존의 이온 임플란터를 이용한 이온주입 또는 플라즈마 이온 주입방법을 이용한 수소 인입층을 형성시켜 반도체 기판 상의 트렌치나 비아홀의 상단을 이온으로 임플란테이션(implantation)하는 경우 비교적 높은 성막 온도에서도 안정적으로 구리의 증착을 억제하여 트렌치나 비아홀의 내부나 바닥은 수소플라즈마의 영향을 받지 않아 트렌치나 비아홀의 내부에 균일하게 오버행이 없이 구리를 매립할 수 있다는 것을 알게 되어 본 발명을 완성하기에 이르렀다.
본 발명의 목적은 반도체 소자의 금속배선 형성시 이온 주입 방법을 사용하여 보이드, 오버행 또는 연결선이 없이 트렌치의 바닥에서부터 상부입구까지 균일하게 도전층을 증착할 수 있는 방법을 제공하는 데 있다.
본 발명의 다른 목적은 폭이 수십나노이면서 동시에 고종횡비를 가지는 트렌치나 비아홀에 금속배선을 형성하기 위한 적합한 방법을 제공하여 반도체 소자의 신뢰성을 향상시키는데 있다.
상기 목적을 달성하기 위하여, 본 발명은,
(S1) 반도체 기판 상에 절연층을 형성하고, 상기 절연층 상에 일정 패턴의 트렌치 또는 비아홀을 형성하는 단계;
(S2) 상기 반도체 기판 상에 형성된 상기 트렌치 또는 비아홀의 입구를 이온 주입 방법을 사용하여 수소를 포함한 기체로 처리하는 단계; 및
(S3) 상기 반도체 기판 상에 형성된 트렌치 또는 비아홀에 도전물질을 증착하는 단계를 포함하는 이온 주입 방법에 의한 반도체 소자의 배선 형성방법을 제공한다.
본 발명의 일 실시형태에 있어서, 상기 (S1) 단계에서 절연층 상에 일정 패턴의 트렌치 또는 비아홀을 형성한 후, 상기 트렌치 도는 비아홀이 형성된 반도체 기판 상에 상기 도전층의 확산을 방지하기 위한 확산방지층을 형성할 수 있다.
본 발명에서 상기 도전물질로는 구리 또는 구리합금을 사용할 수 있다.
본 발명의 일 실시형태에 있어서, 구리합금을 이용한 상기 도전층의 형성은, 구리전구체에 알루미늄(Al), 은(Ag), 코발트(Co), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 탄탈륨(Ta), 몰리브데늄(Mo) 및 주석(Sn) 중에서 선택된 어느 하나를 주성분으로 포함하는 금속전구체들 중에서 적어도 하나의 전구체를 더 추가하여 수행될 수 있다.
본 발명에서 이온 주입 방법은 종래의 이온 주입 방법 또는 펄스 또는 DC 플라즈마 이온 주입 방법을 사용하며, 상기 (S2) 단계에서는 상기 반도체 기판을 바닥면을 기준으로 기울인 상태에서 이온 주입 방법을 수행하는 것이 바람직하다.
본 발명에서 수소를 포함한 흡착억제제 기체는 H2, NH3, N2H2, H2S, HI, CH4, C2H2, 및 C2H6 를 포함하는 수소(H)가 있는 기체분자들 중에서 선택된 어느 하나의 기체분자, 또는 상기 선택된 어느 하나의 기체분자의 플라즈마로부터 생성된 수소를 포함한 이온을 사용할 수 있으나, 이에 제한되지 않는다.
본 발명은 반도체 소자의 금속배선 형성시 이온 주입 방법을 사용하여 보이드, 오버행 또는 연결선이 없이 트렌치의 바닥에서부터 상부입구까지 균일하게 도전층을 증착할 수 있는 방법을 제공함으로써, 반도체 소자의 신뢰성을 향상시킬 수 있으며, 또한 나노스케일의 고종횡비 트렌치나 비아홀이 형성된 반도체 소자에도 보이드나 오버행 없이 금속배선을 형성할 수 있다.
도 1은 본 발명에 따른 이온 주입 방법에 의한 반도체 소자의 배선 형성방법의 공정 흐름을 개략적으로 나타낸 도면이다.
본 발명에 따른 이온 주입 방법에 의한 반도체 소자의 배선 형성방법의 공정 흐름을 개략적으로 나타낸 도 1을 참조하여 이하에서 상세히 설명한다.
우선, 반도체 기판(100) 상에 일정 두께로 절연층을 형성하고, 상기 절연층 상에 일정 패턴의 트렌치 또는 비아홀(110)을 형성한다(S1).
도 1에서는 반도체 기판(100)의 하부구조가 도시되어 있지 않지만, 소오스, 드레인 및 게이트를 포함하는 트랜지스터, 워드라인 및 비트라인 등을 포함할 수 있다. 또한 상기 트랜지스터, 상기 워드라인, 또는 상기 비트라인과 연결되는 배선이나 콘택(contact)을 포함할 수 있다. 즉 본 발명에 의해 형성되는 금속배선은 상기 반도체 기판의 하부구조에 포함되는 적어도 하나의 하부배선이나 콘택(contact)등과 전기적으로 연결되기 위한 것일 수도 있고, 상기 반도체 기판의 하부구조와는 전기적으로 연결되지 않고 다른 부분(인접소자나 배선 등)과 연결되기 위한 것일 수 있다. 따라서, 상기 절연층(110)과 접촉되는 상기 반도체 기판(100)의 상부면은 각종 절연층, 각종 도전층, 또는 일부 절연층과 일부 도전층으로 형성될 수 있다.
상기 절연층은 저유전상수 값을 가지는 절연물질, 예를 들면, BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), PE-TEOS((Plasma Enhanced-Tetra Ethyl Ortho Silicate) 또는 HDP(High Density Plasma) 산화물과 같은 절연물을 증착하여 형성될 수 있다. 이외에도 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 알려진 다양한 절연물질이 상기 절연층의 형성에 사용될 수 있다.
상기 절연층의 일부를 식각하여 트렌치(trench) 또는 비아(via)홀(이하 통칭하여 '트렌치'라 함)(110)을 형성한다. 상기 트렌치(110)는 본 발명이 속하는 분야의 통상의 지식을 가진 자에 의해 용이하게 수행될 수 있는 포토리소그래피 공정 또는 식각 공정 등을 사용하여 형성될 수 있다.
상술한 바와 같이 반도체 소자의 절연층에 트렌치(110)를 형성한 후 확산방지층(120)을 형성할 수 있으며, 확산방지층 상에 금속장벽층을 더 형성할 수 있다.
상기 확산방지층(120)은 후속공정에서의 금속배선 형성을 위한 도전물질 증착시, 증착된 도전물질이 상기 절연층의 내부로 확산하는 것을 방지하기 위해 형성된다.
다음으로, 상기 반도체 기판 상에 형성된 상기 트렌치(110)의 입구를 이온 주입 방법을 사용하여 수소를 포함한 흡착억제제 기체로 처리한다(S2).
본 발명에서 이온 주입 방법은 펄스 또는 DC 플라즈마 이온 주입 방법을 사용할 수 있으며, 수소를 포함한 흡착억제제 기체는 H2, NH3, N2H2, H2S, HI, CH4, C2H2, 및 C2H6 를 포함하는 수소(H)가 있는 기체분자들 중에서 선택된 어느 하나의 기체분자, 또는 상기 선택된 어느 하나의 기체분자의 플라즈마로부터 생성된 수소를 포함한 이온일 수 있다.
(S2) 단계에서는 상기 반도체 기판을 기울인 상태에서, 즉, 바닥면으로부터 0초과 45도 이하로 기울어진 상태 또는 기울어진 상태에서 회전하면서 이온 주입 방법을 수행함으로써, 반도체 기판 상의 트렌치(110)의 입구를 수소를 포함한 흡착억제제 기체로 처리하는 것이 바람직하다.
상술한 바와 같이, 반도체 기판 상에 형성된 트렌치(110)에 도전물질을 증착하기 전에 이온 주입 방법을 수행함으로써, 반도체 기판 상의 트렌치(110)의 입구의 상단을 이온으로 임플란테이션(implantation)하는 경우 트렌치(110) 상단에 구리의 증착을 억제하여 트렌치나 비아홀의 내부에 균일하게 오버행이 없이 도전물질을 증착할 수 있다.
마지막으로, 상기 반도체 기판 상에 형성된 트렌치(110)에 도전물질을 증착한다(S3).
본 발명에서 도전물질로는 구리 또는 구리합금을 사용할 수 있으며, 그리고 상기 도전물질의 증착은 유기금속 화학기상증착법(MOCVD)이 사용될 수 있다.
상기 도전층(130)을 구리로 형성하는 경우에 사용되는 구리 전구체는 (hfac)CuVTMOS 계열, (hfac)CuTMVS 계열, 및 (hfac)CuDMB 계열 중에서 선택된 어느 하나의 물질 일 수 있다.
또한, 상기 구리합금 도전층(130) 형성시에는, 상기 구리전구체 들 중 선택된 어느 하나의 구리전구체에, 알루미늄(Al), 은(Ag), 코발트(Co), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 탄탈륨(Ta), 주석(Sn) 등을 주성분으로 하는 유기금속 전구체들 중에서 적어도 어느 하나를 선택하여 첨가한 합성물질을 사용할 수 있다.

Claims (8)

  1. (S1) 반도체 기판 상에 절연층을 형성하고, 상기 절연층 상에 일정 패턴의 트렌치 또는 비아홀을 형성하는 단계;
    (S2) 상기 반도체 기판 상에 형성된 상기 트렌치 또는 비아홀의 상단 또는 입구를 이온 주입 방법을 사용하여 수소를 포함한 흡착억제제 기체로 처리하는 단계; 및
    (S3) 상기 반도체 기판 상에 형성된 트렌치 또는 비아홀에 도전물질을 증착하는 단계;
    를 포함하는 이온 주입 방법에 의한 반도체 소자의 배선 형성방법.
  2. 청구항 1에 있어서,
    상기 (S1) 단계에서 절연층 상에 일정 패턴의 트렌치 또는 비아홀을 형성한 후, 상기 트렌치 또는 비아홀이 형성된 반도체 기판 상에 상기 도전층의 확산을 방지하기 위한 확산방지층을 형성하는 단계를 더 수행하는 것을 특징으로 하는, 이온 주입 방법에 의한 반도체 소자의 배선 형성방법.
  3. 청구항 1에 있어서,
    상기 도전물질은 구리 또는 구리합금임을 특징으로 하는, 이온 주입 방법에 의한 반도체 소자의 배선 형성방법.
  4. 청구항 3에 있어서,
    상기 구리합금을 이용한 상기 도전층의 형성은, 구리전구체에 알루미늄(Al), 은(Ag), 코발트(Co), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 탄탈륨(Ta) 및 주석(Sn) 중에서 선택된 어느 하나를 주성분으로 포함하는 금속전구체들 중에서 적어) 하나의 전구체를 더 추가하여 수행됨을 특징으로 하는, 이온 주입 방법에 의한 반도체 소자의 배선 형성방법.
  5. 청구항 1에 있어서,
    상기 (S2) 단계에서 이온 주입 방법은 이온 임플란테이션 또는 펄스 또는 DC 플라즈마 이온 주입 방법인 것을 특징으로 하는, 이온 주입 방법에 의한 반도체 소자의 배선 형성방법.
  6. 청구항 1에 있어서,
    상기 (S2) 단계에서는 상기 반도체 기판을 바닥면을 기준으로 기울인 상태에서 이온 주입 방법을 수행함으로써, 반도체 기판 상의 트렌치 또는 비아홀의 상부 및 입구 근처만을 수소를 포함한 흡착억제제 이온을 주입하는 것을 특징으로 하는, 이온 주입 방법에 의한 반도체 소자의 배선 형성방법.
  7. 청구항 6에 있어서,
    상기 (S2) 단계에서 상기 반도체 기판이 바닥면으로부터 0초과 45도 이하로 기울어진 상태에서 이온 주입 방법이 수행되는 것을 특징으로 하는, 이온 주입 방법에 의한 반도체 소자의 배선 형성방법.
  8. 청구항 1에 있어서,
    상기 수소를 포함한 흡착억제제 기체는 H2, NH3, N2H2, H2S, HI, CH4, C2H2, 및 C2H6 를 포함하는 수소(H)가 있는 기체분자들 중에서 선택된 어느 하나의 기체분자, 또는 상기 선택된 어느 하나의 기체분자의 플라즈마로부터 생성된 수소를 포함한 이온임을 특징으로 하는, 이온 주입 방법에 의한 반도체 소자의 배선 형성방법.
KR1020100043227A 2010-05-07 2010-05-07 이온 주입 방법에 의한 반도체 소자의 배선 형성방법 KR20110123634A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100043227A KR20110123634A (ko) 2010-05-07 2010-05-07 이온 주입 방법에 의한 반도체 소자의 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100043227A KR20110123634A (ko) 2010-05-07 2010-05-07 이온 주입 방법에 의한 반도체 소자의 배선 형성방법

Publications (1)

Publication Number Publication Date
KR20110123634A true KR20110123634A (ko) 2011-11-15

Family

ID=45393770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100043227A KR20110123634A (ko) 2010-05-07 2010-05-07 이온 주입 방법에 의한 반도체 소자의 배선 형성방법

Country Status (1)

Country Link
KR (1) KR20110123634A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013163081A1 (en) * 2012-04-26 2013-10-31 Applied Materials, Inc. Methods for filling high aspect ratio features on substrates
US9559101B2 (en) 2012-06-22 2017-01-31 Samsung Electronics Co., Ltd. Semiconductor device with impurity-doped region and method of fabricating the same
US10418326B2 (en) 2016-12-06 2019-09-17 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013163081A1 (en) * 2012-04-26 2013-10-31 Applied Materials, Inc. Methods for filling high aspect ratio features on substrates
US9559101B2 (en) 2012-06-22 2017-01-31 Samsung Electronics Co., Ltd. Semiconductor device with impurity-doped region and method of fabricating the same
US10332878B2 (en) 2012-06-22 2019-06-25 Samsung Electronics Co., Ltd. Semiconductor device with impurity-doped region and method of fabricating the same
US10418326B2 (en) 2016-12-06 2019-09-17 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Similar Documents

Publication Publication Date Title
US20220115505A1 (en) Copper-filled trench contact for transistor performance improvement
JP5503147B2 (ja) 無電解フェーズと電流供給フェーズとを含むウェット化学堆積によりパターニングされた絶縁体上の金属層
TWI406361B (zh) 於互連應用中形成可靠介層接觸之結構及方法
US8698318B2 (en) Superfilled metal contact vias for semiconductor devices
US7737028B2 (en) Selective ruthenium deposition on copper materials
US20060163739A1 (en) Semiconductor device and method for production thereof
US20080242088A1 (en) Method of forming low resistivity copper film structures
US20110057316A1 (en) Copper wiring line of semiconductor device and method for forming the same
US6764585B2 (en) Electronic device manufacturing method
KR20130041368A (ko) 직접 구리 도금을 이용하여 전자 디바이스를 제조하는 방법
JP4339152B2 (ja) 配線構造の形成方法
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
KR20110123634A (ko) 이온 주입 방법에 의한 반도체 소자의 배선 형성방법
KR101141214B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100866138B1 (ko) 반도체 소자의 배선 및 그의 형성방법
US9490211B1 (en) Copper interconnect
KR100633685B1 (ko) 반도체 소자의 금속배선 형성방법
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법
KR20060079461A (ko) 반도체 소자의 금속배선 형성방법
KR20060038785A (ko) 반도체 소자의 콘택 구조 및 그 형성방법
KR20120031487A (ko) 반도체 소자의 금속 배선 형성 방법
JP2008118063A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination