KR101078738B1 - 반도체 소자의 구리배선 및 그 형성방법 - Google Patents

반도체 소자의 구리배선 및 그 형성방법 Download PDF

Info

Publication number
KR101078738B1
KR101078738B1 KR1020090084407A KR20090084407A KR101078738B1 KR 101078738 B1 KR101078738 B1 KR 101078738B1 KR 1020090084407 A KR1020090084407 A KR 1020090084407A KR 20090084407 A KR20090084407 A KR 20090084407A KR 101078738 B1 KR101078738 B1 KR 101078738B1
Authority
KR
South Korea
Prior art keywords
film
forming
copper
catalyst particles
wiring
Prior art date
Application number
KR1020090084407A
Other languages
English (en)
Other versions
KR20110026657A (ko
Inventor
김재홍
강성군
한원규
박수호
Original Assignee
한양대학교 산학협력단
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단, 주식회사 하이닉스반도체 filed Critical 한양대학교 산학협력단
Priority to KR1020090084407A priority Critical patent/KR101078738B1/ko
Priority to US12/634,880 priority patent/US20110057316A1/en
Publication of KR20110026657A publication Critical patent/KR20110026657A/ko
Application granted granted Critical
Publication of KR101078738B1 publication Critical patent/KR101078738B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

본 발명은 선폭이 감소함에도 불구하고 배선 형성 영역에의 완전한 구리 매립이 가능한 반도체 소자의 구리배선 및 그의 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 구리배선은, 반도체 기판의 상부에 형성되며, 배선 형성 영역을 갖는 층간절연막; 상기 배선 형성 영역의 표면에 형성된 자기조립단분자막; 상기 자기조립단분자막의 표면에 흡착된 다수의 촉매입자; 상기 촉매입자들을 포함한 자기조립단분자막 상에 형성되며, 씨드막 및 확산방지막의 역할을 겸하는 금속막; 및 상기 금속막 상에 상기 배선 형성 영역을 매립하도록 형성된 구리막;을 포함한다.

Description

반도체 소자의 구리배선 및 그 형성방법{Cu wiring of semiconductor device and method for forming the same}
본 발명은 반도체 소자의 구리배선 및 그 형성방법에 관한 것으로, 보다 상세하게는, 선폭이 감소함에도 불구하고 배선 형성 영역에의 완전한 구리 매립이 가능한 반도체 소자의 구리배선 및 그 형성방법에 관한 것이다.
주지된 바와 같이, CMOS(Complementary Metal Oxide Semiconductor) 로직 소자(logic device)의 속도 증가는 주로 게이트의 길이 감소에 의한 게이트 지연(gate delay) 시간을 줄이는 것에 의존하여 왔으나, 현재는 반도체 소자의 고집적화가 진행됨에 따라 BEOL(Back End Of Line)의 금속화에 기인하는 RC(Resistance Capacitance) 지연이 소자 속도를 좌우하게 되었다.
이에 따라, 상기 RC 지연을 감소시키기 위하여, 배선 물질로서 2.65μΩ㎝의 비저항을 갖는 알루미늄을 대신하여 상기 알루미늄 보다 낮은 1.7μΩ㎝의 비저항을 가지며, 또한, 알루미늄 보다 EM(Electro Migration) 및 SM(Stress induced Migration) 특성에 대한 저항성도 우수한 구리를 사용하게 되었다.
한편, 이러한 구리는 그의 식각이 용이하지 않다. 이 때문에, 구리배선을 형 성하기 위하여 현재 다마신(Damascene) 공정을 이용하고 있다. 상기 다마신 공정을 이용한 구리배선 형성방법을 간략하게 설명하면 다음과 같다.
임의의 하부 구조물이 형성된 반도체 기판의 상부에 층간절연막을 형성한 후, 상기 층간절연막을 식각하여 배선 형성 영역을 형성한다. 상기 배선 형성 영역의 표면을 포함한 층간절연막 상에 PVD 공정에 따라 확산방지막을 형성하고, 연이어, 상기 확산방지막 상에 동일한 PVD 공정에 따라 씨드막을 형성한다. 상기 씨드막이 형성된 배선 형성 영역 내에 전기도금 공정에 따라 구리막을 충진하고, 그런다음, 상기 층간절연막 상에 형성된 형성된 구리막, 씨드막 및 확산방지막 부분을 제거한다. 여기서, 상기 확산방지막으로서는 Ta, TaN, Ti 및 TiN 중 어느 하나의 단일막, 또는, 이들의 적층막으로 형성한다.
그러나, 구리배선의 선폭이 감소할수록 PVD 공정에 따라 형성되는 씨드막은 그림자(shadow) 효과로 인하여 배선 형성 영역의 측면 커버리지(side coverage)가 나쁘게 되며, 그리고, 이렇게 배선 형성 영역 측면 부분에의 증착 두께가 얇아지면, 비저항 값이 급격하게 증가하게 되어 후속 공정인 구리의 전기 도금시 배선 형성 영역에의 완전한 구리 충진을 달성하는 것이 불가능하게 된다.
또한, 선폭이 감소에 따라 배선 형성 영역에서의 확산방지막이 차지하는 비율이 커짐으로써 구리배선의 저항이 증가하는 문제가 발생한다.
본 발명은 구리의 확산을 방지하기 위한 별도의 확산방지막이 필요치 않은 반도체 소자의 구리배선 및 그 형성방법을 제공한다.
또한, 본 발명은 확산방지막의 형성을 생략함으로써 배선 형성 영역에의 완전한 구리 충진을 달성할 수 있는 반도체 소자의 구리배선 및 그 형성방법을 제공한다.
게다가, 본 발명은 배선 저항을 감소시킬 수 있는 반도체 소자의 구리배선 및 그 형성방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 소자의 구리배선은, 반도체 기판의 상부에 형성되며, 배선 형성 영역을 갖는 층간절연막; 상기 배선 형성 영역의 표면에 형성된 자기조립단분자막; 상기 자기조립단분자막의 표면에 흡착된 다수의 촉매입자; 상기 촉매입자들을 포함한 자기조립단분자막 상에 형성되며, 씨드막 및 확산방지막의 역할을 겸하는 금속막; 및 상기 금속막 상에 상기 배선 형성 영역을 매립하도록 형성된 구리막;을 포함한다.
상기 자기조립단분자막은 표면 극성을 갖는 고분자 물질로 이루어진다.
상기 고분자 물질은 아민기 또는 시올기를 포함한다.
상기 촉매입자는 Au, Ru, Pt, Pd, Ag 및 Ni 중 어느 하나를 포함한다.
상기 촉매입자는 0.1∼10㎚의 직경을 갖는다.
상기 촉매입자들은 4∼8㎚의 간격으로 흡착된다.
상기 금속막은 루테늄막을 포함한다.
상기 루테늄막은 인(P)이 혼입된다.
본 발명의 다른 실시예에 따른 반도체 소자의 구리배선은, 상기 금속막과 구리막 사이에 형성된 보조 씨드막을 더 포함한다.
상기 보조 씨드막은 구리로 이루어진다.
본 발명의 또 다른 실시예에 따른 반도체 소자의 구리배선은, 상기 금속막과 구리막 사이에 형성된 보조 확산방지막을 더 포함한다.
상기 보조 확산방지막은 금속 산화막을 포함한다.
상기 금속 산화막은 루테늄 산화막을 포함한다.
본 발명의 일 실시예에 따른 반도체 소자의 구리배선 형성방법은, 반도체 기판의 상부에 배선 형성 영역을 갖는 층간절연막을 형성하는 단계; 상기 배선 형성 영역 표면을 포함한 층간절연막 상에 자기조립단분자막을 형성하는 단계; 상기 자기조립단분자막의 표면에 촉매입자들을 흡착시키는 단계; 상기 촉매입자들을 포함한 자기조립단분자막 상에 씨드막 및 확산방지막의 역할을 겸하는 금속막을 형성하는 단계; 및 상기 금속막 상에 배선 형성 영역을 매립하도록 구리막을 형성하는 단계;를 포함한다.
상기 자기조립단분자막을 형성하는 단계는, 상기 배선 형성 영역을 포함하는 반도체 기판의 결과물을 유기용매에 표면 극성을 갖는 고분자 물질이 혼합된 케미컬에 침적시키는 단계; 및 상기 고분자 물질의 실란화 반응이 일어나도록 상기 케 미컬에 침적된 반도체 기판의 결과물을 가열하는 단계; 상기 반응 잔류물이 제거되도록 반도체 기판의 결과물을 세정하는 단계; 및 상기 세정된 반도체 기판의 결과물을 베이킹하는 단계;를 포함한다.
상기 고분자 물질은 아민기 또는 시올기를 포함한다. 상기 아민기 또는 시올기를 갖는 물질은 3-아미노프로필트리에톡시-실란(3-aminopropyltriethoxy-silane) 또는 3-메트캅토필트리메톡시-실란(3-mercaptopyltrimethoxy-silane)을 포함한다.
상기 케미컬은 유기용매 1ℓ에 고분자를 15∼35g의 비율로 혼합하여 구성한다.
상기 고분자 물질의 실란화 반응은 50∼70℃ 온도로 60∼400분 동안 가열하는 방식으로 수행한다.
상기 세정하는 단계는 에탄올을 이용해서 수행한다.
상기 베이킹하는 단계는 진공오븐에서 100∼140℃ 온도로 3∼30분 동안 수행한다.
상기 촉매입자는 Au, Ru, Pt, Pd, Ag 및 Ni 중 어느 하나를 포함한다.
상기 촉매입자는 0.1∼10㎚의 직경을 갖는다.
상기 촉매입자를 흡착시키는 단계는, 상기 자기조립단분자막이 형성된 반도체 기판의 결과물을 상기 촉매입자들이 이온 상태로 함유된 케미컬에 30∼600분 동안 침적시킨 후, 환원제를 사용하여 상기 이온 상태의 촉매입자들을 환원시키는 방식으로 수행한다.
상기 환원제는 하이드라진(hydrazin), NaBH4 및 포름알데히드 중 어느 하나 를 포함한다.
상기 촉매입자를 흡착시키는 단계는 상기 촉매입자들이 분산된 케미컬의 pH 및 온도 중 어느 하나 이상을 변화시켜 촉매입자들간 간격을 조절한다.
상기 촉매입자들이 분산된 케미컬의 pH는 3∼6 사이로 조절한다.
상기 촉매입자들이 분산된 케미컬의 온도는 50∼60℃ 사이로 조절한다.
상기 촉매입자들간 간격은 4∼8㎚로 조절한다.
상기 금속막은 루테늄막을 포함한다.
상기 루테늄막은 인(P)이 혼입된다.
상기 인(P)이 혼입된 루테늄막은 무전해 도금으로 형성한다.
상기 무전해 도금은 RuCl3·XH2O, Na3C6H5O7·2H2O, HO2CCH·CHCO2H 및 환원제인 NaH2PO2H2ONaH2PO2H2O를 혼합한 도금액에 촉매입자들이 흡착된 반도체 기판의 결과물을 10∼300초 동안 침적시키는 방식으로 수행한다.
상기 도금액은 RuCl3·XH2O를 2~3g, Na3C6H5O7·2H2O를 3~6g/L, HO2CCH·CHCO2H를 0.5~1g/L, 그리고, 환원제인 NaH2PO2H2ONaH2PO2H2O를 0.001∼0.1M 혼합하여 구성하고, pH를 10∼13으로 조절하며, 온도를 70∼90℃로 유지한다.
상기 인(P)이 혼입된 루테늄막은 5∼20㎚ 두께로 형성한다.
본 발명의 일 실시예에 따른 반도체 소자의 구리배선 형성방법은, 상기 배선 형성 영역을 매립하도록 구리막을 형성하는 단계 후, 상기 층간절연막이 노출되도록 상기 층간절연막 상에 형성된 구리막, 금속막, 촉매입자 및 자기조립단분자막을 제거하는 단계를 더 포함한다.
본 발명의 다른 실시예에 따른 반도체 소자의 구리배선 형성방법은, 상기 금속막을 형성하는 단계 후, 그리고, 상기 배선 형성 영역을 매립하도록 구리막을 형성하는 단계 전, 상기 금속막 상에 보조 씨드막을 형성하는 단계를 더 포함한다.
상기 보조 씨드막은 구리로 형성한다.
본 발명의 또 다른 실시예에 따른 반도체 소자의 구리배선 형성방법은, 상기 금속막을 형성하는 단계 후, 그리고, 상기 배선 형성 영역을 매립하도록 구리막을 형성하는 단계 전, 상기 금속막의 표면에 보조 확산방지막을 형성하는 단계를 더 포함한다.
상기 보조 확산방지막을 형성하는 단계는 상기 금속막의 표면을 산화시켜 상기 금속막의 표면에 금속 산화막을 형성하는 방식으로 수행한다.
상기 금속 산화막은 루테늄 산화막을 포함한다.
본 발명은 자기조립기술 및 무전해 도금을 이용해서 박막이면서 균일한 두께를 갖는 루테늄막을 형성하며, 이 루테늄막을 구리 도금시의 씨드막으로 이용함은 물론 제조 완료된 구리배선에서의 확산방지막으로 이용한다.
이 경우, 본 발명은 별도의 확산방지막을 형성할 필요가 없음에 따라 배선 형성 영역에의 구리막 매립시에 상기 확산방지막의 두께에 해당하는 배선 형성 영역의 폭을 더 확보할 수 있으며, 이에 따라, 배선 형성 영역에서의 보이드(void) 및 심(seam)의 발생을 억제함으로써 구리배선의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 별도의 확산방지막을 형성할 필요가 없음에 따라 상기 확산방지막의 형성을 생략하는 만큼 생산성을 향상시킬 수 있다.
게다가, 본 발명은 별도의 확산방지막을 형성할 필요가 없음에 따라 확산방지막과 구리막간 밀착성 부족 문제를 근본적으로 해결할 수 있으므로 구리배선의 신뢰성을 더욱 향상시킬 수 있다.
본 발명은 구리배선의 형성시에 배선 형성 영역의 표면에 자기조립기술(Self Assembled Technology)과 무전해 도금을 이용해서 루테늄막을 형성하며, 상기 루테늄막을 구리 도금시의 씨드막으로 이용함은 물론 제조 완료된 구리배선에서의 확산방지막으로서 이용한다. 상기 루테늄막은, 바람직하게, 인(P)이 혼입된(mixed)다.
구체적으로, 상기 루테늄막은 7μΩ㎝의 낮은 비저항을 가지고 있어서 직접적인(direct) 구리 도금이 가능하다. 즉, 상기 루테늄막은 구리 도금시 씨드막으로서 이용 가능하다.
반면, 상기 루테늄막은 상온 보다 낮은 온도에서는 구리에 대한 확산 방지 능력을 가지고 있는 것으로 알려져 있으나, 주상 구조(columnar structure)를 갖는 것으로 인해 상온에서는 구리의 확산을 완전히 억제하지 못한다. 현재 이에 대한 해결책으로서 루테늄막을 비정질 구조로 형성하는 방법이 제안되고 있다. 상기 비정질 구조의 루테늄막은 막 내에 제2원소인 인(P)을 혼입시키는 것에 의해 형성 가능하며, 이렇게 형성된 비정질 구조의 루테늄막은 PVD 공정에 따라 동일 두께로 형성된 루테늄막 보다 우수한 구리 확산 방지 특성을 나타낸다.
본 발명은 상기 인(P)이 혼입되어 비정질 구조를 갖는 루테늄막을 무전해 도금 공정을 이용해서 형성한다. 상기 무전해 도금은 외부로부터 전자의 공급없이 자발적인 산화 환원 반응에 의해 금속막을 형성하는 방법으로서, 막 내의 불순물 함유가 적고, 또한, CVD 공정과 비교해서 고가의 장비가 필요치 않다는 잇점을 갖는다.
그러므로, 본 발명은 무전해 도금으로 인(P)이 혼입되어 비정질 구조를 갖는 루테늄막을 형성함으로써, 이렇게 형성된 인(P)이 혼입된 루테늄막을 구리 도금시의 씨드막으로 이용함은 물론 구리의 확산방지막으로 이용할 수 있다.
한편, 상기 배선 형성 영역에의 구리 도금시, 상기 배선 형성 영역 내에 보이드(void) 및 심(seam)의 발생을 억제 또는 최소화시키기 위해서는 박막이면서도 균일한(conformal) 두께를 갖는 씨드막의 형성이 요구된다. 이에, 본 발명은 상기 씨드막을 박막이면서 균일한 두께로 형성하기 위하여 자기조립기술을 이용한다.
상기 자기조립기술에 따르면, 상기 배선 형성 영역의 표면에 자기조립단자분막(Self Assembled Monolayer)을 형성한 후, 그 표면에 2∼3㎚의 직경을 갖는 촉매입자들을 4∼8㎚의 간격으로 흡착시킬 경우, 상기 촉매입자들을 포함한 자기조립단분자막 상에 무전해 도금을 통해 20㎚ 이하의 두께를 갖는 박막이면서 균일한 두께를 갖는 금속막을 형성할 수 있다. 따라서, 본 발명은 자기조립 기술을 이용해서 박막이면서도 균일한 두께를 가지면서 인(P)이 혼입되어 비정질 구조를 갖는 루테늄막을 형성함으로써 후속하는 구리막의 도금시 배선 형성 영역 내에 보이드 및 심의 발생없이 완전한 구리 매립이 이루어지도록 할 수 있다.
결론적으로, 본 발명은 자기조립기술 및 무전해 도금을 이용해서 박막이면서 균일한 두께를 갖는 인(P)이 혼입된 루테늄막을 형성하며, 상기 인(P)이 혼입된 루테늄막을 구리막 도금시의 씨드막으로 이용함은 물론 구리의 확산방지막으로 이용한다.
이렇게 함에 따라, 본 발명은 씨드막으로서 박막이면서 균일한 두께의 인(P)이 혼입된 루테늄막을 형성하며, 또한, 별도의 확산방지막 형성을 생략하는 것을 통해서 배선 형성 영역 내에 보이드 및 심의 발생없이 배선 형성 영역에의 완전한 구리 매립이 가능하도록 할 수 있다. 따라서, 본 발명은 무전해 도금을 이용해서 우수한 신뢰성을 갖는 구리배선의 형성할 수 있음은 물론 향후 20㎚ 이하의 패턴에서 저비용으로 신뢰성 있는 구리배선의 형성을 가능하게 할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 구리배선을 도시한 단면도이다.
도시된 바와 같이, 반도체 기판(100)의 상부에 배선 형성 영역(D)을 갖는 층간절연막(102)이 형성되어 있으며, 상기 배선 형성 영역(D)을 매립하는 형태로 구리배선(120)이 형성되어 있다. 상기 반도체 기판(100)은 트랜지스터를 포함한 소정의 하부 구조물이 형성된 것으로 이해될 수 있다. 상기 구리배선(120)은 배선 형성 영역(D)의 표면 상에 형성된 자기조립단분자막(110)과 상기 자기조립단분자막(110)의 표면에 흡착된 촉매입자들(114)과 상기 촉매입자들(112)을 포함한 자기조립단분 자막(110) 상에 형성되어 씨드막 및 확산방지막의 역할을 겸하는 루테늄막(114), 그리고, 상기 루테늄(114) 상에 상기 배선 형성 영역(D)을 매립하도록 형성된 구리막(116)을 포함한다.
여기서, 상기 자기조립단분자막(110)은 표면에 표면 극성, 즉, 표면이 플러스 또는 마이너스 극성을 갖는 고분자 물질, 예를 들어, Pt, Au, Ru, Ag 및 Ni 등의 귀금속과 친화력이 있는 아민기(amine group) 또는 시올기(thiol group)와 같은 고분자 물질로 이루어진다.
상기 촉매입자(112)는 Au, Ag, Ru, Pd, Pt 및 Ni 중 어느 하나의 입자를 포함하며, 0.1∼10㎚의 직경을 가지고, 그리고, 상기 자기조립단분자막(110)의 표면에 4∼8㎚의 간격으로 흡착된다.
상기 루테늄막(114)은 씨드막 및 확산방지막의 역할을 동시에 수행하는 물질막으로서, 7μΩ㎝의 낮은 비저항을 가지며, 상기 촉매입자들(112)을 포함한 자기조립단분자막(110) 상에 무전해 도금을 통해 5∼20㎚의 두께의 박막이면서 균일한 두께를 가지며, 특히, 인(P)이 혼입되는 것에 의해 비정질 구조를 갖도록 형성된다.
상기 구리막(116)은 상기 루테늄막(114)을 씨드막으로 이용한 무전해 도금 또는 전해 도금으로 형성되며, 배선 형성 영역(D) 내에 보이드 및 심이 거의 발생되지 않은 상태로 상기 배선 형성 영역(D)의 완전한 매립을 이룬다.
이와 같은 본 발명의 일 실시예에 따른 반도체 소자의 구리배선은, 루테늄막이 자기조립기술을 통해 박막이면서 균일한 두께를 가지고, 또한, 인(P)이 혼입되 어 비정질 구조를 갖도록 형성되고, 게다가, 별도의 확산방지막 형성없이 상기 루테늄막이 확산방지막으로 이용되는 것으로 인해, 배선 형성 영역에의 향상된 매립 특성을 갖는다. 따라서, 본 발명의 일 실시예에 따른 구리배선은 그 신뢰성이 향상되고, 더나아가, 반도체 소자의 신뢰성을 향상시킬 수 있다.
한편, 본 발명의 일 실시에에서는 구리 도금시의 씨드막 및 제조 완료된 구리배선에서의 확산방지막의 역할을 겸하는 물질 막으로서 상기 인(P)이 혼입되어 비정질 구조를 갖는 루테늄막(114)을 예로 들어 설명하였지만, 상기 루테늄막(114) 이외에 씨드막 및 확산방지막을 겸할 수 있는 다른 금속막, 즉, 비저항이 낮아 직접적인(direct) 도금이 가능하고 구리에 대한 확산 방지 능력이 우수한 다른 금속막도 이용될 수 있다. 물론, 금속막 이외의 다른 도전막도 이용될 수 있다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자의 구리배선 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 소정의 하부 구조물이 형성된 반도체 기판(100)의 상부에 층간절연막(102)을 형성한 후, 다마신(damascene) 공정에 따라 층간절연막(102)에 배선 형성 영역(D)을 형성한다. 상기 배선 형성 영역(D)은 싱글(single) 다마신 공정에 따라 트렌치 형태로 형성한다. 상기 배선 형성 영역(D)은 듀얼(dual) 다마신 공정에 따라 형성될 수도 있으며, 이 경우, 상기 배선 형성 영역(D)은 비아홀과 상기 비아홀 상에 배치되는 트렌치를 포함하는 형태로 형성된다.
상기 배선 형성 영역(D)의 표면을 포함한 층간절연막(102) 상에 표면 전하, 즉, 플러스 또는 마이너스 극성을 갖는 고분자 물질로 이루어진 자기조립단분자 막(112)을 형성한다. 상기 고분자 물질은 Pt, Au, Ru, Ag 및 Ni 등과 같은 귀금속과 친화력이 있는 아민기(amine group) 또는 시올기(thiol group)를 포함한다. 예를 들어, 상기 자기조립단분자막(110)은 배선 형성 영역(D)을 포함하는 반도체 기판(100)을 에탄올(ethanol) 또는 톨루엔(toluene)과 같은 유기 용매 1ℓ에 3-아미노프로필트리에톡시-실란(3-aminopropyltriethoxy-silane) 또는 3-아미노프로필트리메톡시-실란(3-aminopropyltrimethoxy-silane)과 같은 고분자 물질을 15∼35g의 비율, 바람직하게, 25g의 비율로 혼합시킨 케미컬에 침적시킨 상태로 50∼70℃로 60∼400분 동안, 바람직하게는, 60℃로 180분 동안 가열하여 형성한다.
다음으로, 반응 잔류물이 제거되도록 상기 자기조립단분자막(110)이 형성된 반도체 기판(100)의 결과물을 에탄올로 세정하고, 자기조립단분자막(110)의 본딩 구조가 안정화되도록 상기 세정된 반도체 기판(100)의 결과물을 진공오븐에서 100∼140℃ 온도로 3∼30분 동안, 바람직하게, 120℃로 5분 동안 베이킹한다.
도 2b를 참조하면, 상기 자기조립단분자막(110)이 형성된 반도체 기판(100)의 결과물을 촉매입자들이 분산된 케미컬에 60∼400분 동안 침지시키고, 이를 통해, 상기 자기조립단분자막(112)의 표면에 촉매입자들(114)를 흡착시킨다. 상기 촉매입자(114)는 0.1∼10㎚의 크기를 갖는 Au, Ru, Pt, Ag, Pd 및 Ni 중 어느 하나를 이용한다.
여기서, 상기 촉매입자(114)는 상기 자기조립단분자막(110)이 형성된 반도체 기판(100)의 결과물을 Au, Ru, Pt, Ag, Pd 또는 Ni 등이 이온 상태로 함유된 케미컬에 침적시켜 30∼600분 동안 유지시킨 후, 상기 이온을 하이드라진(hydrazin), NaBH4 또는 포름알데히드 등의 환원제를 사용하여 환원시키는 것에 의해 상기 자기조립단분자막(110)의 표면에 흡착된다.
한편, 상기 촉매입자들(114)의 흡착 시, 상기 촉매입자들(114)이 분산된 케미컬의 pH 및 온도 중 적어도 어느 하나 이상을 변화시켜 흡착된 촉매입자들(114)간 간격이 4∼8㎚가 되도록 한다. 바람직하게, 본 발명의 일 실시예에서는 촉매입자들(114)간 간격이 4∼8㎚가 되도록 상기 촉매입자들(114)이 분산된 케미컬의 pH를 3∼6 사이로 조절하고, 온도를 50∼60℃로 조절한다.
도 2c를 참조하면, 상기 촉매입자들(112)을 포함한 자기조립단분자막(110) 상에 무전해 도금 공정으로 금속막, 예를 들어, 인(P)이 혼입된 루테늄막(114)을 형성한다. 상기 인(P)이 혼입된 루테늄막(114)의 형성은 RuCl3·XH2O를 2~3g, Na3C6H5O7·2H2O를 3~6g/L, HO2CCH·CHCO2H를 0.5~1g/L, 그리고, 환원제인 NaH2PO2H2ONaH2PO2H2O(sodium hypophosphite)를 0.001∼0.1M 혼합하고, pH를 10∼13으로 조절하며, 그리고, 온도를 70∼90℃로 유지시킨 도금액에 상기 촉매입자들(112)이 흡착된 반도체 기판(100)의 결과물을 10∼300초 동안 침적시키는 방식으로 수행한다. 이때, 상기 인(P)이 혼입된 루테늄막(114)은 5∼20㎚ 두께로 형성하며, 구리 확산방지능력을 증가시키기 위하여 상기 환원제인 NaH2PO2H2ONaH2PO2H2O의 양을 0.001∼0.1M 범위에서 변화시켜 막 내에 혼입되는 인(P)의 함유량을 조절한다.
여기서, 상기 인(P)이 혼입된 루테늄막(114)은 상기 촉매입자들(112)을 포함한 자기조립단분자막(110) 상에 무전해 도금에 따라 형성되는 것과 관련해서, 5∼ 20㎚ 두께의 박막이면서 균일한(conformal) 두께로 형성되며, 아울러, 막 내에 인(P)이 혼입되는 것에 의해 비정질 구조로 형성된다. 따라서, 본 발명의 일 실시예에 따른 루테늄막(114)은 우수한 구리 확산방지능력을 가지며, 그래서, 본 발명의 일 실시예에서는 상기 루테늄막(114)의 형성 후에 별도의 확산방지막을 추가 형성할 필요가 없다.
한편, 본 발명의 일 실시예에서는 구리 도금시의 씨드막 및 구리배선에서의 확산방지막의 역할을 겸하는 물질막으로서 루테늄막을 형성하였지만, 상기 루테늄막 이외에 상기 구리 도금시의 씨드막 및 구리배선에서의 확산방지막의 역할을 겸할 수 있는 다른 금속막이나 도전막을 형성하는 것도 가능하다.
도 2d를 참조하면, 상기 루테늄막(114)을 씨드막으로 이용해서 상기 루테늄막(114) 상에 배선 형성 영역(D)을 매립하도록 구리막(116)을 형성한다. 상기 구리막(116)의 형성은 무전해 도금 방식 또는 전해 도금 방식 모두가 이용 가능하다.
예를 들어, 상기 구리막(116)은 무전해 도금으로 루테늄막(116)을 형성한 후에 연속해서 무전해 도금으로 배선 형성 영역(D)을 매립하도록 형성할 수 있다. 이때, 상기 무전해 도금을 이용한 구리막(116) 형성은 황산 구리(copperII sulfate) 0.04M, 에틸렌디아민 에테트라아세틱 산(ethylenediamin etetraacetic acid; EDTA) 0.08M, 글리오실릭 산(glyoxilic acid) 0.08M, 및 PEG4000 1ppm을 혼합하고, pH를 10∼14, 바람직하게, 12.6으로 조절하며, 온도를 60∼80℃, 바람직하게, 70℃로 유지시킨 무전해 구리 도금액에 상기 루테늄막(114)이 형성된 반도체 기판(100)의 결과물을 10∼120초 동안 침적시키는 방식으로 수행한다.
상기 전해 도금을 이용한 구리막(116) 형성은 황산 구리(copperII sulfate) 0.26M, 황산(H2SO4) 2.00M, 염산(HCl) 50ppm, PEG2000 100ppm, 그리고, SPS 1000ppm을 혼합하고, 온도를 상온으로 유지시킨 전해 구리 도금액을 사용하여 수행한다. 이때, 상기 구리막(116)의 전해 도금은 0.005∼0.02 A/㎠의 조건으로 수 분간 수행한다.
여기서, 본 발명의 일 실시예에서는 씨드막으로 이용되는 루테늄막(114)이 박막이면서 균일한 두께로 형성되어 있기 때문에 배선 형성 영역(D)의 구리막(116) 매립이 보이드 또는 심의 발생없이 거의 완전하게 이루어지게 된다. 특히, 본 발명의 일 실시예에서는 씨드막의 형성 후, 별도의 확산방지막을 추가로 형성하지 않았기 때문에 생략된 확산방지막의 두께만큼 구리막(116)이 충진될 상기 배선 형성 영역(D)의 폭이 확보되며, 이에 따라, 상기 배선 형성 영역(D)에의 보이드 또는 심이 없는 구리막(116)의 완전 매립은 더욱 효과적으로 이루어지게 된다.
도 2e를 참조하면, 상기 층간절연막(102)이 노출되도록, 예를 들어, CMP 공정을 이용해서 상기 층간절연막(102) 상에 형성된 구리막(116), 루테늄막(114), 촉매입자(112) 및 자기조립단분자막(110) 부분을 제거하고, 이를 통해, 상기 배선 형성 영역(D) 내에 본 발명의 일 실시예에 따른 구리배선(120)을 형성한다. 여기서, 상기 루테늄막(114)은 구리배선(120)의 형성시에는 씨드막으로서 역할하지만, 제조 완료된 구리배선(120)에서는 막 내에 인(P)이 혼입되어 비정질 구조를 갖는 것으로 인해 구리의 외방 확산을 방지하는 확산방지막으로서의 역할을 한다.
도 3은 본 발명의 다른 실시예에 따른 반도체 소자의 구리배선을 설명하기 위한 단면도이다.
도시된 바와 같이, 루테늄막(114)과 구리막(116) 사이에 보조 씨드막(115)이 더 형성되어 있다. 상기 보조 씨드막(115)은 전기 전도도를 향상시키기 위하여 형성된 것으로, 바람직하게, 구리로 이루어진다. 이와 같이, 구리로 이루어진 보조 씨드막(115)은 무전해 도금으로 상기 루테늄막(114)을 형성한 후, 상기 루테늄막(114)의 표면 상에 PVD 공정에 따라 200∼300Å 두께로 형성한다.
본 발명의 다른 실시예에 따르면, 상기 보조 씨드막(115)의 형성에 따라 후속하는 구리 도금시에 저항 증가에 따른 구리 충진률의 감소를 방지할 수 있다.
한편, 상기 보조 씨드막으로서 구리막 이외에 다른 금속막을 형성하는 것도 가능하다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 소자의 구리배선을 설명하기 위한 단면도이다.
본 발명의 또 다른 실시예에 따르면, 루테늄(114)과 구리막(116) 사이에 보조 확산방지막(117)이 더 형성되어 있다. 상기 보조 확산방지막(117)은 저유전 물질로 이루어진 층간절연막(102)으로의 구리 확산을 억제하기 위하여 형성된 것으로, 무전해 도금으로 루테늄막(114)을 형성한 후, 상기 루테늄막(114)의 표면 일부 두께를 산화시켜서 상기 루테늄막(114)의 표면 내에 형성한다. 바람직하게, 상기 루테늄 산화막(117)은 200∼700℃에서의 산화 공정을 통해 1∼3㎚의 두께로 형성한다.
본 발명의 또 다른 실시예에 따르면, 확산방지막이 인(P)이 혼입되어 비정질 구조를 갖는 루테늄막(114) 및 루테늄 산화막(117)의 적층 구조로 이루어지기 때문에, 상기 적층 구조의 확산방지막을 갖는 구리배선에서의 구리에 대한 확산 방지능력은 더욱 향상된다.
한편, 상기 보조 확산방지막으로서 루테늄 산화막 이외에 다른 금속 산화막을 형성하는 것도 가능하다.
도 3 및 도 4에서, 상기 보조 씨드막 및 보조 확산방지막이 추가 형성된 것 이외에 나머지 구성들은 전술한 본 발명의 일 실시예에서와 동일하므로, 나머지 구성들에 대한 상세한 설명은 생략하도록 한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 구리배선을 도시한 단면도이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 구리배선 형성방법을 설명하기 위한 공정별 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 소자의 구리배선을 설명하기 위한 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 반도체 소자의 구리배선을 설명하기 위한 단면도이다.

Claims (41)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 반도체 기판의 상부에 배선 형성 영역을 갖는 층간절연막을 형성하는 단계;
    상기 배선 형성 영역 표면을 포함한 층간절연막 상에 자기조립단분자막을 형성하는 단계;
    상기 자기조립단분자막의 표면에 촉매입자들을 흡착시키는 단계;
    상기 촉매입자들을 포함한 자기조립단분자막 상에 무전해 도금으로 씨드막 및 확산방지막의 역할을 겸하는 인(P)이 혼입된 루테늄막을 형성하는 단계; 및
    상기 루테늄막 상에 배선 형성 영역을 매립하도록 구리막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  15. 제 14 항에 있어서, 상기 자기조립단분자막을 형성하는 단계는,
    상기 배선 형성 영역을 포함하는 반도체 기판의 결과물을 유기용매에 표면 극성을 갖는 고분자 물질이 혼합된 케미컬에 침적시키는 단계; 및
    상기 고분자 물질의 실란화 반응이 일어나도록 상기 케미컬에 침적된 반도체 기판의 결과물을 가열하는 단계;
    상기 반응 잔류물이 제거되도록 반도체 기판의 결과물을 세정하는 단계; 및
    상기 세정된 반도체 기판의 결과물을 베이킹하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  16. 제 15 항에 있어서, 상기 고분자 물질은 아민기 또는 시올기를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  17. 제 16 항에 있어서, 상기 아민기 또는 시올기를 갖는 물질은, 3-아미노프로필트리에톡시-실란(3-aminopropyltriethoxy-silane) 또는 3-메트캅토필트리메톡시-실란(3-mercaptopyltrimethoxy-silane)을 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  18. 제 15 항에 있어서, 상기 케미컬은 유기용매 1ℓ에 고분자를 15∼35g의 비율로 혼합하여 구성하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  19. 제 15 항에 있어서, 상기 고분자 물질의 실란화 반응은 50∼70℃ 온도로 60∼400분 동안 가열하는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  20. 제 15 항에 있어서, 상기 세정하는 단계는 에탄올을 이용해서 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  21. 제 15 항에 있어서, 상기 베이킹하는 단계는 진공오븐에서 100∼140℃ 온도로 3∼30분 동안 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  22. 제 14 항에 있어서, 상기 촉매입자는 Au, Ru, Pt, Pd, Ag 및 Ni 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  23. 제 14 항에 있어서, 상기 촉매입자는 0.1∼10㎚의 직경을 갖는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  24. 제 14 항에 있어서, 상기 촉매입자를 흡착시키는 단계는, 상기 자기조립단분자막이 형성된 반도체 기판의 결과물을 상기 촉매입자들이 이온 상태로 함유된 케미컬에 30∼600분 동안 침적시킨 후, 환원제를 사용하여 상기 이온 상태의 촉매입자들을 환원시키는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  25. 제 24 항에 있어서, 상기 환원제는 하이드라진(hydrazin), NaBH4 및 포름알데히드 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  26. 제 24 항에 있어서, 상기 촉매입자를 흡착시키는 단계는, 상기 촉매입자들이 분산된 케미컬의 pH 및 온도 중 어느 하나 이상을 변화시켜 촉매입자들간 간격을 조절하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  27. 제 26 항에 있어서, 상기 촉매입자들이 분산된 케미컬의 pH는 3∼6 사이로 조절하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  28. 제 26 항에 있어서, 상기 촉매입자들이 분산된 케미컬의 온도는 50∼60℃ 사이로 조절하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  29. 제 26 항에 있어서, 상기 촉매입자들간 간격은 4∼8㎚로 조절하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  30. 삭제
  31. 삭제
  32. 삭제
  33. 제 14 항에 있어서, 상기 무전해 도금은 RuCl3·XH2O, Na3C6H5O7·2H2O, HO2CCH·CHCO2H 및 환원제인 NaH2PO2H2ONaH2PO2H2O를 혼합한 도금액에 촉매입자들이 흡착된 반도체 기판의 결과물을 10∼300초 동안 침적시키는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  34. 제 33 항에 있어서, 상기 도금액은 RuCl3·XH2O를 2~3g, Na3C6H5O7·2H2O를 3~6g/L, HO2CCH·CHCO2H를 0.5~1g/L, 그리고, 환원제인 NaH2PO2H2ONaH2PO2H2O를 0.001∼0.1M 혼합하여 구성하고, pH를 10∼13으로 조절하며, 온도를 70∼90℃로 유지하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  35. 제 14 항에 있어서, 상기 인(P)이 혼입된 루테늄막은 5∼20㎚ 두께로 형성하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  36. 제 14 항에 있어서, 상기 배선 형성 영역을 매립하도록 구리막을 형성하는 단계 후,
    상기 층간절연막이 노출되도록 상기 층간절연막 상에 형성된 구리막, 인(P)이 혼입된 루테늄막, 촉매입자 및 자기조립단분자막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  37. 제 14 항에 있어서, 상기 인(P)이 혼입된 루테늄막을 형성하는 단계 후, 그리고, 상기 배선 형성 영역을 매립하도록 구리막을 형성하는 단계 전,
    상기 인(P)이 혼입된 루테늄막 상에 보조 씨드막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  38. 제 37 항에 있어서, 상기 보조 씨드막은 구리로 형성하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  39. 제 14 항에 있어서, 상기 인(P)이 혼입된 루테늄막을 형성하는 단계 후, 그리고, 상기 배선 형성 영역을 매립하도록 구리막을 형성하는 단계 전,
    상기 인(P)이 혼입된 루테늄막의 표면에 보조 확산방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  40. 제 39 항에 있어서, 상기 보조 확산방지막을 형성하는 단계는 상기 인(P)이 혼입된 루테늄막의 표면을 산화시켜 상기 인(P)이 혼입된 루테늄막의 표면에 루테늄 산화막을 형성하는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 구리배선 형성방법.
  41. 삭제
KR1020090084407A 2009-09-08 2009-09-08 반도체 소자의 구리배선 및 그 형성방법 KR101078738B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090084407A KR101078738B1 (ko) 2009-09-08 2009-09-08 반도체 소자의 구리배선 및 그 형성방법
US12/634,880 US20110057316A1 (en) 2009-09-08 2009-12-10 Copper wiring line of semiconductor device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090084407A KR101078738B1 (ko) 2009-09-08 2009-09-08 반도체 소자의 구리배선 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20110026657A KR20110026657A (ko) 2011-03-16
KR101078738B1 true KR101078738B1 (ko) 2011-11-02

Family

ID=43647075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090084407A KR101078738B1 (ko) 2009-09-08 2009-09-08 반도체 소자의 구리배선 및 그 형성방법

Country Status (2)

Country Link
US (1) US20110057316A1 (ko)
KR (1) KR101078738B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575028B2 (en) * 2011-04-15 2013-11-05 Novellus Systems, Inc. Method and apparatus for filling interconnect structures
KR101309067B1 (ko) * 2011-07-20 2013-09-16 (주)루미나노 금속막의 형성 방법
CN110391177A (zh) * 2013-09-29 2019-10-29 格罗方德半导体公司 自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法
JP6181006B2 (ja) * 2014-07-09 2017-08-16 東京エレクトロン株式会社 めっき前処理方法、めっき処理システムおよび記憶媒体
EP3029724B1 (en) 2014-12-01 2017-06-07 IMEC vzw Metallization method for semiconductor structures
JP6359444B2 (ja) * 2014-12-25 2018-07-18 東京エレクトロン株式会社 配線層形成方法、配線層形成システムおよび記憶媒体
CN107210260A (zh) * 2015-02-16 2017-09-26 英特尔公司 微电子内建层及其形成方法
US10658487B2 (en) 2015-12-09 2020-05-19 Intel Corporation Semiconductor devices having ruthenium phosphorus thin films
TW202414634A (zh) * 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
CN110952081B (zh) * 2018-09-27 2022-04-29 Imec 非营利协会 用于形成互连部的方法和溶液
WO2020085137A1 (ja) * 2018-10-22 2020-04-30 Dic株式会社 積層体、及び、積層体の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060246699A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Process for electroless copper deposition on a ruthenium seed

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3518213A (en) * 1967-08-05 1970-06-30 Nippon Oil Co Ltd Aqueous resinous coating compositions for electrophoretic deposition
US3500927A (en) * 1968-02-16 1970-03-17 Shell Oil Co Electroless metalization of unconsolidated earth formations
EP0460932B1 (en) * 1990-06-06 1995-05-17 MITSUI TOATSU CHEMICALS, Inc. Method for preparing acrolein or methacrolein
US20020081845A1 (en) * 2000-12-27 2002-06-27 Novellus Systems, Inc. Method for the formation of diffusion barrier
EP1377853B1 (en) * 2001-04-10 2008-09-17 President And Fellows of Harvard College Microlens for projection lithography and method of preparation thereof
US7192670B2 (en) * 2003-12-26 2007-03-20 Hitachi Maxell, Ltd. Fuel cell and membrane electrode assembly
JP2006258458A (ja) * 2005-03-15 2006-09-28 Sumitomo Bakelite Co Ltd 医療材料用高分子化合物及び該高分子化合物を用いたバイオチップ用基板
US7612451B2 (en) * 2006-07-13 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures by forming an inter-layer
JP5079396B2 (ja) * 2007-03-30 2012-11-21 富士フイルム株式会社 導電性物質吸着性樹脂フイルム、導電性物質吸着性樹脂フイルムの製造方法、それを用いた金属層付き樹脂フイルム、及び、金属層付き樹脂フイルムの製造方法
US20080251919A1 (en) * 2007-04-12 2008-10-16 Chien-Hsueh Shih Ultra-low resistance interconnect
US7928569B2 (en) * 2008-08-14 2011-04-19 International Business Machines Corporation Redundant barrier structure for interconnect and wiring applications, design structure and method of manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060246699A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Process for electroless copper deposition on a ruthenium seed

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Applied Surface Science, 255권, 2009년 4월, W. K. Han et al., 6082-6086*
Microelectronic Engineering, 86권, 2009년 3월, W. K. Han et al., 374-378*
Thin Solid Films, 515권, 2007년 5월, J. Shin et al., 5298-5307*

Also Published As

Publication number Publication date
KR20110026657A (ko) 2011-03-16
US20110057316A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
KR101078738B1 (ko) 반도체 소자의 구리배선 및 그 형성방법
KR101096031B1 (ko) 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법
US8691687B2 (en) Superfilled metal contact vias for semiconductor devices
US5969422A (en) Plated copper interconnect structure
TWI406361B (zh) 於互連應用中形成可靠介層接觸之結構及方法
US6977224B2 (en) Method of electroless introduction of interconnect structures
US7694413B2 (en) Method of making a bottomless via
US7517782B2 (en) Method of forming a metal layer over a patterned dielectric by wet chemical deposition including an electroless and a powered phase
US7879720B2 (en) Methods of forming electrical interconnects using electroless plating techniques that inhibit void formation
US20070298607A1 (en) Method for copper damascence fill for forming an interconnect
KR20090113633A (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
US6955984B2 (en) Surface treatment of metal interconnect lines
KR101486143B1 (ko) 화학적 직접 패턴 도금 상호연결 금속화 및 이에 의해 생산된 금속 구조물
US20040248403A1 (en) Method for forming electroless metal low resistivity interconnects
WO2014128793A1 (ja) 半導体装置及びその製造方法
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법
KR20010076493A (ko) 다마신 공정으로 형성된 반도체 소자의 배선구조
JP2004146490A (ja) 半導体装置の製造方法
KR20020091306A (ko) 반도체 소자의 금속 배선 형성방법
KR20040007098A (ko) 구리배선을 포함하는 반도체소자 및 그 제조방법
KR20060038785A (ko) 반도체 소자의 콘택 구조 및 그 형성방법
KR20110114048A (ko) 메탈 라인을 갖는 반도체 소자 및 및 그 형성 방법
KR20090034035A (ko) 반도체 소자의 금속배선 형성방법
WO2007078790A1 (en) Metal layer over a patterned dielectric by wet chemical deposition including an electroless and a powered phase

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20090908

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110318

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20110830

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111026

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111027

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20140923

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150921

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20160923

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20170925

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20180920

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20200924

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220926

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee