CN110391177A - 自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法 - Google Patents

自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法 Download PDF

Info

Publication number
CN110391177A
CN110391177A CN201910627579.7A CN201910627579A CN110391177A CN 110391177 A CN110391177 A CN 110391177A CN 201910627579 A CN201910627579 A CN 201910627579A CN 110391177 A CN110391177 A CN 110391177A
Authority
CN
China
Prior art keywords
barrier layer
deposition
depositing
method described
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910627579.7A
Other languages
English (en)
Inventor
童津泓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Priority to CN201910627579.7A priority Critical patent/CN110391177A/zh
Publication of CN110391177A publication Critical patent/CN110391177A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Abstract

本发明涉及自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法。铜区域在介电层中形成。包含有自组装单层的扩散阻障件沉积在铜区域上方。覆盖层沉积在自组装单层上方。在某些具体实施例中，覆盖层及自组装单层沉积在相同的处理室中。

Description

自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法
本申请是申请号为201310455370.X,申请日为2013年09月29日，发明名称为“自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法”的中国专利申请的分案申请。
技术领域
本发明一般涉及半导体领域，并且更尤指自组装单层(self-assembledmonolayer)原位(in-situ)气相沉积的方法。
背景技术
随着集成电路装置尺寸持续缩减以达到较高的操作频率、较低的功耗、以及整体较高的生产力，制造可靠的互连对于制造及效能两方面已变得日益困难。
为了制造具有快操作速度的可靠装置，铜(Cu)因为其相较于铝具有较低电阻并且较不易产生电子迁移与应力迁移而正成为选用以形成互联线的材料。
然而，Cu有各种缺点。例如，Cu对SiO2及其它介电材料的粘着强度差。因此，需要可靠的扩散阻障件及助粘剂以使铜互连可实现。某些目前所使用的接口阻障层材料包括钽(Ta)、钽氮化物(TaN)以及钛(TiN)。这些层在通过习知方法予以沉积时难以形成为均匀并且连续的层件。这在所要予以沉积的层件厚度小于10纳米时以及此等层件形成如通孔(via)般呈高深宽比(aspect ratio)(例如，深度比宽度)特征时尤其真实。已知Cu/覆盖层接口会促成电子迁移(EM)故障，因此优化Cu/覆盖接口(cap interface)对于EM可靠度效能具有关键性。因此，期望具有用于形成铜助粘剂及扩散阻障件的改良型方法。
发明内容
一般而言，本发明的具体实施例提供用于自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法。铜区域在介电层中形成。由自组装单层制成的扩散阻障件沉积在铜区域上方。覆盖层沉积在自组装单层上方。在某些具体实施例中，覆盖层及自组装单层在相同的处理室中予以沉积。本发明的具体实施例相较于先前技术的阻障层材料可提供如制造程序期间降低不希望有的铜区域氧化风险、减少材料浪费、以及改善铜区域与覆盖层之间阻障层的粘着性及有效性等优点。
本发明的一个态样包括形成半导体结构的方法。本方法包括在介电层中形成通孔；在通孔中形成第一阻障层；在通孔中形成铜区域；在铜区域上方沉积第二阻障层；以及在第二阻障层上方沉积覆盖层。沉积第二阻障层包括在化学气相沉积工具室中沉积自组装单层。
本发明的另一个态样包括形成半导体结构的方法。本方法包括在介电层中形成通孔；在通孔中形成第一阻障层；在通孔中形成铜区域；在铜区域上方沉积第二阻障层；以及在第二阻障层上方沉积覆盖层。沉积第二阻障层包括在原子层沉积工具室中沉积自组装单层。
本发明的另一态样包括形成半导体结构的方法。本方法包括在介电层中形成通孔；在通孔中形成第一阻障层；在通孔中形成铜区域；在铜区域上方沉积第二阻障层；以及在第二阻障层上方沉积覆盖层。沉积第二阻障层包括在等离子增强型化学气相沉积工具室中沉积自组装单层。
附图说明
搭配附图经由下文本发明各种态样的详述将得以更轻易地理解本发明的这些及其它特征，其中：
图1表示本发明一具体实施例于起始点(starting point)的半导体结构；
图2根据描述性具体实施例表示形成通孔的后续处理步骤后的半导体结构；
图3根据描述性具体实施例表示形成第一阻障层的后续处理步骤后的半导体结构；
图4根据描述性具体实施例表示形成铜区域的后续处理步骤后的半导体结构；
图5根据描述性具体实施例表示形成第二阻障层的后续处理步骤后的半导体结构；
图6根据描述性具体实施例表示形成覆盖层的后续处理步骤后的半导体结构；
图7根据描述性具体实施例表示流程图；以及
图8表示用于实施描述性具体实施例的沉积工具的一部分。
图式未必依照比例。图式仅用于表述，用意不在于描绘本发明的特定参数。图式的用意在于仅描绘本发明的一般具体实施例，并且因而不应该予以视为范畴内的限制。在图式中，相称的附图标记代表相称的组件。
附图标记说明
100 半导体结构
102 介电层
104 通孔
106 第一阻障层
108 铜区域
110 第二阻障层、SAM层
112 覆盖层
200 半导体结构
300 半导体结构
400 半导体结构
500 半导体结构
600 半导体结构
700 流程图
750、752、754、756、758 程序步骤
800 沉积工具
870 处理室
872 晶圆
874 基座
876 入气口
878 调节阀。
具体实施方式
现在将参照附图在本文更完整地说明示例性具体实施例，其中所表示的是示例性具体实施例。本发明的示例性具体实施例提供使用原位气相沉积技术用于沉积自组装单层(SAM)薄膜(film)的方法。在某些具体实施例中，于铜区域上方形成SAM薄膜，并且依次在相同的处理室中于SAM薄膜上方形成覆盖层。这降低在制造程序期间不想要的铜氧化的风险。此外，强接口键结(interfacial bonding)可固化Cu，并且减少Cu注入ILD接口的Cu离子，从而降低时间相依性介电质崩溃(TDDB)的风险。
将了解本揭示可用许多不同形式予以体现并且不应该予以推断为受限于本文所提的示例性具体实施例。反而，这些具体实施例经提供以至于本揭示将透彻并且完整，并且将传达本发明的范畴予所属领域的技术人员。本文所用术语的目的仅在于说明特殊具体实施例并且意图不在于限制本揭示。例如，如本文中所用，单数形式「一」、「一种」、「一个」、以及「该」的用意在于同时包括复数形式，上下文另有所指除外。还有，「一」、「一种」、「一个」等用字未指示数量限制，而是指示存在至少一所引用的项目。将进一步理解的是，用字「包含有」及/或「包含」、或、「包括」及/或「包括有」在用于本说明书时指定所述特征、区域、完整物(integer)、步骤、操作、组件、及/或元件的存在性，而非排除一或多个其它其特征、区域、完整物、步骤、操作、组件、元件、及/或群组的存在或增加。
本说明书全篇对于「一具体实施例」、「一个具体实施例」、「具体实施例」、「示例性具体实施例」、或类似用语意指结合具体实施例所述的特殊特征、结构、或特性含括在本发明的至少一具体实施例中。因此，本说明书全篇的用词表现「在一具体实施例中」、「在一个具体实施例」、「在具体实施例」以及类似用语可，但不一定要，全部意指相同的具体实施例。
用字「上覆」或「在顶上」、「置于…上」或「上置于」、「下伏」、「在下方」或「之下」意指如第一结构，例如第一层，的第一组件出现在如第二结构，例如第二层，的第二组件上，其中，如接口结构，例如接口层，的中介组件(intervening element)可出现在第一组件与第二组件之间。
请再参阅图标，图1表示本发明一具体实施例于起始点的半导体结构100。半导体结构100包括介电层102。介电层102可为层间介电层(interlevel dielectric layer，ILD)。ILD可包含多个介电层以及随选地包含一或多个蚀刻中止层。
图2表示在介电层102中形成通孔104的后续处理步骤后的半导体结构200。可使用业界标准蚀刻及微影技术形成通孔。
图3表示在通孔104内部表面上形成第一阻障层106的后续处理步骤后的半导体结构300。第一阻障层可为金属层，如基于钽的层件。第一阻障层可通过包括但不局限于物理气相沉积(PVD)、化学气相沉积(CVD)、等离子增强型化学气相沉积(PECVD)或原子层沉积(ALD)等任何适用的沉积方法予以形成。
图4表示形成铜区域108、填充通孔(对照图3的104)的后续处理步骤后的半导体结构400。可通过包括但不局限于电镀等任何适用的沉积方法形成铜区域108。在沉积铜区域108后，退火Cu以稳定晶体结构，并且可接着进行如化学气相抛光(CMP)等平整化程序以令铜区域108与第一阻障层106及介电层102呈平面。
图5表示形成第二阻障层110的后续处理步骤后的半导体结构500。第二阻障层为自组装单层(SAM)，并且经由原位气相沉积技术予以沉积。在一具体实施例中，SAM层110经由化学气相积工具予以沉积。在另一具体实施例中，SAM层110经由等离子增强型化学气相沉积工具予以沉积。在具体实施例中，SAM层110具有范围从大约10埃到大约30埃的厚度T。本发明的具体实施例可利用各种SAM，包括但不局限于氨基硅烷(amino-silane)、巯基硅烷(mercapto-silane)、具有芳香环的有机硅烷(organosilane with aromatic ring)。
可使用的某些氨基硅烷SAM包括：
APTMS：H2NCH2CH2CH2Si(OCH3)3；
APTES：H2NCH2CH2CH2Si(OC2H5)3；
APDMS：(3-氨基丙基)二甲基乙氧基硅烷
(3-aminopropyldimethylethoxysilane)；
N-(2-氨乙基)-3-氨基丙基三甲氧硅烷
(EDA)(N-(2-aminoethyl)-3-aminopropyltrimethoxysilane)；
(3-二甲氧基甲硅烷基丙基)二乙撑三氨
(DETA)((3-trimethoxysilylpropyl)diethylenetriamine)；
4-氨基苯基三甲氧硅烷(4-aminophenyltrimethoxysilane)；以及
苯基氨基-甲基三甲氧基硅烷
(phenylamino-methyltrimethoxysilane)。
可使用的某些巯基硅烷SAM包括：
MPTMS：3-巯基丙基三甲氧基硅烷
(3-mercaptopropyltrimethoxysilane)：HS(CH2)3Si(OCH3)3；
MPTES：3-巯基丙基三乙氧硅烷
(3-mercaptopropyltriethoxysilane)：HS(CH2)3Si(OC2H5)3；以及MPMDMS:3-巯基丙基甲基二甲氧基硅烷
(3-mercaptopropylmethyldimethoxysilane)：
HS(CH2)3Si(CH3)(OCH3)2。
具有芳香环的有机硅烷可包括(CH2)n-Si(OCH3)3。
沉积用参数可包括范围为大约摄氏50度到大约摄氏120度的反应温度、范围从大约0.1托到大约10托的硅烷前驱物汽压、以及范围从大约1分钟到大约30分钟的反应时间。
图6表示形成覆盖层112的后续处理步骤后的半导体结构600。在具体实施例中，覆盖层112可包括硅碳化物或硅碳化物的氮化物。在具体实施例中，覆盖层112可如第二阻障层110予以在相同的室体中沉积。这由于其限制铜区域108曝露于环境空气而提供防止铜区域108上形成氧化物的优点。其它优点可包括减少产生受污染废液与聚化产物、以及有效涂布高深宽比结构。在其它具体实施例中，第一室体可用于沉积第二阻障层110并且第二室体可用于沉积覆盖层112。转移室可用于在第一与第二室体之间搬运晶圆(wafer)。在这些具体实施例中，第二阻障层110可予以沉积自原子层沉积(ALD)室、或等离子增强型ALD(PEALD)室。
图7根据描述性具体实施例表示流程图700。在程序步骤750中，形成通孔(请参阅图2的104)。在程序步骤752中，形成第一阻障区(请参阅图3的106)。在某些具体实施例，第一阻障区可为金属或金属化合物，如钽或基于钽的化合物。在其它具体实施例中，第一阻障区可包括自组装单层。在某些具体实施例中，第一阻障区可为与第二阻障区具有相同材料的材料。在程序步骤754中，形成铜区域(请参阅图5的108)。在程序步骤756中，形成第二阻障区(请参阅图5的110)。第二阻障区为自组装单层，并且使用如化学气相沉积(CVD)工具、等离子增强型化学气相沉积(PECVD)工具、ALD工具或PEALD工具之类的工具经由原位气相沉积予以沉积。在程序步骤758中，沉积覆盖层112(请参阅图6的112)。在具体实施例中，覆盖层112可包括硅碳化物或碳化物的氮化物。在具体实施例中，可在后续处理步骤中如第二阻障层110在相同室体中沉积覆盖层112。因此，在沉积第二阻障层110与沉积覆盖层112之间不用令半导体结构(例如晶圆)离开室体即可在半导体结构上沉积第二阻障层110和覆盖层112两者。
图8表示用于实施描述性具体实施例的沉积工具800的一部分。沉积工具800包括处理室870。在室体870内沉积的是由基座874所支撑的晶圆872。经由入气口876对晶圆872均匀地施加反应气体。经由调节阀878控制处理室870内的压力。通过在室体870中沉积第二阻障层110和覆盖层112两者，得以缓解铜区域108上不希望有的氧化问题(请参阅图6)，从而得以改良半导体制造程序。
在各个具体实施例中，可提供并且配置设计工具以产生用于图案化如本文所述半导体层的资料集。例如，可产生资料集以产生微影操作期间用以图案化如本文所述结构用层件的光罩。此等设计工具可包括一或多个模块的集合并且也可包括硬件、软件、或其组合。因此，举例而言，工具可为一或多个软件模块、硬件模块、软/硬件模块、或任何其组合或排列的集合。在另一实施例中，工具可为其上执行软件或硬件实现于其中的计算装置或其它器具。如本文所使用，模块可能利用硬件、软件、或其组合的任何形式予以实现。例如，可能实现一或多个处理器、控制器、特殊应用集成电路(ASIC)、可程序化逻辑阵列(PLA)、逻辑元件、软件程序、或其它机制以组成模块。在实现中，本文所述的各种模块可能予以实现成离散模块或功能并且所说明的特征可在一或多个模块之间予以部分或全部共享。换句话说，对于所述领域具有普通技术者在阅读本说明后将明显可知的是，本文所述的各种特征及功能可在任何给定的应用中予以实现并且可在一或多个分离或共享模块中以各种组合及排列予以实现。即使功能的各种特征或组件可予以单独说明或主张为分离模块，所述领域具有普通技术者仍将理解可在一或多个共通软件和硬件组件之间共享功能的这些特征，并且此说明不得需要或暗示分离的硬件或软件组件用于实现此等特征或功能。
明显得知已提供用于自组装单层原位气相沉积的方法。尽管已搭配示例性具体实施例特别表示并且说明本发明，仍将了解所属领域的技术人员将想到变化及改进。例如，虽然描述性具体实施例在本文说明为一连串动作或事件，将了解本发明不受限于此等动作或事件的所示顺序，除非有明确陈述。根据本发明，某些动作可有别于本文所示及/或所述随其它动作或事件以不同顺序及/或同时出现。另外，不是所有所述步骤都可必需用以实现根据本发明的方法。另外，根据本发明的方法可关联本文所示和所述结构的形成及/或处理以及关联未示的其它结构予以实现。因此，要理解所附权利要求书的用意在于涵盖落于本发明真正精神内的所有此等改进及变更。

Claims (17)

1.一种形成半导体结构的方法，其包含：
在介电层中形成通孔；
在该通孔中形成第一阻障层；
在该通孔中形成铜区域；
在该铜区域及该第一阻障层上方沉积第二阻障层；以及
在该第二阻障层上方沉积覆盖层；
其中，沉积该第二阻障层包含在化学气相沉积工具室中沉积自组装单层；
其中，在该第二阻障层上方沉积该覆盖层是在该化学气相沉积工具室中直接予以进行，而不使用转移室在不同室之间搬运该半导体结构。
2.根据权利要求1所述的方法，其中，在该第二阻障层上方沉积该覆盖层包含沉积硅碳化物。
3.根据权利要求1所述的方法，其中，沉积该自组装单层包含沉积氨基硅烷。
4.根据权利要求3所述的方法，其中，沉积该氨基硅烷包含沉积H2NCH2CH2CH2Si(OCH3)3。
5.根据权利要求3所述的方法，其中，沉积该氨基硅烷包含沉积H2NCH2CH2CH2Si(OC2H5)3。
6.根据权利要求3所述的方法，其中，沉积该氨基硅烷包含沉积(3-氨基丙基)二甲基乙氧基硅烷。
7.根据权利要求3所述的方法，其中，沉积该氨基硅烷包含沉积N-(2-氨乙基)-3-氨基丙基三甲氧硅烷。
8.根据权利要求3所述的方法，其中，沉积该氨基硅烷包含沉积(3-二甲氧基甲硅烷基丙基)二乙撑三氨。
9.根据权利要求3所述的方法，其中，沉积该氨基硅烷包含沉积4-氨基苯基三甲氧硅烷。
10.根据权利要求3所述的方法，其中，沉积该氨基硅烷包含沉积苯基氨基-甲基三甲氧基硅烷。
11.根据权利要求1所述的方法，其中，沉积该自组装单层包含沉积巯基硅烷。
12.根据权利要求11所述的方法，其中，沉积该巯基硅烷包含沉积3-巯基丙基三甲氧基硅烷。
13.根据权利要求11所述的方法，其中，沉积该巯基硅烷包含沉积3-巯基丙基三乙氧硅烷。
14.根据权利要求11所述的方法，其中，沉积该巯基硅烷包含沉积3-巯基丙基甲基二甲氧基硅烷。
15.根据权利要求1所述的方法，其中，该第一阻障层是由与该第二阻障层具有相同材料的材料所组成。
16.一种形成半导体结构的方法，其包含：
在介电层中形成通孔；
在该通孔中形成第一阻障层；
在该通孔中形成铜区域；
在该铜区域及该第一阻障层上方沉积第二阻障层；以及
在该第二阻障层上方沉积覆盖层；
其中，沉积该第二阻障层包含在原子层沉积工具室中沉积自组装单层；
其中，在该第二阻障层上方沉积该覆盖层是在该原子层沉积工具室中直接予以进行，而不使用转移室在不同室之间搬运该半导体结构。
17.一种形成半导体结构的方法，其包含：
在介电层中形成通孔；
在该通孔中形成第一阻障层；
在该通孔中形成铜区域；
在该铜区域及该第一阻障层上方沉积第二阻障层；以及
在该第二阻障层上方沉积覆盖层；
其中，沉积该第二阻障层包含在等离子增强型化学气相沉积工具室中沉积自组装单层；
其中，在该第二阻障层上方沉积覆盖层是在该等离子增强型化学气相沉积工具室中直接予以进行，而不使用转移室在不同室之间搬运该半导体结构。
CN201910627579.7A 2013-09-29 2013-09-29 自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法 Pending CN110391177A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910627579.7A CN110391177A (zh) 2013-09-29 2013-09-29 自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310455370.XA CN104517893A (zh) 2013-09-29 2013-09-29 自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法
CN201910627579.7A CN110391177A (zh) 2013-09-29 2013-09-29 自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310455370.XA Division CN104517893A (zh) 2013-09-29 2013-09-29 自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法

Publications (1)

Publication Number Publication Date
CN110391177A true CN110391177A (zh) 2019-10-29

Family

ID=52793000

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910627579.7A Pending CN110391177A (zh) 2013-09-29 2013-09-29 自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法
CN201310455370.XA Pending CN104517893A (zh) 2013-09-29 2013-09-29 自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310455370.XA Pending CN104517893A (zh) 2013-09-29 2013-09-29 自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法

Country Status (1)

Country Link
CN (2) CN110391177A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10655217B2 (en) * 2018-05-01 2020-05-19 Spts Technologies Limited Method of forming a passivation layer on a substrate
CN112713197A (zh) * 2020-12-29 2021-04-27 华南理工大学 阻挡层及其制备方法、薄膜晶体管及其制备方法、阵列基板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391783B1 (en) * 2000-07-13 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Method to thin down copper barriers in deep submicron geometries by using alkaline earth element, barrier additives, or self assembly technique
US20020085968A1 (en) * 1997-03-07 2002-07-04 William Marsh Rice University Method for producing self-assembled objects comprising single-wall carbon nanotubes and compositions thereof
US20030129827A1 (en) * 2001-12-14 2003-07-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US20040203192A1 (en) * 2003-04-14 2004-10-14 Gracias David H. Method to increase electromigration resistance of copper using self-assembled organic thiolate monolayers
US20060108320A1 (en) * 2004-11-22 2006-05-25 Lazovsky David E Molecular self-assembly in substrate processing
US20070037388A1 (en) * 2005-07-29 2007-02-15 Joerg Hohage Method of forming an insulating capping layer for a copper metallization layer
WO2008027214A2 (en) * 2006-08-30 2008-03-06 Lam Research Corporation Methods and apparatus for barrier interface preparation of copper interconnect
US20080105979A1 (en) * 2004-12-09 2008-05-08 Interuniversitair Microelektronica Centrum (Imec) Method for selective deposition of a thin self-assembled monolayer
WO2008153674A1 (en) * 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
US20110057316A1 (en) * 2009-09-08 2011-03-10 Hynix Semiconductor Inc. Copper wiring line of semiconductor device and method for forming the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679704B1 (ko) * 2005-01-10 2007-02-06 한국과학기술원 분자소자와 바이오 센서를 위한 나노갭 또는 나노 전계효과 트랜지스터 제작방법
KR101100380B1 (ko) * 2009-06-10 2011-12-30 도레이첨단소재 주식회사 기재의 표면을 고소수성으로 처리하는 표면처리방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020085968A1 (en) * 1997-03-07 2002-07-04 William Marsh Rice University Method for producing self-assembled objects comprising single-wall carbon nanotubes and compositions thereof
US6391783B1 (en) * 2000-07-13 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Method to thin down copper barriers in deep submicron geometries by using alkaline earth element, barrier additives, or self assembly technique
US20030129827A1 (en) * 2001-12-14 2003-07-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US20040203192A1 (en) * 2003-04-14 2004-10-14 Gracias David H. Method to increase electromigration resistance of copper using self-assembled organic thiolate monolayers
US20060108320A1 (en) * 2004-11-22 2006-05-25 Lazovsky David E Molecular self-assembly in substrate processing
US20080105979A1 (en) * 2004-12-09 2008-05-08 Interuniversitair Microelektronica Centrum (Imec) Method for selective deposition of a thin self-assembled monolayer
US20070037388A1 (en) * 2005-07-29 2007-02-15 Joerg Hohage Method of forming an insulating capping layer for a copper metallization layer
WO2008027214A2 (en) * 2006-08-30 2008-03-06 Lam Research Corporation Methods and apparatus for barrier interface preparation of copper interconnect
WO2008153674A1 (en) * 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
US20110057316A1 (en) * 2009-09-08 2011-03-10 Hynix Semiconductor Inc. Copper wiring line of semiconductor device and method for forming the same

Also Published As

Publication number Publication date
CN104517893A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
KR102520620B1 (ko) 유전체 표면들에 대하여 금속 또는 금속성 표면들 상에서의 선택적 퇴적
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
CN106575597B (zh) 用于均匀等离子体处理的喷嘴
CN103243310B (zh) 在衬底表面上的等离子体激活的保形膜沉积的方法
CN109791871A (zh) 基于远程等离子体的渐变或多层的碳化硅膜的沉积
CN107533962A (zh) 经由原子层沉积(ald)循环选择性沉积金属硅化物的方法
Longo et al. Selectivity of metal oxide atomic layer deposition on hydrogen terminated and oxidized Si (001)-(2× 1) surface
KR102661268B1 (ko) 티타늄, 규소 및 질소를 함유하는 다중-영역 확산 장벽
JP6935667B2 (ja) 成膜方法
WO2000019508A1 (en) Silicon carbide deposition method and use as a barrier layer and passivation layer
US20160017487A1 (en) Integrated pre-clean and deposition of low-damage layers
CN109983155A (zh) 用于选择性沉积的选择性改良的原位预清洁
US10964587B2 (en) Atomic layer deposition for low-K trench protection during etch
KR20220129105A (ko) 텅스텐을 위한 몰리브덴 템플릿들
CN109791914A (zh) 用于互连结构的复合介电界面层
KR100519376B1 (ko) 반도체 소자의 확산 방지막 형성 방법
JP2019537837A5 (zh)
CN101241857A (zh) 形成介电结构的方法以及半导体结构
US8716125B2 (en) Methods of in-situ vapor phase deposition of self-assembled monolayers as copper adhesion promoters and diffusion barriers
CN110391177A (zh) 自组装单层原位气相沉积作为铜助粘剂及扩散阻障件的方法
Salauen et al. Nucleation and chemical transformation of RuO2 films grown on (100) Si substrates by atomic layer deposition
TWI524469B (zh) 作爲銅接著促進劑及擴散阻障層之自組裝單層的臨場汽相沉積方法
JP2022049682A (ja) 酸化シリコンの堆積方法
JP6431962B2 (ja) 単層膜が媒介する高精度の膜堆積
CN105514021A (zh) 一种形成harp层间介质层的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210305

Address after: California, USA

Applicant after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: GLOBALFOUNDRIES Inc.

TA01 Transfer of patent application right