JP6054279B2 - 金属配線層形成方法、金属配線層形成装置および記憶媒体 - Google Patents

金属配線層形成方法、金属配線層形成装置および記憶媒体 Download PDF

Info

Publication number
JP6054279B2
JP6054279B2 JP2013216745A JP2013216745A JP6054279B2 JP 6054279 B2 JP6054279 B2 JP 6054279B2 JP 2013216745 A JP2013216745 A JP 2013216745A JP 2013216745 A JP2013216745 A JP 2013216745A JP 6054279 B2 JP6054279 B2 JP 6054279B2
Authority
JP
Japan
Prior art keywords
layer
recess
metal wiring
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013216745A
Other languages
English (en)
Other versions
JP2015079885A (ja
Inventor
中 崇 田
中 崇 田
谷 信 崇 水
谷 信 崇 水
下 光 秋 岩
下 光 秋 岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013216745A priority Critical patent/JP6054279B2/ja
Priority to TW103134892A priority patent/TWI590731B/zh
Priority to US15/029,655 priority patent/US9653354B2/en
Priority to KR1020167009846A priority patent/KR102297316B1/ko
Priority to PCT/JP2014/077355 priority patent/WO2015056678A1/ja
Publication of JP2015079885A publication Critical patent/JP2015079885A/ja
Application granted granted Critical
Publication of JP6054279B2 publication Critical patent/JP6054279B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C23C18/1844—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は基板に対して金属配線層を形成する金属配線層形成方法、金属配線層形成装置および記憶媒体に関する。
近年、ＬＳＩなどの半導体装置は、実装面積の省スペース化や処理速度の改善といった課題に対応するべく、より一層高密度化することが求められている。高密度化を実現する技術の一例として、複数の配線基板を積層することにより三次元ＬＳＩなどの多層基板を作製する多層配線技術が知られている。
多層配線技術においては一般に、配線基板間の導通を確保するため、配線基板を貫通するとともに銅（Ｃｕ）などの導電性材料が埋め込まれた貫通ビアホールが配線基板に設けられている。
ところで配線基板を作製する場合、導電性材料としてＣｕを用い、基板の凹部にＣｕを埋め込んでいるが、この場合、凹部内にＣｕ拡散防止膜としてのバリア膜を形成し、このバリア膜上にシード膜を無電解Ｃｕめっきにより形成する必要がある。このため配線層の配線容積が低下したり、埋め込まれたＣｕ中にボイドが発生することがある。一方、基板の凹部内にＣｕの代わりにＮｉ系金属を無電解めっき法により埋め込んで配線層として用いる技術が開発されている。
しかしながら、基板の凹部内にＮｉ系金属を埋め込む場合、Ｎｉ系金属が凹部外方に形成されることがあり、この場合はＮｉ系金属のうち凹部外方に形成された部分は、その後の化学機械研磨方法を用いて除去する必要がある。
特開２０１０−１８５１１３号公報
本発明は、このような点を考慮してなされたものであり、基板の凹部内にめっき処理により金属配線層を容易かつ簡単に形成することができ、凹部内に形成された金属配線層は凹部の外方に形成されることがない金属配線層形成方法、金属配線層形成装置、および記憶媒体を提供することを目的とする。
本発明は、基板に対して金属配線層を形成する金属配線層形成方法において、絶縁層を含む凹部を有するとともに、凹部の底面にタングステン層が形成された基板を準備する工程と、凹部の絶縁層の表面に触媒層を形成することなく、凹部の底面のタングステン層上に触媒層を形成する工程と、凹部内の触媒層上に金属配線層をめっき処理により形成する工程とを備えたことを特徴とする金属配線層形成方法である。
本発明は、基板に対して金属配線層を形成する金属配線層形成方法において、絶縁層を含む凹部を有するとともに凹部の底面にタングステン層が形成された基板を準備する工程と、基板の凹部内にシリル化剤を付与して、凹部の絶縁層の表面にカップリング剤が付着することなく底面のタングステン層にカップリング剤が付着する状態とする工程と、基板の凹部内にカップリング剤を付与して凹部の絶縁層の表面に密着層を形成することなく、凹部の底面のタングステン層に密着層を形成する工程と、凹部の側面に触媒層を形成することなく、凹部の底面のタングステン層上に触媒層を形成する工程と、凹部内の触媒層上に金属配線層をめっき処理により形成する工程とを備えたことを特徴とする金属配線層形成方法である。
本発明は、基板に対して金属線層を形成する金属配線層形成装置において、絶縁層を含む凹部を有するとともに、凹部の底面にタングステン層が形成された基板に対し、凹部の絶縁層の表面に触媒層を形成することなく、凹部の底面のタングステン層上に触媒層を形成する触媒層形成部と、凹部内の触媒層上に金属配線層をめっき処理により形成する金属配線層形成部とを備えたことを特徴とする金属配線層形成装置である。
本発明は、基板に対して金属線層を形成する金属配線層形成装置において、底面と側面とを含む凹部を有するとともに凹部の底面にタングステン層が形成された基板に対し、基板の凹部内にシリル化剤を付与して、凹部の絶縁層の表面にカップリング剤が付着することなく底面のタングステン層にカップリング剤が付着する状態とするシリル化剤付与部と、基板の凹部内にカップリング剤を付与して凹部の側面に密着層を形成することなく、凹部の底面のタングステン層に密着層を形成する密着層形成部と、凹部の側面に触媒層を形成することなく、凹部の底面のタングステン層上に触媒層を形成する触媒層形成部と、凹部内の触媒層上に金属配線層をめっき処理により形成する金属配線層形成部と、を備えたことを特徴とする金属配線層形成装置である。
本発明は、コンピュータに金属配線層形成方法を実行させるためのコンピュータプログラムを格納した記憶媒体において、金属配線層形成方法は、底面と側面とを含む凹部を有するとともに、凹部の底面にタングステン層が形成された基板を準備する工程と、凹部の側面に触媒層を形成することなく、凹部の底面のタングステン層上に触媒層を形成する工程と、凹部内の触媒層上に金属配線層をめっき処理により形成する工程とを備えたことを特徴とする記憶媒体である。
本発明は、コンピュータに金属配線層形成方法を実行させるためのコンピュータプログラムを格納した記憶媒体において、金属配線層形成方法は、底面と側面とを含む凹部を有するとともに凹部の底面にタングステン層が形成された基板を準備する工程と、基板の凹部内にシリル化剤を付与して、凹部の側面にカップリング剤が付着することなく底面のタングステン層にカップリング剤が付着する状態とする工程と、基板の凹部内にカップリング剤を付与して凹部の側面に密着層を形成することなく、凹部の底面のタングステン層に密着層を形成する工程と、凹部の側面に触媒層を形成することなく、凹部の底面のタングステン層上に触媒層を形成する工程と、凹部内の触媒層上に金属配線層をめっき処理により形成する工程とを備えたことを特徴とする記憶媒体である。
本発明によれば、基板の凹部内に金属配線層を容易かつ簡単に形成することができ、形成された金属配線層が凹部外方に形成されることがない。
図１は、本発明の第１の実施の形態における金属配線層形成方法を示すフローチャート。 図２は、本発明の第１の実施の形態における金属配線層形成方法を示す模式図。 図３（ａ）〜（ｅ）は、本発明の第１の実施の形態における金属配線層形成方法が施される基板を示す図。 図４は、本発明の第１の実施の形態における金属配線層形成装置を示すブロック図。 図５は、本発明の第２の実施の形態における金属配線層形成方法を示すフローチャート。 図６は、本発明の第２の実施の形態における金属配線層形成装置を示すブロック図。 図７は、比較例としての金属配線層形成方法を示すフローチャート。 図８は、比較例としての金属配線層形成方法を示す模式図。
第１の実施の形態
以下、図１乃至図４により本発明の第１の実施の形態について説明する。
本発明による金属配線層形成方法は、図２（ａ）（ｂ）（ｃ）に示すように、凹部３を有する半導体ウエハ等からなるシリコン基板（以下、基板ともいう）２に対して金属配線層を形成するものである。
図２（ａ）（ｂ）（ｃ）に示すように、基板２には底面３ａと側面３ｂとを有する凹部３が形成されている。
この場合、基板２はＳｉからなる基板本体２ａと、基板本体２ａ上に形成されたＴＥＯＳ層２ｂと、ＴＥＯＳ層２ｂ上に形成されたＳｉＮ層２ｃと、ＳｉＮ層２ｃ上に形成されたＴＥＯＳ層２ｄとを有している。またＴＥＯＳ層２ｂには貫通孔が形成され、この貫通孔内にタングステン層Ｗが埋め込まれている（図２（ａ）参照）。
なお、上述したＴＥＯＳ層２ｂと、ＳｉＮ層２ｃと、ＴＥＯＳ層２ｄは絶縁層により形成される。
このような構成からなる基板２は、公知の方法により得ることができる。例えばこのような基板２は、図３（ａ）〜（ｅ）に示す手法によって得られる。
まずＳｉからなる基板本体２ａを有する基板２を準備する（図３（ａ）参照）。次にシリコン基板２の基板本体２ａ上にＴＥＯＳ層２ｂがＣＶＤにより形成され、ＴＥＯＳ層２ｂにエッチングにより貫通孔２ｅが形成される（図３（ｂ）参照）。
その後図３（ｃ）に示すようにＴＥＯＳ層２ｂの貫通孔２ｅ内にＣＶＤによりタングステン層Ｗが埋め込まれる。
次に図３（ｄ）に示すように、ＴＥＯＳ層２ｂおよびタングステン層Ｗ上に、ＳｉＮ層２ｃおよびＴＥＯＳ層２ｄが順次ＣＶＤにより形成される。
その後、タングステン層Ｗ上のＳｉＮ層２ｃおよびＴＥＯＳ層２ｄがエッチングにより除去されて、底面３ａを有する絶縁層を含む凹部３が形成された基板２が得られる（図３（ｅ）参照）。
図３（ｅ）において、基板２に凹部３が形成され、凹部３の底面にタングステン層Ｗが形成されている。
次に上述した凹部３を有する基板２に対して金属配線層を形成する金属配線層形成装置１０について、図４により説明する。
このような金属配線層形成装置１０は、基板２の凹部３の底面３ａのタングステン層Ｗ表面の酸化膜を除去する酸化膜除去部１１と、酸化膜除去部１１の後段に設けられ、凹部３の絶縁層の表面３ｂに触媒層５を形成することなく、凹部３の底面３ａのタングステン層Ｗ上に触媒層５（図２（ａ）（ｂ）（ｃ）参照）を形成する触媒層形成部１２と、触媒層形成部１２の後段に設けられ、触媒層５を焼成して固める触媒層焼成部１３とを備えている。また触媒層焼成部１３の後段に、凹部３内の触媒層５上に金属配線層７をめっき処理により形成する金属配線層形成部１４が設けられている。
また上述した金属配線層形成装置１０の各構成部材、例えば酸化膜除去部１１、触媒層形成部１２、触媒層焼成部１３、金属配線層形成部１４は、いずれも制御装置２０に設けられた記憶媒体２１に記録された各種のプログラムに従って制御装置２０で駆動制御され、これによって基板２に対する様々な処理が行われる。ここで、記憶媒体２１は、各種の設定データや後述する金属配線層形成プログラム等の各種のプログラムを格納している。記憶媒体２１としては、コンピューターで読み取り可能なＲＯＭやＲＡＭなどのメモリーや、ハードディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭやフレキシブルディスクなどのディスク状記憶媒体などの公知のものが使用されうる。
次にこのような構成からなる本実施の形態の作用について、図１乃至図３により説明する。
上述のように図３（ａ）〜（ｅ）に示す前工程において、半導体ウエハ等からなる基板（シリコン基板）２に対して凹部３が形成され、凹部３が形成された基板２が本発明による金属配線層形成装置１０内に搬送される。この場合、基板２はＳｉからなる基板本体２ａと、ＴＥＯＳ層２ｂと、ＳｉＮ層２ｃと、ＴＥＯＳ層２ｄとを有し、基板２には底面３ａを有する絶縁層を含む凹部３が形成されている。
そして基板２の凹部３の底面３ａは、タングステン層Ｗが形成されている（図２（ａ）参照）。
ここで基板２に凹部３を形成する方法としては、従来公知の方法から適宜採用することができる。具体的には、例えば、ドライエッチング技術として、弗素系又は塩素系ガス等を用いた汎用的技術を適用できるが、特にアスペクト比（孔の深さ／孔の径）の大きな孔を形成するには、高速な深掘エッチングが可能なＩＣＰ−ＲＩＥ（Inductively Coupled Plasma Reactive Ion Etching：誘導結合プラズマ−反応性イオンエッチング）の技術の採用した方法をより好適に採用でき、特に、六フッ化硫黄（ＳＦ6）を用いたエッチングステップとＣ4Ｆ8などのテフロン（登録商標）系ガスを用いた保護ステップとを繰り返しながら行うボッシュプロセスと称される方法を好適に採用できる。
次に金属配線層形成装置１０内において、図１に示すように凹部３を有する基板２が酸化膜除去部１１に送られ、この酸化膜除去部１１において、ＤＨＦ溶液を用いた洗浄処理により凹部３の底面３ａに形成されたタングステン層Ｗ表面の酸化膜が除去される。
次に基板２は触媒層形成部１２に送られ、この触媒層形成部１２において凹部３の絶縁層の表面３ｂに触媒層５を形成することなく、凹部３の底面３ａに形成されたタングステン層Ｗ表面のみに触媒層５が形成される（図２（ｂ）参照）。
上述のように触媒層形成部１２の前段に設けられた酸化膜除去部１１においては、基板２の凹部３の底面３ａに形成されたタングステン層Ｗ表面の酸化膜がＤＨＦ溶液を用いた洗浄処理により除去される。この場合、酸化膜除去部１１から触媒層形成部１２に送られる基板２に対して、凹部３およびその周縁にカップリング剤を用いた密着層形成工程が行なわれることはない。一方、酸化膜除去部１１においては、凹部３の底面３ａに形成されたタングステン層Ｗ上の酸化膜が除去される。
上述のように凹部３の絶縁層の表面３ｂは、主としてＳｉＮ層２ｃおよびＴＥＯＳ層２ｄからなる絶縁層により形成されているため、密着層が形成されない限り触媒層形成部１２において凹部３の絶縁層の表面３ｂに触媒層５が形成されることはない。このため触媒層形成部１２において、表面から酸化膜が除去されたタングステン層Ｗ上のみに触媒層が形成される。
次に触媒層形成部１２における触媒形成工程について更に述べる。
図２（ｂ）に示すように、触媒形成工程においては、例えば、基板２に対して塩化パラジウム水溶液をノズルにより吹付け、触媒となるＰｄイオンを基板２の表面に吸着させる処理を採用することができる。具体的には、基板２に対して塩化スズ溶液を吹付け、スズイオンを基板２表面に吸着し、次に、基板２に塩化パラジウム水溶液を吹付けてスズイオンをＰｄイオンと置換してＰｄイオンを吸着させ、さらに、基板２に水酸化ナトリウムを吹付けて余分なスズイオンを取り除く。このようにして基板２の凹部３の底面３ａに形成されたタングステン層Ｗ上のみに、触媒層５を設けることができる。
あるいは基板２の凹部３のタングステン層Ｗ上に触媒層５を形成する場合、めっき反応を促進することができる触媒作用を有する触媒、例えばナノ粒子からなる触媒を含む触媒溶液を用いてもよい。ここでナノ粒子とは、触媒作用を有する粒子であって、平均粒径が２０ｎｍ以下、例えば０．５ｎｍ〜２０ｎｍの範囲内となっている粒子のことである。ナノ粒子を構成する元素としては、例えば、パラジウム、金、白金などが挙げられる。
また、ナノ粒子を構成する元素として、ルテニウムが用いられてもよい。
ナノ粒子の平均粒径を測定する方法が特に限られることはなく、様々な方法が用いられ得る。例えば、触媒溶液内のナノ粒子の平均粒径を測定する場合、動的光散乱法などが用いられ得る。動的光散乱法とは、触媒溶液内に分散しているナノ粒子にレーザー光を照射し、その散乱光を観察することにより、ナノ粒子の平均粒径などを算出する方法である。また、基板２の凹部３に吸着したナノ粒子の平均粒径を測定する場合、ＴＥＭやＳＥＭなどを用いて得られた画像から、所定の個数のナノ粒子、例えば２０個のナノ粒子を検出し、これらのナノ粒子の粒径の平均値を算出することもできる。
次に、ナノ粒子からなる触媒が含まれる触媒溶液について説明する。触媒溶液は、触媒となるナノ粒子を構成する金属のイオンを含有するものである。例えばナノ粒子がパラジウムから構成されている場合、触媒溶液には、パラジウムイオン源として、塩化パラジウムなどのパラジウム化合物が含有されている。
触媒溶液の具体的な組成は特には限られないが、好ましくは、触媒溶液の粘性係数が０．０１Ｐａ・ｓ以下となるよう触媒溶液の組成が設定されている。触媒溶液の粘性係数を上記範囲内とすることにより、基板２の凹部３の直径が小さい場合であっても、基板２の凹部３の底面３ａにまで触媒溶液を十分に行き渡らせることができる。このことにより、基板２の凹部３の底面３ａにまで触媒をより確実に吸着させることができる。
好ましくは、触媒溶液中の触媒は、分散剤によって被覆されている。これによって、触媒の界面における界面エネルギーを小さくすることができる。従って、触媒溶液内における触媒の拡散をより促進することができ、このことにより、基板２の凹部３の底面３ａにまで触媒をより短時間で到達させることができると考えられる。また、複数の触媒が凝集してその粒径が大きくなることを防ぐことができ、このことによっても、触媒溶液内における触媒の拡散をより促進することができると考えられる。
分散剤で被覆された触媒を準備する方法が特に限られることはない。例えば、予め分散剤で被覆された触媒を含む触媒溶液を用いてもよい。
分散剤としては、具体的には、ポリビニルピロリドン（ＰＶＰ）、ポリアクリル酸（ＰＡＡ）、ポリエチレンイミン（ＰＥＩ）、テトラメチルアンモニウム（ＴＭＡ）、クエン酸等が好ましい。
その他、特性を調整するための各種薬剤が触媒溶液に添加されていてもよい。
このようにして触媒層形成部１２において、凹部３の底面３ａに形成されたタングステン層Ｗ表面のみに触媒層５が形成される。
このようにタングステン層Ｗ表面に触媒層５が形成された基板２は、触媒層焼成部１３に送られ、この触媒層焼成部１３内で基板２が加熱される。このようにして凹部３の底面３ａに形成されたタングステン層Ｗ表面の触媒層５が焼成されて固められる。
金属ナノ粒子により触媒層５が形成される場合、触媒層５を焼成することにより、触媒層５をより効果的に固めることができる。
次に基板２は触媒層焼成部１３から金属配線層形成部１４に送られる。そしてこの金属配線層形成部１４において、基板２の凹部３内に、例えば無電解ＮｉＢめっき液が供給されてめっき処理が施され、このようにしてタングステン層Ｗ上の触媒層５上に無電解ＮｉＢめっき層からなる金属配線層７が形成される。
本実施の形態において、触媒層５上に形成される金属配線層７としては、Ｎｉ、ＮｉＢ、ＮｉＰ、Ｃｏ、ＣｏＢ、ＣｏＰ等からなる金属配線層７が考えられる。
以上のように本実施の形態によれば、基板２の凹部３の底面３ａに設けられたタングステン層Ｗ表面のみに触媒層５を形成するとともに、凹部３の絶縁層の表面３ｂには触媒層５が形成されないので、凹部３内のみに金属配線層７を設けることができる。この場合、金属配線層７が凹部３の外方に形成されることはなく、このため凹部３の外方に形成された金属配線層７を化学機械研磨により除去する必要はない。
次に図７および図８により、比較例としての金属配線層形成方法について述べる。
図７および図８に示す比較例において、まず、底面３ａを含む凹部３を有する基板２を準備する（図８（ａ）参照）。この場合、凹部３の底面３ａにはタングステン層Ｗが設けられている。
次に基板２に対してプラズマ処理を含む水酸化処理が施されて、凹部３の底面３ａ、絶縁層の表面３ｂが水酸化される。
次に基板２の凹部３の底面３ａ（タングステン層Ｗ）および絶縁層の表面３ｂにシランカップリング剤が付与されて、凹部３の底面３ａ、絶縁層の表面３ｂに密着層が形成され、その後密着層上にＰｄからなる触媒層が形成される（図８（ｂ）参照）。図８（ｂ）において、基板２上の密着層および触媒層が、符号８で示されている。
その後図８（ｃ）に示すように基板２に対してめっき処理が施され、凹部３内に例えば無電解ＮｉＢめっき層からなる金属配線層７が形成される。図８（ｃ）に示す比較例において、基板２の凹部３の底部３ａ、絶縁層の表面３ｂにも、密着層および触媒層８が形成されるため、金属配線層７は凹部３の外方に形成される。
このため、図８（ｃ）において、金属配線層７のうち基板２の凹部３の外方に形成された部分は、化学機械研磨により除去する必要がある。
これに対して本実施の形態によれば、基板２の凹部３の底面に設けられたタングステン層Ｗ表面のみに触媒層５を設けるため、触媒層５上に形成された金属配線層７を凹部３内に止めることができる。このため凹部３内に金属配線層７を形成した後、凹部３の外方に形成された金属配線層７を化学機械研磨により除去する工程を除くことができる。
このため金属配線層形成工程の単純化および効率化を図ることができる。
第２の実施の形態
次に図５および図６により本発明の第２の実施の形態について説明する。
図５および図６に示す第２の実施の形態による金属配線層形成装置１０は、タングステン層Ｗ表面の酸化膜を除去する酸化膜除去部１１と、触媒層１２を形成する触媒層形成部１２との間に、シリル化剤付与部１６と、密着層形成部１７とを設けたものであり、他の構成は図１乃至図４に示す第１の実施の形態と略同一である。
図５および図６に示す第２の実施の形態において、図１乃至図４に示す第１の実施の形態と同一部分には同一符号を付して詳細な説明は省略する。
図５および図６に示す第２の実施の形態において、シリル化剤付与部１６は、基板２の凹部３内にシリル化剤を付与して、凹部３の絶縁層の表面３ｂに後述するカップリング剤が付着することなく、底面３ａのタングステン層Ｗ表面のみにカップリング剤が付着する状態とするものである。また密着層形成部１７は、基板２の凹部３内にカップリング剤を付与して凹部３の絶縁層の表面３ｂに密着層を形成することなく、底面３ａのタングステン層Ｗのみに密着層を形成するものである。
次にこのような構成からなる本実施の形態の作用について説明する。金属配線層形成装置１０内において、図５に示すように、凹部３を有する基板２（図２（ａ）参照）が酸化膜除去部１１に送られ、この酸化膜除去部１１において、ＤＨＦ溶液を用いた洗浄処理により凹部３の底面３ａに形成されたタングステン層Ｗ表面の酸化膜が除去される。同時に凹部３の絶縁層からなる表面３ｂが水酸化される。
次に基板２はシリル化剤付与部１６に送られ、このシリル化剤付与部１６において、基板２に対してシリル化剤が付与される。このようなシリル化剤としてはＴＭＳＤＭＡなどが考えられる。
このように基板２に対してシリル化剤を付与することにより、凹部３の絶縁層の表面３ｂにおいて水酸基が除去されて、絶縁層の表面３ｂを後述するシランカップリング剤が付着しない状態とすることができる。
この際、凹部３の底面３ａに形成されたタングステン層Ｗ上には水酸基が残り、このタングステン層Ｗ上はシランカップリング剤が付着する状態を維持する。
次に基板２は密着層形成部１７に送られ、この密着層形成部１７において基板２に対してシランカップリング剤等のカップリング剤が付与される。このとき、凹部３の絶縁層の表面３ｂは水酸基が除去されているため、シランカップリング剤が付着しにくい状態となっている。他方、凹部３の底面３ａに形成されたタングステン層Ｗはシランカップリング剤が付着する状態を維持しているため、シランカップリング剤は凹部３の底面３ａに形成されたタングステン層Ｗ上のみに付着する。
なお、シリル化剤付与部１６においてシリル化剤が付与された基板２を、密着層形成部１７に送る前に、基板２を加熱してタングステン層Ｗに対して加熱処理を施してもよい。この場合は、密着層形成部１７においてタングステン層Ｗ上にシランカップリング剤を確実に付与することができる。
次に密着層形成部１７における作用を更に説明する。
密着層形成部１７は加熱部を有する真空室（図示せず）を有し、この密着層形成部１７内において、凹部３を有する基板２上にシランカップリング剤等のカップリング剤が吸着され、このようにして凹部３のうち底面３ａに形成されたタングステン層Ｗ上に密着層が形成される（ＳＡＭ処理）。シランカップリング剤を吸着させて形成された密着層は、後述する触媒層５との密着性を向上させるものである。
密着層形成部１７において密着層が形成された基板２は、触媒層形成部１２へ送られる。そしてこの触媒層形成部１２において、基板２の密着層上に、例えば触媒となるＰｄイオンが吸着されて触媒層５が形成される（図２（ｂ）参照）。
この場合、基板２の密着層は凹部３の底面３ａに形成されたタングステン層Ｗ上のみに設けられているため、触媒層５も凹部３の底面３ａに形成されたタングステン層Ｗ上のみに形成され、触媒層５が凹部３の絶縁層の表面３ｂに形成されることはない。
このようにして触媒層形成部１２において、凹部３の底面３ａに形成されたタングステン層Ｗ表面のみに触媒層５が形成される。
このようにタングステン層Ｗ表面に触媒層５が形成された基板２は、触媒層焼成部１３に送られ、この触媒層焼成部１３内で基板２が加熱される。このようにして凹部３の底面３ａに形成されたタングステン層Ｗ表面の触媒層５が焼成されて固められる。
金属ナノ粒子により触媒層５が形成される場合、触媒層５を焼成することにより、触媒層５をより効果的に固めることができる。
次に基板２は触媒層焼成部１３から金属配線層形成部１４に送られる。そしてこの金属配線層形成部１４において、基板２の凹部３内に例えば無電解ＮｉＢめっき液が供給されてめっき処理が施され、このようにしてタングステン層Ｗ上の触媒層５上に無電解ＮｉＢめっき層からなる金属配線層７が形成される。
本実施の形態において、触媒層５上に形成される金属配線層７としては、Ｎｉ、ＮｉＢ、ＮｉＰ、Ｃｏ、ＣｏＢ、ＣｏＰ等からなる金属配線層７が考えられる。
以上のように本実施の形態によれば、基板２の凹部３の底面３ａに設けられたタングステン層Ｗ表面のみに触媒層５を形成するとともに、凹部３の絶縁層の表面３ｂには触媒層５が形成されないので、凹部３内のみに金属配線層７を設けることができる。この場合、金属配線層７が凹部３の外方に形成されることはなく、このため凹部３の外方に形成された金属配線層７を化学機械研磨により除去する必要はない。
２ 基板
３ 凹部
３ａ 底面
３ｂ 表面
５ 触媒層
７ 金属配線層
１０ 金属配線層形成装置
１１ 酸化膜除去部
１２ 触媒層形成部
１３ 触媒層焼成部
１４ 金属配線層形成部
１６ シリル化剤付与部
１７ 密着層形成部
２０ 制御装置
２１ 記憶媒体
Ｗ タングステン層

Claims (8)

  1. 基板に対して金属配線層を形成する金属配線層形成方法において、
    絶縁層を含む凹部を有するとともに凹部の底面にタングステン層が形成された基板を準備する工程と、
    基板の凹部内にシリル化剤を付与して、凹部の絶縁層の表面にカップリング剤が付着することなく底面のタングステン層にカップリング剤が付着する状態とする工程と、
    基板の凹部内にカップリング剤を付与して凹部の絶縁層の表面に密着層を形成することなく、凹部の底面のタングステン層に密着層を形成する工程と、
    凹部の側面に触媒層を形成することなく、凹部の底面のタングステン層上に触媒層を形成する工程と、
    凹部内の触媒層上に金属配線層をめっき処理により形成する工程とを備えたことを特徴とする金属配線層形成方法。
  2. 基板の凹部内にシリル化剤を付与する前に、タングステン層表面の酸化膜を除去することを特徴とする請求項１記載の金属配線層形成方法。
  3. 凹部の底面のタングステン層上に触媒層を形成した後に、触媒層を焼成して固めることを特徴とする請求項１または２記載の金属配線層形成方法。
  4. 触媒層はパラジウム系触媒層からなり、金属配線層はＮｉ系配線層からなることを特徴とする請求項１乃至３のいずれか記載の金属配線層形成方法。
  5. 基板に対して金属線層を形成する金属配線層形成装置において、
    底面と側面とを含む凹部を有するとともに凹部の底面にタングステン層が形成された基板に対し、基板の凹部内にシリル化剤を付与して、凹部の絶縁層の表面にカップリング剤が付着することなく底面のタングステン層にカップリング剤が付着する状態とするシリル化剤付与部と、
    基板の凹部内にカップリング剤を付与して凹部の側面に密着層を形成することなく、凹部の底面のタングステン層に密着層を形成する密着層形成部と、
    凹部の側面に触媒層を形成することなく、凹部の底面のタングステン層上に触媒層を形成する触媒層形成部と、
    凹部内の触媒層上に金属配線層をめっき処理により形成する金属配線層形成部と、を備えたことを特徴とする金属配線層形成装置。
  6. シリル化剤付与部の前段に、タングステン層表面の酸化膜を除去する酸化膜除去部を設けたことを特徴とする請求項５記載の金属配線層形成装置。
  7. 触媒層形成部と金属配線層形成部との間に、触媒層を焼成して固める触媒層焼成部を設けたことを特徴とする請求項５または６記載の金属配線層形成装置。
  8. コンピュータに金属配線層形成方法を実行させるためのコンピュータプログラムを格納した記憶媒体において、
    金属配線層形成方法は、
    底面と側面とを含む凹部を有するとともに凹部の底面にタングステン層が形成された基板を準備する工程と、
    基板の凹部内にシリル化剤を付与して、凹部の側面にカップリング剤が付着することなく底面のタングステン層にカップリング剤が付着する状態とする工程と、
    基板の凹部内にカップリング剤を付与して凹部の側面に密着層を形成することなく、凹部の底面のタングステン層に密着層を形成する工程と、
    凹部の側面に触媒層を形成することなく、凹部の底面のタングステン層上に触媒層を形成する工程と、
    凹部内の触媒層上に金属配線層をめっき処理により形成する工程とを備えたことを特徴とする記憶媒体。
JP2013216745A 2013-10-17 2013-10-17 金属配線層形成方法、金属配線層形成装置および記憶媒体 Active JP6054279B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013216745A JP6054279B2 (ja) 2013-10-17 2013-10-17 金属配線層形成方法、金属配線層形成装置および記憶媒体
TW103134892A TWI590731B (zh) 2013-10-17 2014-10-07 A metal wiring layer forming method, a metal wiring layer forming apparatus, and a storage medium
US15/029,655 US9653354B2 (en) 2013-10-17 2014-10-14 Metal wiring layer forming method, metal wiring layer forming apparatus, and recording medium
KR1020167009846A KR102297316B1 (ko) 2013-10-17 2014-10-14 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체
PCT/JP2014/077355 WO2015056678A1 (ja) 2013-10-17 2014-10-14 金属配線層形成方法、金属配線層形成装置および記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013216745A JP6054279B2 (ja) 2013-10-17 2013-10-17 金属配線層形成方法、金属配線層形成装置および記憶媒体

Publications (2)

Publication Number Publication Date
JP2015079885A JP2015079885A (ja) 2015-04-23
JP6054279B2 true JP6054279B2 (ja) 2016-12-27

Family

ID=52828121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013216745A Active JP6054279B2 (ja) 2013-10-17 2013-10-17 金属配線層形成方法、金属配線層形成装置および記憶媒体

Country Status (5)

Country Link
US (1) US9653354B2 (ja)
JP (1) JP6054279B2 (ja)
KR (1) KR102297316B1 (ja)
TW (1) TWI590731B (ja)
WO (1) WO2015056678A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875984B2 (en) * 2014-12-05 2018-01-23 National Tsing Hua University Substrate surface metallization method and substrate having metallized surface manufactured by the same
JP6552931B2 (ja) * 2015-09-18 2019-07-31 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US10755973B2 (en) * 2016-10-17 2020-08-25 Tokyo Electron Limited Metal wiring layer forming method, metal wiring layer forming apparatus and recording medium
WO2018079057A1 (ja) * 2016-10-27 2018-05-03 東京エレクトロン株式会社 めっき処理方法、めっき処理装置及び記憶媒体
JP2018073949A (ja) * 2016-10-27 2018-05-10 東京エレクトロン株式会社 金属配線層形成方法、金属配線層形成装置および記憶媒体
JP7113254B2 (ja) * 2017-07-20 2022-08-05 パナソニックＩｐマネジメント株式会社 光吸収材料及びそれを用いた太陽電池
TWI672175B (zh) * 2017-10-20 2019-09-21 國立清華大學 自吸附觸媒組成物、自吸附觸媒組成物的製造方法以及無電鍍基板的製造方法
CN111630654A (zh) * 2018-02-01 2020-09-04 东京毅力科创株式会社 多层配线的形成方法和存储介质
TWI833730B (zh) * 2018-02-21 2024-03-01 日商東京威力科創股份有限公司 多層配線之形成方法及記憶媒體

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104350A (ja) * 1986-10-21 1988-05-09 Nec Corp 半導体装置及びその製造方法
JP3332668B2 (ja) 1994-07-14 2002-10-07 松下電器産業株式会社 半導体装置の配線形成に用いる無電解めっき浴及び半導体装置の配線形成方法
JP3542326B2 (ja) * 2000-09-26 2004-07-14 株式会社半導体理工学研究センター 多層配線構造の製造方法
JP2004193298A (ja) * 2002-12-11 2004-07-08 Sony Corp 半導体装置の製造方法
JP2008053568A (ja) 2006-08-25 2008-03-06 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP4708465B2 (ja) * 2008-10-21 2011-06-22 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP5486821B2 (ja) 2009-02-12 2014-05-07 学校法人 関西大学 無電解銅めっき方法、及び埋め込み配線の形成方法
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
JP2011151216A (ja) * 2010-01-21 2011-08-04 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20160240436A1 (en) 2016-08-18
KR20160070078A (ko) 2016-06-17
US9653354B2 (en) 2017-05-16
WO2015056678A1 (ja) 2015-04-23
TWI590731B (zh) 2017-07-01
JP2015079885A (ja) 2015-04-23
TW201531191A (zh) 2015-08-01
KR102297316B1 (ko) 2021-09-02

Similar Documents

Publication Publication Date Title
JP6054279B2 (ja) 金属配線層形成方法、金属配線層形成装置および記憶媒体
JP5897425B2 (ja) 触媒の吸着処理方法および吸着処理装置
JP6328576B2 (ja) 半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体
JP6328575B2 (ja) 触媒層形成方法、触媒層形成システムおよび記憶媒体
JP6121348B2 (ja) めっきの前処理方法、記憶媒体およびめっき処理システム
JP6211478B2 (ja) 触媒層形成方法、触媒層形成システムおよび記憶媒体
JP6181006B2 (ja) めっき前処理方法、めっき処理システムおよび記憶媒体
JP2018073949A (ja) 金属配線層形成方法、金属配線層形成装置および記憶媒体
JP6776367B2 (ja) 金属配線層形成方法、金属配線層形成装置および記憶媒体
JP6359444B2 (ja) 配線層形成方法、配線層形成システムおよび記憶媒体
TWI679301B (zh) 緊密層形成方法、緊密層形成系統及記憶媒體

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161130

R150 Certificate of patent or registration of utility model

Ref document number: 6054279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250