JP2002026055A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002026055A JP2002026055A JP2000211810A JP2000211810A JP2002026055A JP 2002026055 A JP2002026055 A JP 2002026055A JP 2000211810 A JP2000211810 A JP 2000211810A JP 2000211810 A JP2000211810 A JP 2000211810A JP 2002026055 A JP2002026055 A JP 2002026055A
- Authority
- JP
- Japan
- Prior art keywords
- electroless
- plating
- electroless plating
- connection region
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Chemically Coating (AREA)
Abstract
(57)【要約】
【課題】工数の増加を最小限に抑えつつストレート形状
に富んだ無電解メッキバンプを備える半導体装置及びそ
の製造方法を提供する。 【解決手段】Ｓｉ基板１０における集積回路上層の絶縁
膜（図示せず）上にＡｌパッド１１、その周囲部に例え
ばＳｉＯ2 膜でなる保護膜１２が形成されている。Ａｌ
パッド１１上において、保護膜１２の被覆されていない
電気的接続領域上にＮｉメッキを自己析出させ固定した
無電解Ｎｉメッキ層１３及びその上に薄いＡｕメッキ層
１４が形成されている。メッキ成長時に指向性を持たせ
るために、保護膜１２に対し無電解メッキ液を寄せ付け
ない疎水化表面が構成され、この無電解Ｎｉメッキ層１
３は、選択的にこの電気的接続領域の直上方向へ自己析
出させた構成となっている。
に富んだ無電解メッキバンプを備える半導体装置及びそ
の製造方法を提供する。 【解決手段】Ｓｉ基板１０における集積回路上層の絶縁
膜（図示せず）上にＡｌパッド１１、その周囲部に例え
ばＳｉＯ2 膜でなる保護膜１２が形成されている。Ａｌ
パッド１１上において、保護膜１２の被覆されていない
電気的接続領域上にＮｉメッキを自己析出させ固定した
無電解Ｎｉメッキ層１３及びその上に薄いＡｕメッキ層
１４が形成されている。メッキ成長時に指向性を持たせ
るために、保護膜１２に対し無電解メッキ液を寄せ付け
ない疎水化表面が構成され、この無電解Ｎｉメッキ層１
３は、選択的にこの電気的接続領域の直上方向へ自己析
出させた構成となっている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のバン
プ電極に係り、特に無電解メッキ法を利用したバンプ電
極を有する半導体装置及びその製造方法に関する。
プ電極に係り、特に無電解メッキ法を利用したバンプ電
極を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体集積回路の高集積化、半導体チッ
プの縮小化が進むと、微細ピッチの端子接続に対応可能
な実装技術が要求される。この要求に対応しやすい実装
技術の一つとして、ＴＣＰ（Tape Carrier Package）等
に利用されるＴＡＢ（Tape Automated Bonding）実装が
あげられる。
プの縮小化が進むと、微細ピッチの端子接続に対応可能
な実装技術が要求される。この要求に対応しやすい実装
技術の一つとして、ＴＣＰ（Tape Carrier Package）等
に利用されるＴＡＢ（Tape Automated Bonding）実装が
あげられる。
【０００３】ＴＡＢ実装においてリード端子はバンプ電
極に接続される。バンプ電極はＡｕバンプが代表的であ
り、その形成は電解メッキ法によるものが一般的であ
る。電解メッキ法によるＡｕバンプ電極の形成方法を以
下に説明する。
極に接続される。バンプ電極はＡｕバンプが代表的であ
り、その形成は電解メッキ法によるものが一般的であ
る。電解メッキ法によるＡｕバンプ電極の形成方法を以
下に説明する。
【０００４】例えば、内部の半導体素子に繋がるＡｌパ
ッドが電気的接続領域表面を露出させ周囲を保護膜が被
覆している。まず、バリアメタル層及び保護金属層の積
層、すなわちアンダーバンプメタル層をスパッタ法によ
り形成する。その後、フォトリソグラフィ技術によりＡ
ｌパッドの電気的接続領域及びその周囲部を露出させた
バンプ形成用のレジストを形成する。
ッドが電気的接続領域表面を露出させ周囲を保護膜が被
覆している。まず、バリアメタル層及び保護金属層の積
層、すなわちアンダーバンプメタル層をスパッタ法によ
り形成する。その後、フォトリソグラフィ技術によりＡ
ｌパッドの電気的接続領域及びその周囲部を露出させた
バンプ形成用のレジストを形成する。
【０００５】次に、このレジストのパターンに従って電
解メッキ法によりＡｕをメッキ成長させる。その後、レ
ジストを剥離してからメッキ成長したＡｕをマスクにし
てアンダーバンプメタル層をウェットエッチングする
（層の種類数分）。その後はアニールなどを経てＡｕバ
ンプを形成する。各所で適宜洗浄工程も入る。
解メッキ法によりＡｕをメッキ成長させる。その後、レ
ジストを剥離してからメッキ成長したＡｕをマスクにし
てアンダーバンプメタル層をウェットエッチングする
（層の種類数分）。その後はアニールなどを経てＡｕバ
ンプを形成する。各所で適宜洗浄工程も入る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記電
解メッキ法によるバンプ形成プロセスは長く、よりいっ
そうの短縮合理化が要求されている。そこで、最近実用
化の段階に入っているのが、無電解メッキ法によるバン
プ電極の形成である。無電解メッキ法で形成したバンプ
電極は、アンダーバンプメタル層のスパッタ形成及びエ
ッチング、メッキ成長用のレジストの形成等が省略でき
る。このようなことから、大幅なプロセスの短縮が可能
で、安価で納期の早いバンプ電極の形成が実現されるも
のとして注目されている。
解メッキ法によるバンプ形成プロセスは長く、よりいっ
そうの短縮合理化が要求されている。そこで、最近実用
化の段階に入っているのが、無電解メッキ法によるバン
プ電極の形成である。無電解メッキ法で形成したバンプ
電極は、アンダーバンプメタル層のスパッタ形成及びエ
ッチング、メッキ成長用のレジストの形成等が省略でき
る。このようなことから、大幅なプロセスの短縮が可能
で、安価で納期の早いバンプ電極の形成が実現されるも
のとして注目されている。
【０００７】図６は、無電解メッキ法を利用して形成す
る従来の金属メッキバンプの自己析出成長を示す断面図
である。メッキ成長用のレジストの形成が省略された場
合、メッキ成長は等方性であるから、パッドＰＡＤ周辺
の保護膜ＰＦにまで大きく広がるメッキバンプＢＭＰが
形成されることになる。
る従来の金属メッキバンプの自己析出成長を示す断面図
である。メッキ成長用のレジストの形成が省略された場
合、メッキ成長は等方性であるから、パッドＰＡＤ周辺
の保護膜ＰＦにまで大きく広がるメッキバンプＢＭＰが
形成されることになる。
【０００８】微細ピッチに対応できるストレート形状の
バンプを形成しようとすれば、メッキ成長用のレジスト
ＲＳＴを形成し、横方向の成長を規制しなければならな
い。このような技術は、例えば特開平５−３３５３１５
に開示されている。メッキ成長用のレジストＲＳＴを形
成することにより、工数の増加を招き、コストも増大す
る。
バンプを形成しようとすれば、メッキ成長用のレジスト
ＲＳＴを形成し、横方向の成長を規制しなければならな
い。このような技術は、例えば特開平５−３３５３１５
に開示されている。メッキ成長用のレジストＲＳＴを形
成することにより、工数の増加を招き、コストも増大す
る。
【０００９】本発明は上記のような事情を考慮してなさ
れたもので、工数の増加を最小限に抑えつつストレート
形状に富んだ無電解メッキバンプを備える半導体装置及
びその製造方法を提供しようとするものである。
れたもので、工数の増加を最小限に抑えつつストレート
形状に富んだ無電解メッキバンプを備える半導体装置及
びその製造方法を提供しようとするものである。
【００１０】
【課題を解決するための手段】本発明に係る半導体装置
は、基板上に形成され、電気的接続領域を有するパッド
部材と、前記パッド部材上の周囲部を含み前記電気的接
続領域の周りに形成された１層以上の保護膜と、前記保
護膜に対しては無電解メッキ液を寄せ付けない疎水化表
面が構成されつつ選択的に前記電気的接続領域の直上方
向へ自己析出させた無電解メッキ金属層を含むバンプ電
極とを具備したことを特徴とする。
は、基板上に形成され、電気的接続領域を有するパッド
部材と、前記パッド部材上の周囲部を含み前記電気的接
続領域の周りに形成された１層以上の保護膜と、前記保
護膜に対しては無電解メッキ液を寄せ付けない疎水化表
面が構成されつつ選択的に前記電気的接続領域の直上方
向へ自己析出させた無電解メッキ金属層を含むバンプ電
極とを具備したことを特徴とする。
【００１１】本発明に係る半導体装置によれば、上記保
護膜では疎水化表面を構成し上記無電解メッキ金属層は
直上方向への異方性成長が顕著となり、バンプのストレ
ート形状に寄与する。また、上記無電解メッキ金属層
は、無電解Ｎｉメッキ層、無電解Ａｕメッキ層のうち、
少なくとも一つを含んでいることを特徴とする。
護膜では疎水化表面を構成し上記無電解メッキ金属層は
直上方向への異方性成長が顕著となり、バンプのストレ
ート形状に寄与する。また、上記無電解メッキ金属層
は、無電解Ｎｉメッキ層、無電解Ａｕメッキ層のうち、
少なくとも一つを含んでいることを特徴とする。
【００１２】本発明に係る半導体装置の製造方法は、無
電解メッキ法を利用してＳｉウェハ上の電気的接続領域
に無電解メッキ金属層を形成する方法に関し、前記Ｓｉ
ウェハを無電解メッキ液に浸漬する前において少なくと
も前記電気的接続領域周辺の保護膜表面に対し前記無電
解メッキ液を寄せ付けない疎水化処理を施すことを特徴
としている。
電解メッキ法を利用してＳｉウェハ上の電気的接続領域
に無電解メッキ金属層を形成する方法に関し、前記Ｓｉ
ウェハを無電解メッキ液に浸漬する前において少なくと
も前記電気的接続領域周辺の保護膜表面に対し前記無電
解メッキ液を寄せ付けない疎水化処理を施すことを特徴
としている。
【００１３】本発明のより好ましい実施態様としての半
導体装置の製造方法は、無電解メッキ法を利用してＳｉ
ウェハ上の電気的接続領域に無電解メッキ金属層を形成
する方法に関し、前記Ｓｉウェハを無電解メッキ液に浸
漬する前において少なくとも前記電気的接続領域周辺の
Ｓｉを含む保護膜に対しシランカップリング剤による表
面処理を行うことを特徴としている。
導体装置の製造方法は、無電解メッキ法を利用してＳｉ
ウェハ上の電気的接続領域に無電解メッキ金属層を形成
する方法に関し、前記Ｓｉウェハを無電解メッキ液に浸
漬する前において少なくとも前記電気的接続領域周辺の
Ｓｉを含む保護膜に対しシランカップリング剤による表
面処理を行うことを特徴としている。
【００１４】本発明のさらに好ましい実施態様としての
半導体装置の製造方法は、Ｓｉウェハ上に選択的にパッ
ド部材を形成する工程と、前記パッド部材を覆うように
１層以上の保護膜を被覆する工程と、前記パッド部材上
の周囲部に前記保護膜を残し前記パッド部材における電
気的接続領域表面を露出させるリソグラフィ工程と、前
記保護膜へのシランカップリング剤による表面の疎水化
処理工程と、前記Ｓｉウェハを無電解メッキ液に浸漬し
前記電気的接続領域の直上方向へ金属層を自己析出させ
る無電解メッキ工程とを具備したことを特徴とする。
半導体装置の製造方法は、Ｓｉウェハ上に選択的にパッ
ド部材を形成する工程と、前記パッド部材を覆うように
１層以上の保護膜を被覆する工程と、前記パッド部材上
の周囲部に前記保護膜を残し前記パッド部材における電
気的接続領域表面を露出させるリソグラフィ工程と、前
記保護膜へのシランカップリング剤による表面の疎水化
処理工程と、前記Ｓｉウェハを無電解メッキ液に浸漬し
前記電気的接続領域の直上方向へ金属層を自己析出させ
る無電解メッキ工程とを具備したことを特徴とする。
【００１５】このような本発明に係る半導体装置の製造
方法によれば、Ｓｉウェハを無電解メッキ液に浸漬した
ときには上記保護膜において無電解メッキ液の接近が阻
止される。これにより、無電解メッキ金属層は直上方向
への異方性成長が顕著となり、バンプのストレート形状
に寄与する。
方法によれば、Ｓｉウェハを無電解メッキ液に浸漬した
ときには上記保護膜において無電解メッキ液の接近が阻
止される。これにより、無電解メッキ金属層は直上方向
への異方性成長が顕著となり、バンプのストレート形状
に寄与する。
【００１６】また、無電解メッキ金属層のバンプとして
少なくとも信頼性が得られる定評のある構成とするため
に、上記発明に係る無電解メッキ工程は、無電解Ｎｉメ
ッキ層の形成工程を含み、さらにこの無電解メッキ工程
の後、ＮｉとＡｕの置換メッキを施すことを特徴とす
る。あるいは、上記発明に係る無電解メッキ工程は、無
電解Ｎｉメッキ層を形成した後、その上に無電解Ａｕメ
ッキ層を形成する工程を含むことを特徴とする。
少なくとも信頼性が得られる定評のある構成とするため
に、上記発明に係る無電解メッキ工程は、無電解Ｎｉメ
ッキ層の形成工程を含み、さらにこの無電解メッキ工程
の後、ＮｉとＡｕの置換メッキを施すことを特徴とす
る。あるいは、上記発明に係る無電解メッキ工程は、無
電解Ｎｉメッキ層を形成した後、その上に無電解Ａｕメ
ッキ層を形成する工程を含むことを特徴とする。
【００１７】
【発明の実施の形態】図１は、本発明の一実施形態に係
り、半導体装置におけるパッド部のバンプ電極構造を示
す断面図である。Ｓｉウェハ１０における集積回路上層
の絶縁膜（図示せず）上にパッド部材、例えばＡｌを主
成分とするＡｌパッド１１が形成されている。このＡｌ
パッド１１は図示しない内部の半導体素子に電気的に接
続されるものである。上記絶縁膜上とこのＡｌパッド１
１上の周囲部に保護膜（パッシベーション膜）１２が形
成されている。保護膜１２は、例えばＳｉＯ2 膜でな
る。ＳｉＮ膜でもよい。また、保護膜１２はＳｉＯ2 膜
／ＳｉＮ膜の積層形態など多層にしてもよく、様々考え
られる。
り、半導体装置におけるパッド部のバンプ電極構造を示
す断面図である。Ｓｉウェハ１０における集積回路上層
の絶縁膜（図示せず）上にパッド部材、例えばＡｌを主
成分とするＡｌパッド１１が形成されている。このＡｌ
パッド１１は図示しない内部の半導体素子に電気的に接
続されるものである。上記絶縁膜上とこのＡｌパッド１
１上の周囲部に保護膜（パッシベーション膜）１２が形
成されている。保護膜１２は、例えばＳｉＯ2 膜でな
る。ＳｉＮ膜でもよい。また、保護膜１２はＳｉＯ2 膜
／ＳｉＮ膜の積層形態など多層にしてもよく、様々考え
られる。
【００１８】Ａｌパッド１１上において、保護膜１２の
被覆されていない電気的接続領域上にＮｉメッキを自己
析出させ固定した無電解Ｎｉメッキ層１３及びその上に
薄いＡｕメッキ層１４が形成されている。Ａｕメッキ層
１４はＮｉの酸化防止に寄与する。
被覆されていない電気的接続領域上にＮｉメッキを自己
析出させ固定した無電解Ｎｉメッキ層１３及びその上に
薄いＡｕメッキ層１４が形成されている。Ａｕメッキ層
１４はＮｉの酸化防止に寄与する。
【００１９】上記無電解Ｎｉメッキ層１３は、選択的に
この電気的接続領域の直上方向へ自己析出させた構成と
なっている。本発明ではメッキ成長時に、指向性を持た
せるため、保護膜１２に対し無電解メッキ液を寄せ付け
ない疎水化表面が構成されている。Ａｕメッキ層１４
は、ＮｉとＡｕの置換メッキ層である。Ａｕメッキ層１
４は、Ａｕの無電解メッキ層で構成されていてもよい。
この電気的接続領域の直上方向へ自己析出させた構成と
なっている。本発明ではメッキ成長時に、指向性を持た
せるため、保護膜１２に対し無電解メッキ液を寄せ付け
ない疎水化表面が構成されている。Ａｕメッキ層１４
は、ＮｉとＡｕの置換メッキ層である。Ａｕメッキ層１
４は、Ａｕの無電解メッキ層で構成されていてもよい。
【００２０】上記実施形態によれば、Ａｌパッド１１上
において、周囲の保護膜１２を除く電気的接続領域の直
上方向に自己析出させた構成の無電解Ｎｉメッキ層１３
及びＡｕメッキ層１４が配される。これにより、ストレ
ート性の良好な無電解メッキバンプＢＭＰが実現され
る。無電解Ｎｉメッキ層１３はＡｕに比べてメッキ成長
速度も大きく、安価で信頼性にも定評がある。
において、周囲の保護膜１２を除く電気的接続領域の直
上方向に自己析出させた構成の無電解Ｎｉメッキ層１３
及びＡｕメッキ層１４が配される。これにより、ストレ
ート性の良好な無電解メッキバンプＢＭＰが実現され
る。無電解Ｎｉメッキ層１３はＡｕに比べてメッキ成長
速度も大きく、安価で信頼性にも定評がある。
【００２１】図２〜図５は、それぞれ上記図１における
バンプ電極の製造方法の一例を工程順に示す断面図であ
る。Ｓｉウェハ１０内部に半導体素子により集積回路
（図示せず）が構成され、その後、図２に示すように、
半導体基板上層の絶縁膜（図示せず）上にＡｌを主成分
とするＡｌパッド１１を形成する。その後、ＣＶＤ（化
学気相成長）法により、Ａｌパッド１１を覆うように全
面に、例えばＳｉＯ2 膜でなる保護膜（パッシベーショ
ン膜）１２を被覆する。次に、リソグラフィ工程によ
り、Ａｌパッド１１上の周囲部に保護膜１２を残し、Ａ
ｌパッド１１における電気的接続領域表面を露出させ
る。
バンプ電極の製造方法の一例を工程順に示す断面図であ
る。Ｓｉウェハ１０内部に半導体素子により集積回路
（図示せず）が構成され、その後、図２に示すように、
半導体基板上層の絶縁膜（図示せず）上にＡｌを主成分
とするＡｌパッド１１を形成する。その後、ＣＶＤ（化
学気相成長）法により、Ａｌパッド１１を覆うように全
面に、例えばＳｉＯ2 膜でなる保護膜（パッシベーショ
ン膜）１２を被覆する。次に、リソグラフィ工程によ
り、Ａｌパッド１１上の周囲部に保護膜１２を残し、Ａ
ｌパッド１１における電気的接続領域表面を露出させ
る。
【００２２】次に、図３に示すように、上記Ａｌパッド
１１上の電気的接続領域において、Ｚｎを置換する前処
理、すなわちジンケート処理を施す。ジンケート処理は
Ｚｎイオンの入った処理液に浸漬し、２Ａｌ＋３Ｚｎ2+
→２Ａｌ3+＋３Ｚｎの反応によりＺｎを置換するもので
ある。このジンケート処理は純粋による洗浄工程を介在
させて複数回行ってもよい。これにより、よりＺｎ粒子
の細かい層ができて均質なバンプ形成に寄与する。
１１上の電気的接続領域において、Ｚｎを置換する前処
理、すなわちジンケート処理を施す。ジンケート処理は
Ｚｎイオンの入った処理液に浸漬し、２Ａｌ＋３Ｚｎ2+
→２Ａｌ3+＋３Ｚｎの反応によりＺｎを置換するもので
ある。このジンケート処理は純粋による洗浄工程を介在
させて複数回行ってもよい。これにより、よりＺｎ粒子
の細かい層ができて均質なバンプ形成に寄与する。
【００２３】次に、図４に示すように、シランカップリ
ング剤を用いて表面処理する。すなわち、保護膜１２の
Ｓｉと化学結合する加水分解性基を介して反応基（アル
キル基）を保護膜１２表面に固定させる（図中×印で示
す）。これにより、保護膜１２の表面は疎水性が付与さ
れ、後の工程における無電解メッキ液の接近防止、選択
性向上に寄与する。
ング剤を用いて表面処理する。すなわち、保護膜１２の
Ｓｉと化学結合する加水分解性基を介して反応基（アル
キル基）を保護膜１２表面に固定させる（図中×印で示
す）。これにより、保護膜１２の表面は疎水性が付与さ
れ、後の工程における無電解メッキ液の接近防止、選択
性向上に寄与する。
【００２４】その後、図５に示すように、Ｎｉイオン、
還元剤（一般的には次亜リン酸Ｎａ）、安定剤、緩衝剤
を主成分としたメッキ液に浸漬し、Ｎｉの金属成分を自
己析出させる。このとき、上記保護膜１２の疎水化処理
によって、保護膜１２表面はメッキ液を寄せ付けず、Ａ
ｌパッド１１の電気的接続領域直上（垂直方向）へのＮ
ｉ供給が多くなる。
還元剤（一般的には次亜リン酸Ｎａ）、安定剤、緩衝剤
を主成分としたメッキ液に浸漬し、Ｎｉの金属成分を自
己析出させる。このとき、上記保護膜１２の疎水化処理
によって、保護膜１２表面はメッキ液を寄せ付けず、Ａ
ｌパッド１１の電気的接続領域直上（垂直方向）へのＮ
ｉ供給が多くなる。
【００２５】これにより、Ａｌパッド１１上において、
周囲の保護膜１２を除く電気的接続領域の直上方向へ指
向する異方性Ｎｉメッキ成長が達成される。こうして、
予定したバンプの高さの９９％程度までをストレート性
の良好な無電解Ｎｉメッキ層１３で形成する。
周囲の保護膜１２を除く電気的接続領域の直上方向へ指
向する異方性Ｎｉメッキ成長が達成される。こうして、
予定したバンプの高さの９９％程度までをストレート性
の良好な無電解Ｎｉメッキ層１３で形成する。
【００２６】その後、Ａｕイオン、還元剤、安定剤、緩
衝剤を主成分としたメッキ液に浸漬し、無電解Ａｕメッ
キを施す。ここではＡｕの自己析出量が所望の厚さにな
るまでメッキ時間を制御する（Ａｕメッキ層１４）。そ
の後、洗浄して前記図１に示されるような無電解メッキ
バンプＢＭＰが完成する。
衝剤を主成分としたメッキ液に浸漬し、無電解Ａｕメッ
キを施す。ここではＡｕの自己析出量が所望の厚さにな
るまでメッキ時間を制御する（Ａｕメッキ層１４）。そ
の後、洗浄して前記図１に示されるような無電解メッキ
バンプＢＭＰが完成する。
【００２７】Ａｕメッキ層１４を形成する際のＡｕメッ
キ析出速度は、その前の無電解Ｎｉメッキ工程における
Ｎｉメッキ析出速度の１／１００以下であり極めて遅
い。従って、Ａｕの厚みをより大きくしようとすればそ
れなりの時間がかかる。
キ析出速度は、その前の無電解Ｎｉメッキ工程における
Ｎｉメッキ析出速度の１／１００以下であり極めて遅
い。従って、Ａｕの厚みをより大きくしようとすればそ
れなりの時間がかかる。
【００２８】上記実施形態の方法によれば、Ｓｉウェハ
を無電解メッキ液に浸漬したときには保護膜１２は表面
の疎水化処理により無電解メッキ液の接近が阻止され
る。これにより、無電解メッキ金属層（Ｎｉメッキ層１
３）は直上方向への異方性成長が顕著となり、バンプの
ストレート形状に寄与する。
を無電解メッキ液に浸漬したときには保護膜１２は表面
の疎水化処理により無電解メッキ液の接近が阻止され
る。これにより、無電解メッキ金属層（Ｎｉメッキ層１
３）は直上方向への異方性成長が顕著となり、バンプの
ストレート形状に寄与する。
【００２９】バンプ電極ＢＭＰは、横方向の成長を規制
するメッキ成長用のレジストなしに良好なストレート形
状となる。すなわち、無電解メッキ法が本来持っている
プロセス簡略化の効果を十分に発揮したバンプ形成が達
成されるのである。
するメッキ成長用のレジストなしに良好なストレート形
状となる。すなわち、無電解メッキ法が本来持っている
プロセス簡略化の効果を十分に発揮したバンプ形成が達
成されるのである。
【００３０】
【発明の効果】以上説明したように本発明によれば、無
電解メッキバンプの形成において、電気的接続領域以外
の部分を疎水化処理して無電解メッキ液を寄せ付けない
ような構成とする。これにより、無電解メッキの異方性
成長（電気的接続領域の直上方向へのメッキ成長）を促
す。電解メッキ法と比べて形成のプロセスが大幅に短縮
できる利点を活かしたまま無電解メッキバンプにストレ
ート形状を容易に付与できる。この結果、工数の増加を
最小限に抑えつつストレート形状に富んだ無電解メッキ
バンプを備える半導体装置及びその製造方法を提供する
ことができる。
電解メッキバンプの形成において、電気的接続領域以外
の部分を疎水化処理して無電解メッキ液を寄せ付けない
ような構成とする。これにより、無電解メッキの異方性
成長（電気的接続領域の直上方向へのメッキ成長）を促
す。電解メッキ法と比べて形成のプロセスが大幅に短縮
できる利点を活かしたまま無電解メッキバンプにストレ
ート形状を容易に付与できる。この結果、工数の増加を
最小限に抑えつつストレート形状に富んだ無電解メッキ
バンプを備える半導体装置及びその製造方法を提供する
ことができる。
【図１】本発明の一実施形態に係り、半導体装置におけ
るパッド部のバンプ電極構造を示す断面図である。
るパッド部のバンプ電極構造を示す断面図である。
【図２】図１におけるバンプ電極の製造方法の一例を工
程順に示す第１の断面図である。
程順に示す第１の断面図である。
【図３】図１におけるバンプ電極の製造方法の一例を工
程順に示す第２の断面図である。
程順に示す第２の断面図である。
【図４】図１におけるバンプ電極の製造方法の一例を工
程順に示す第３の断面図である。
程順に示す第３の断面図である。
【図５】図１におけるバンプ電極の製造方法の一例を工
程順に示す第４の断面図である。
程順に示す第４の断面図である。
【図６】無電解メッキ法を利用して形成する従来の金属
メッキバンプの自己析出成長を示す断面図である。
メッキバンプの自己析出成長を示す断面図である。
１０…Ｓｉ基板 １１…Ａｌパッド １２…保護膜 １３…無電解Ｎｉメッキ層 １４…Ａｕメッキ層（無電解Ａｕメッキ層） ＢＭＰ…無電解メッキバンプ
Claims (7)
- 【請求項１】 基板上に形成され、電気的接続領域を有
するパッド部材と、 前記パッド部材上の周囲部を含み前記電気的接続領域の
周りに形成された１層以上の保護膜と、 前記保護膜に対しては無電解メッキ液を寄せ付けない疎
水化表面が構成されつつ選択的に前記電気的接続領域の
直上方向へ自己析出させた無電解メッキ金属層を含むバ
ンプ電極と、を具備したことを特徴とする半導体装置。 - 【請求項２】 前記無電解メッキ金属層は、無電解Ｎｉ
メッキ層、無電解Ａｕメッキ層のうち、少なくとも一つ
を含んでいることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 無電解メッキ法を利用してＳｉウェハ上
の電気的接続領域に無電解メッキ金属層を形成する方法
に関し、 前記Ｓｉウェハを無電解メッキ液に浸漬する前において
少なくとも前記電気的接続領域周辺の保護膜表面に対し
前記無電解メッキ液を寄せ付けない疎水化処理を施すこ
とを特徴とした半導体装置の製造方法。 - 【請求項４】 無電解メッキ法を利用してＳｉウェハ上
の電気的接続領域に無電解メッキ金属層を形成する方法
に関し、 前記Ｓｉウェハを無電解メッキ液に浸漬する前において
少なくとも前記電気的接続領域周辺のＳｉを含む保護膜
に対しシランカップリング剤による表面処理を行うこと
を特徴とした半導体装置の製造方法。 - 【請求項５】 Ｓｉウェハ上に選択的にパッド部材を形
成する工程と、 前記パッド部材を覆うように１層以上の保護膜を被覆す
る工程と、 前記パッド部材上の周囲部に前記保護膜を残し前記パッ
ド部材における電気的接続領域表面を露出させるリソグ
ラフィ工程と、 前記保護膜へのシランカップリング剤による表面の疎水
化処理工程と、 前記Ｓｉウェハを無電解メッキ液に浸漬し前記電気的接
続領域の直上方向へ金属層を自己析出させる無電解メッ
キ工程と、を具備したことを特徴とする半導体装置の製
造方法。 - 【請求項６】 前記無電解メッキ工程は無電解Ｎｉメッ
キ層の形成工程を含み、さらにこの無電解メッキ工程の
後、ＮｉとＡｕの置換メッキを施すことを特徴とする請
求項５記載の半導体装置の製造方法。 - 【請求項７】 前記無電解メッキ工程は、無電解Ｎｉメ
ッキ層を形成した後、その上に無電解Ａｕメッキ層を形
成する工程を含むことを特徴とする請求項５記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000211810A JP2002026055A (ja) | 2000-07-12 | 2000-07-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000211810A JP2002026055A (ja) | 2000-07-12 | 2000-07-12 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002026055A true JP2002026055A (ja) | 2002-01-25 |
Family
ID=18707845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000211810A Withdrawn JP2002026055A (ja) | 2000-07-12 | 2000-07-12 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002026055A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7425766B2 (en) | 2004-02-02 | 2008-09-16 | Matsushita Electric Industrial Co., Ltd. | Film substrate, fabrication method thereof, and image display substrate |
| CN100433950C (zh) * | 2004-02-02 | 2008-11-12 | 松下电器产业株式会社 | 薄膜基板的制造方法 |
| US7733613B2 (en) | 2002-12-05 | 2010-06-08 | Panasonic Corporation | Method for manufacturing a magnetoresistive-effect device |
| WO2019151078A1 (ja) * | 2018-02-01 | 2019-08-08 | 東京エレクトロン株式会社 | 多層配線の形成方法および記憶媒体 |
-
2000
- 2000-07-12 JP JP2000211810A patent/JP2002026055A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7733613B2 (en) | 2002-12-05 | 2010-06-08 | Panasonic Corporation | Method for manufacturing a magnetoresistive-effect device |
| US7425766B2 (en) | 2004-02-02 | 2008-09-16 | Matsushita Electric Industrial Co., Ltd. | Film substrate, fabrication method thereof, and image display substrate |
| CN100433950C (zh) * | 2004-02-02 | 2008-11-12 | 松下电器产业株式会社 | 薄膜基板的制造方法 |
| US7833910B2 (en) | 2004-02-02 | 2010-11-16 | Panasonic Corporation | Film substrate, fabrication method thereof, and image display substrate |
| WO2019151078A1 (ja) * | 2018-02-01 | 2019-08-08 | 東京エレクトロン株式会社 | 多層配線の形成方法および記憶媒体 |
| JPWO2019151078A1 (ja) * | 2018-02-01 | 2021-01-14 | 東京エレクトロン株式会社 | 多層配線の形成方法および記憶媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028011A (en) | Method of forming electric pad of semiconductor device and method of forming solder bump | |
| US3761309A (en) | Ctor components into housings method of producing soft solderable contacts for installing semicondu | |
| KR100375460B1 (ko) | 전기 접속용 도전 패드를 형성하기 위한 방법 및 형성된 도전 패드 | |
| US4182781A (en) | Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating | |
| US7294565B2 (en) | Method of fabricating a wire bond pad with Ni/Au metallization | |
| US20050164500A1 (en) | Selective passivation of exposed silicon | |
| DE102013108704B4 (de) | Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung | |
| JP2001514334A (ja) | チタン含有面上の無電解銅めっき | |
| JPH0364925A (ja) | 集積回路チツプ実装構造及びその形成方法 | |
| JP2008502156A (ja) | 接触抵抗が低減された半導体デバイス | |
| US6686660B2 (en) | Semiconductor device | |
| EP1500136A1 (en) | Semiconductor device and method of manufacturing same | |
| US6806556B2 (en) | Semiconductor wafer, method of manufacturing semiconductor wafer having bumps, semiconductor chip having bumps and method of manufacturing the same, semiconductor device, circuit board, and electronic equipment | |
| US20030052415A1 (en) | Solder bump structure and a method of forming the same | |
| JP2002026055A (ja) | 半導体装置及びその製造方法 | |
| JP4196314B2 (ja) | Ｎｉ電極層の形成方法 | |
| JPH06140409A (ja) | 半導体装置の製法 | |
| JP3274381B2 (ja) | 半導体装置の突起電極形成方法 | |
| JP2001244289A (ja) | 半導体装置およびその製造方法 | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| JP3308882B2 (ja) | 半導体装置の電極構造の製造方法 | |
| JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH09326395A (ja) | 半導体装置の電極形成方法 | |
| JP3242827B2 (ja) | 半導体装置の製造方法 | |
| JP3297717B2 (ja) | 半導体装置の電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |