JP2004179589A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004179589A
JP2004179589A JP2002347116A JP2002347116A JP2004179589A JP 2004179589 A JP2004179589 A JP 2004179589A JP 2002347116 A JP2002347116 A JP 2002347116A JP 2002347116 A JP2002347116 A JP 2002347116A JP 2004179589 A JP2004179589 A JP 2004179589A
Authority
JP
Japan
Prior art keywords
wiring
mask
copper
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002347116A
Other languages
English (en)
Inventor
Hiroshi Horikoshi
浩 堀越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002347116A priority Critical patent/JP2004179589A/ja
Publication of JP2004179589A publication Critical patent/JP2004179589A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】銅配線を採用する半導体装置の製造方法において、無電解めっきにより銅配線上に選択的に成膜されるとされるCo−W−P膜が配線部分以外、例えば絶縁膜上に形成されないようにして、製造歩留りの向上を図る。
【解決手段】基板上に形成された第3絶縁膜17に表面が露出された状態で埋め込まれた銅を含む材料からなる第2配線21表面を被覆するもので銅の拡散を防止するバリア膜26を形成する工程を備えた半導体装置の製造方法であって、バリア膜26は、第3絶縁膜17上に、第2配線21上に開口部24を設けたマスク23を形成する工程と、マスク23を用いて置換めっきにより第2配線21上に触媒金属層25を形成する工程と、マスク23を用いて触媒金属層25を利用する無電解めっきにより第2配線21上を被覆するバリア膜26を形成する工程と、マスク23を除去する工程とを備えている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、詳しくは半導体装置の銅配線上に銅拡散防止膜を形成する半導体装置の製造方法に関する。
【0002】
【従来の技術】
従来、半導体基板上に形成する高密度集積回路の微細配線には、デザインルールの縮小化に伴い、配線容量の低減のため、銅(Cu)が適用されることが一般的となりつつある。銅は比抵抗が1.8μΩcmと低く、半導体装置の高速化に有利な上に、エレクトロマイグレーション耐性が従来から使用されてきたアルミニウム系合金に比べて一桁程度高くなっている。このように、銅配線を適用すると、配線容量の低減はもとより、配線の信頼性も向上することはよく知られている。
【0003】
銅は層間絶縁膜として一般に用いられる酸化シリコン膜に拡散し易いため、銅配線を銅の拡散を防止するバリア膜で被覆する必要がある。銅配線は例えば図5に示すようなプロセスにより形成される。図5の(1)に示すように、基板(図示せず)上に形成された第1絶縁膜111には配線溝112内にバリア膜113を介して溝配線構造の銅もしくは銅合金からなる第1配線114が形成されている。さらに、第1絶縁膜111上に上記第1配線114を覆うように銅の拡散を防止するバリア膜115が形成され、さらに第2絶縁膜116、第3絶縁膜117が形成されている。上記第3絶縁膜117から第2絶縁膜116およびバリア膜115を貫通する接続孔118を形成するとともに前記第3絶縁膜117に第2配線を形成する配線溝119を形成する。次いで、上記配線溝119および接続孔118の各内面、および上記第3絶縁膜117上に銅の拡散を防止するバリア膜120を形成した後、さらに銅めっきのシード層となる銅シード層131を形成する。
【0004】
次に、図5の(2)に示すように、上記銅シード層131を用いた銅の電解めっき法により、上記接続孔118および配線溝119を埋め込むように上記銅シード層131上に銅を堆積して銅膜132を形成する。
【0005】
次に、図5の(3)に示すように、第3絶縁膜117上の余剰な銅膜132(銅シード層131も含む)、バリア膜120を、例えば、化学的機械研磨(以下CMPという、CMPはChemical Mechanical Polishingの略)により除去する。その結果、上記配線溝119内に第2配線121が形成され、上記接続孔118内に上記第1配線114に接続するプラグ122が形成される。
【0006】
次に、図5の(4)に示すように、上記第3絶縁膜117上に、銅からなる第2配線121上を被覆するように、銅の拡散を防止するバリア絶縁膜127を形成する。そして、上記プロセスを順次、繰り返すことにより、半導体装置の多層配線構造を形成することができる。
【0007】
一方、銅配線の適用には、以下のようなデメリットが存在する。▲1▼銅拡散を抑制するために、誘電率の高い窒化シリコン(SiN)、炭化シリコン(SiC)等のバリア絶縁膜を必要する。このような誘電率の高い絶縁材料は配線容量を上昇させることになる。すなわち、RC遅延(抵抗Rと容量Cによる配線の遅延)が大きくなるという問題を有している。▲2▼銅配線と上記バリア絶縁膜との界面はエレクトロマイグレーション(EM)耐性に弱い。
【0008】
上記のようなデメリットを回避するために、銅配線上に金属系の銅拡散防止材料を成膜する方法が適用されている。例えば、窒化チタン(TiN)等のバリア膜を全面に成膜し、化学的機械研磨(以下、CMPという)にて銅配線部分のみバリア膜を残す方法、選択的な成膜が可能なCVD法により銅配線上のみにタングステン膜を形成する方法等がある。また、RC遅延を改善し、エレクトロマイグレーション耐性に優れていて、銅の拡散防止性に優れている材料としてコバルトタングステンリン(CoWP)が提案されている。CoWPは、無電解めっきにより選択的に銅配線上のみに成膜できるという特徴も有する。(例えば、特許文献1参照。)。この技術は、上記2つの技術と比較して、簡易な装置で形成が可能であり、ランニングコストも安価であることから、有力な技術である。
【0009】
以下に、銅配線上へのCoWP無電解めっき成膜方法および原理について簡単に説明する。無電解めっき法により、CoWPを銅配線上に選択的に成膜させるためには、無電解めっきを開始するための触媒層が必要となる。ところが、銅は触媒活性度が低いため、CoWPを析出させるための十分な触媒として働かない。そこで、一般的にパラジウム(Pd)などの触媒金属層を銅表面に置換めっきにより形成する方法が用いられている。
【0010】
置換めっきは、異種金属のイオン化傾向の相違を利用するものである。銅はパラジウムに比べ電気化学的に卑な金属であるから、例えば塩化パラジウムの塩酸溶液中に銅を浸すと、銅の溶解に伴って放出される電子が、溶液中の貴金属であるパラジウムイオンに転移し、卑金属の銅表面上にパラジウムが析出される。必然的に金属ではない絶縁膜の表面ではパラジウムの置換反応は起こらないため、パラジウム触媒層は銅表面上のみに形成されることになる。引き続きこのパラジウム層を触媒として、銅配線上にのみ無電解めっき反応を開始させてCoWPによるバリアメタル層を形成する。
【0011】
【特許文献1】
特開2001−230220号公報(第3−4頁、図1)
【0012】
【発明が解決しようとする課題】
しかしながら、無電解めっき法による銅配線上への選択的成膜には、前述したように、大きなメリットがあるが、その一方、その選択性を維持することに困難がある。選択性劣化の要因はいくつかあるが、主なる要因は触媒に用いているパラジュウム(Pd)置換めっき時に発生している。置換めっきでは、その名のとおり、配線である銅とパラジウムとのイオン化傾向の違いから、下記化学式(1)に示すように銅が溶解する環境において、溶解された銅のサイトに、下記化学式(2)に示すようにパラジウムが置換されて成膜される現象である。
【0013】
【化1】
Figure 2004179589
【0014】
【化2】
Figure 2004179589
【0015】
すなわち、置換めっき液中に溶解・イオン化された銅(Cu)は、置換めっき溶液中に溶けることになるが、溶液中の電子を捕獲し、銅(Cu)原子として、再付着するものも存在する。再付着された銅が配線上ならば、何ら問題はないが、フィールド(絶縁膜)上に再付着されると、その銅サイトにパラジウムが置換されて、絶縁膜上にパラジウムが存在することになる。このことが、CoWPの無電解めっきの不確定要素となり、その後に成膜されるCoWPの無電解めっき膜が絶縁膜上にも形成されることになり、無電解めっき膜の選択性が破れることになる。このように、絶縁膜上にもCoWPの無電解めっき膜が形成されると、最悪の場合には、配線間ショートを発生させ、半導体装置の信頼性を失わせるような不良の原因となり、歩留りの低下を来すことになる。半導体で要求される100%近い配線歩留まりを達成するには、イオン化された銅を制御し、ウエハへの再付着をゼロにする必要がある。しかしながら、イオン化された銅を制御することは困難である。そこで、別の解決手段が求められていた。
【0016】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体装置の製造方法である。
【0017】
本発明の半導体装置の第1製造方法は、基板上に形成された絶縁膜に表面が露出された状態で埋め込まれた銅を含む材料からなる配線表面を被覆するもので銅の拡散を防止するバリア膜を形成する工程を備えた半導体装置の製造方法であって、前記バリア膜は、前記絶縁膜上に、前記配線上に開口部を設けたマスクを形成する工程と、前記マスクを用いて置換めっきにより前記配線上に触媒金属層を形成する工程と、前記マスクを用いて前記触媒金属層を利用する無電解めっきにより前記配線上を被覆する前記バリア膜を形成する工程と、前記マスクを除去する工程とを備えた製造方法である。
【0018】
上記半導体装置の第1製造方法では、触媒金属層を形成する前に配線上に開口部を設けたマスクを形成している。そして、触媒金属層を利用する無電解めっきにより配線上を被覆するバリア膜を形成した後、マスクを除去している。したがって、たとえ、触媒金属層を形成する工程でマスク上に触媒金属層が形成され、さらに無電解めっきによりマスク上の触媒金属層と置換されて、マスク上にバリア膜が形成されたとしても、その後にマスクを除去しているので、マスク上に形成された触媒金属層やバリア膜は、マスクとともに除去される。よって、絶縁膜上に配線間をショートするようなバリア膜は形成されない。このため、触媒金属層を利用する無電解めっきにより銅もしくは銅合金からなる配線上に選択的に銅の拡散を防止するバリア膜を形成することが可能になる。
【0019】
本発明の半導体装置の第2製造方法は、基板上に形成された絶縁膜に表面が露出された状態で埋め込まれた銅を含む材料からなる配線表面を被覆するもので銅の拡散を防止するバリア膜を形成する工程を備えた半導体装置の製造方法であって、前記バリア膜は、前記絶縁膜上に、前記配線上に開口部を設けたマスクを形成する工程と、前記マスクを用いて置換めっきにより前記配線上に触媒金属層を形成する工程と、前記マスクを除去する工程と前記触媒金属層を利用する無電解めっきにより前記配線上を被覆する前記バリア膜を形成する工程とを備えた製造方法である。
【0020】
上記半導体装置の第2製造方法では、触媒金属層を形成する前に配線上に開口部を設けたマスクを形成している。そして、触媒金属層を形成した後にマスクを除去している。したがって、たとえ、触媒金属層を形成する工程でマスク上に触媒金属層が形成されたとしても、その後にマスクを除去しているので、マスク上に形成された触媒金属層は、マスクとともに除去される。よって、絶縁膜上に配線間をショートするようなバリア膜を形成するような触媒金属層は存在しない。このため、その後に触媒金属層を利用する無電解めっきにより銅もしくは銅合金からなる配線上に選択的に銅の拡散を防止するバリア膜を形成しても、絶縁膜上に配線間をショートするようなバリア膜は形成されない。このため、触媒金属層を利用する無電解めっきにより銅もしくは銅合金からなる配線上に選択的に銅の拡散を防止するバリア膜を形成することが可能になる。
【0021】
本発明の半導体装置の第3製造方法は、基板上に形成された絶縁膜に表面が露出された状態で埋め込まれた銅を含む材料からなる配線表面を被覆するもので銅の拡散を防止するバリア膜を形成する工程を備えた半導体装置の製造方法であって、前記バリア膜は、置換めっきにより前記配線上に触媒金属層を形成する工程と、前記触媒金属層を形成した後の前記絶縁膜上に、前記配線上に開口部を設けたマスクを形成する工程と、前記マスクを用いて前記触媒金属層を利用する無電解めっきにより前記配線上を被覆する前記バリア膜を形成する工程と、前記マスクを除去する工程とを備えた製造方法である。
【0022】
上記半導体装置の第3製造方法では、無電解めっきを行う前に配線上に開口部を設けたマスクを形成している。そして、無電解めっき後にマスクを除去している。したがって、たとえ、絶縁膜上に触媒金属層が形成されたとしても、その後に絶縁膜上にマスクを形成しているので、マスク上には触媒金属層は形成されておらず、したがって、無電解めっきによりマスク上にはバリア膜は形成されない。そして無電解めっき後にマスクを除去しているので、たとえ、マスク上にバリア膜成分が付着したとしても、マスクとともにバリア膜成分は除去される。よって、絶縁膜上に配線間をショートするようなバリア膜は存在しない。このため、触媒金属層を利用する無電解めっきにより銅もしくは銅合金からなる配線上に選択的に銅の拡散を防止するバリア膜を形成することが可能になる。
【0023】
また本発明の上記各製造方法では、Cu配線が形成された配線上部にバリア性を有する被覆メタルを、選択的に形成することにより、以下のような作用がもたらされる。つまり、銅配線で広く適用されている誘電率の高い窒化シリコン(SiN)、炭化シリコン(SiC)等の絶縁膜を銅の拡散を防止するバリア膜に使用する必要がなくなるので、配線容量を低減することができ、半導体装置のより高速化が可能になる。また、配線の微細化に伴い、配線形状が縮小化するため、エレクトロマイグレーション耐性が劣化する方向にある。そのエレクトロマイグレーション耐性劣化の一つの要因には、絶縁膜と窒化シリコンや炭化シリコンからなるバリア膜との界面で発生するボイド形成がある。一方、本発明のように、金属系のバリア膜を適用することにより、銅もしくは銅合金からなる配線と窒化シリコン膜や炭化シリコン膜との接触がなくなり、さらに金属系バリア膜と銅もしくは銅合金からなる配線の金属系材料同士の接触になるので、エレクトロマイグレーション耐性の向上が期待できる。
【0024】
【発明の実施の形態】
本発明の半導体装置の第1製造方法に係る一実施の形態を、図1の概略構成断面図によって説明する。
【0025】
図1の(1)に示すように、基板(図示せず)上に形成された第1絶縁膜11には配線溝12内にバリア膜13を介して溝配線構造の銅もしくは銅合金からなる第1配線14が形成されている。さらに、第1絶縁膜11上に上記第1配線14を覆うように銅の拡散を防止するバリア絶縁膜15が形成され、さらに第2絶縁膜16、第3絶縁膜17が形成されている。
【0026】
上記第3絶縁膜17から第2絶縁膜16を通ってバリア絶縁膜15を貫通する接続孔18を形成するとともに前記第3絶縁膜17に第2配線を形成する配線溝19を形成する。次いで、上記配線溝19および接続孔18の各内面、および上記第3絶縁膜17上に銅の拡散を防止するバリア膜20を形成した後、さらに銅めっきのシード層となる銅シード層を形成する。次に、上記銅シード層を用いた銅の電解めっき法により、上記接続孔18および配線溝19を埋め込むように上記銅シード層上に銅を堆積して銅膜を形成する。次に、第3絶縁膜17上の余剰な銅膜(銅シード層も含む)、バリア膜20を、例えば、CMPにより除去する。その結果、上記配線溝19内に第2配線21が形成され、上記接続孔18内に上記第1配線14に接続するプラグ22が形成される。ここでは、第2配線21を銅で形成したが、第2配線21は銅を含む材料、例えば銅合金で形成される
もであってもよい。なお、本図1の図面では同一層の配線は代表して一部の配線に符号を付与している。
【0027】
次に、図1の(2)に示すように、上記第3絶縁膜17上に、上記第2配線21上を開口したマスク23を形成する。このマスク23は、例えば、上記第3絶縁膜17上に第2配線21を覆うようにレジスト膜を形成する。その後、リソグラフィー技術によりレジストを露光、現像して第2配線21上に開口部24が形成されるようにパターニングして形成される。
【0028】
上記マスク形成工程では、一般にレジストを厚くすることにより、レジスト加工(露光)は困難な方向であるため、できる限りレジスト膜厚が薄くするようにレジスト塗布を行う。なお、レジスト膜厚を厚くすることに関しては、次工程のめっき工程およびレジスト剥離工程には、全く利点はない。また、通常のドライエッチングに適用されるレジストマスクではレジスト耐性を上げるために、紫外線キュア(UVキュア)等を行うが、後述のプロセスではレジストにダメージを与える工程はないので、UVキュアは不要である。このように、UVキュアが不要なため、後述のレジスト剥離を容易に行うことができる。レジスト膜厚は厚くても例えば500nmとし、レジスト膜厚の薄い方の限界はレジスト露光時における下地からの反射によるパターン崩れが発生する限界の厚さと規定する。このように、レジスト膜厚を通常のエッチングマスクに用いるレジスト膜厚よりも薄く形成することにより、レジスト膜の加工が精度よくできるようになる。
【0029】
上記マスク23の開口部24は、上記第2配線21の表面の大きさと一致させることが望ましいが、隣接する第2配線21同士を隔絶する第3絶縁膜17上をマスク23が連続して形成されるものであれば、第2配線21表面の大きさよりも大きく形成することができる。例えば、露光装置によりパターニングされるマスク23の開口部24のパターンと第2配線21との合わせずれ量を考慮して、例えば、第2配線21の幅がw、上記合わせずれ量がxであるならば、少なくとも開口部24の幅Wは、W>w+2xとなる。なお、開口部24の幅の最大値は、第2配線21間の第3絶縁膜17上にマスク23が残る幅とする。このように開口部24の幅を設定すれば、第2配線21は開口部24内に全て露出されることになる。言い換えれば、開口部24は、第2配線21表面を全て露出する大きさに形成する必要がある。
【0030】
次に、図1の(3)に示すように、上記第2配線21表面に触媒金属層25を形成する。この触媒金属層25は銅との置換めっきにより形成される。したがって、銅よりもイオン化傾向の小さな金属を用いる。例えば上記触媒金属層25には、金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)等を用いることができる。この置換めっきにより形成される触媒金属層25は開口部24の底部全面を被覆する膜状に形成されてもよく、もしくは島状に形成されてもよい。少なくとも、後に行われるこの触媒金属層25を利用した無電解めっきによるバリア膜の形成工程において、バリア膜が膜状に成膜される密度に、触媒金属層25が形成されればよい。
【0031】
ここでは一例として、パラジウム置換めっきについて述べる。まず、パラジウム置換めっき工程を行う前に、第2配線21表面を自然酸化膜や有機汚染物質等が無いクリーンな状態にしておくことが望ましく、例えば希硫酸、希硝酸等の酸洗浄、シュウ酸、クエン酸等のカルボン酸基を有する有機酸による錯体化除去洗浄等のクリーニングプロセスを導入することは好ましい。ただし、上記クリーニングプロセスを実行しなくても、パラジウム置換めっきによりCuはエッチングされるので、必ずクリーニング工程を導入しなければならないということではない。
【0032】
パラジウム置換めっきには、硫酸パラジュウム、塩化パラジュウム等を適用する。本実施の形態では、硫酸パラジュウムを適用したときの条件を示す。硫酸パラジュウム置換めっきの主要なパラメータの条件範囲は以下のとおりである。パラジウム濃度は例えば2ppm以上1000ppm以下とし、水素イオン指数:pHは例えば5未満とする。また、置換めっきプロセス時の主要なパラメータ範囲は以下のとおりである。めっき液の温度は10℃以上80℃以下、めっきの方式は、一例として浸漬式もしくは回転スプレー方式とし、回転スプレー方式の場合には、基板の回転数を例えば10rpm以上1000rpm以下、めっき時間を例えば1秒以上180秒以下とする。そしてパラジウム置換めっきが終了した後、ウエハに付着された硫酸パラジュウムめっき液を純水にて十分に洗い流す。上記説明した値は一例であって、適宜、めっき条件は設定される。
【0033】
最後に、めっき液を純水で流しきれない場合には、希釈された酸または錯体形成洗浄液にて、マスク23上に残った硫酸パラジュウムを除去する洗浄工程を導入してもよい。この洗浄工程を導入することにより、クロスコンタミネーションによる汚染等が低減され、より安定でかつ再現性のあるプロセスが可能となる。ただし、この洗浄工程は必ずしも必要ではない。
【0034】
次に、図1の(4)に示すように、触媒金属層25を利用した無電解めっきにより、上記第2配線21表面に銅の拡散を防止するバリア膜26を形成する。このバリア膜26としては、コバルト系の膜もしくはニッケル系の膜がある。また拡散防止効果をさらに向上させるために、タングステン(W)、タンタル(Ta)、チタン(Ti)、ジルコニウム(Zn)、バナジウム(V)、モリブデン(Mo)、ニオブ(Nb)等を添加剤として混入させることも好ましい。ここでは、コバルト−タングステン−リン(Co−W−P)のバリア膜26について説明する。
【0035】
Co−W−Pの無電解めっき成膜では、ナトリウム塩の含有されためっき液が一般的であるが、アルカリ金属の半導体デバイス中への含有はデバイス特性に悪影響を及ぼす。そのため、アルカリ金属フリーのCo−W−Pの無電解めっき成膜を試み、成功した(ADMETA 2001, アジアンセッション予稿集 USセッション編pp90−91参照)。ここでは、本技術を適用し、Co−W−Pの無電解めっきによる成膜を行う。なお、Co−W−Pの膜厚は、デバイスの種類にもよるが、10nm〜50nmが望ましい。また、上記図1の(3)で説明した純水洗浄工程からCo−W−P成膜までの時間は可能な限り短くすることが望ましく、その時間は例えば120分以内とする。また、上記図1の(3)で説明した純水洗浄工程後、ウエットの状態でCo−W−P成膜を行うことが望ましいが、このことは必須ではない。
【0036】
上記Co−W−P成膜後、めっき液を純水で十分に洗い流す。その後、さらに希釈された酸または錯体形成洗浄液または界面活性剤またはアルカリ有機酸等で洗浄することは、ウエハ表面をコンタミネーションフリーにするという意味で有効である。ただし、必須ではない。
【0037】
次に、図1の(5)に示すように、マスク23(前記図1の(4)参照)を除去する。このように、マスク23を除去することから、たとえ、マスク23上に金属触媒層25やバリア膜26が形成されていたとしても、マスク23とともに金属触媒層25やバリア膜26も除去されるため、第3絶縁膜17表面には金属触媒層25やバリア膜26が残らない。このように、上記説明した各工程を経ることによって、第3絶縁膜17表面を被覆することなく第2配線21表面を被覆する金属系のバリア膜26が形成される。
【0038】
上記Co−W−P無電解めっきプロセスでは、Co−W−Pが第3絶縁膜17上には成膜されず、第2配線21上に成膜されるという、選択性を有しており(ADMETA 2001, アジアンセッション予稿集 USセッション編pp90−91)、本願発明のようなリフトオフ法には有効に作用する。すなわち、レジストからなるマスク23上には何らかのコンタミネーションに起因したCo−W−Pが存在しているかもしれないが、層状としての存在はないため、マスク23の除去を容易に行うことができる。さらには、Co−W−Pの耐酸化性が優れている(ADMETA 2001, アジアンセッション予稿集 USセッション編pp90−91)ので、通常のアッシング処理を行っても、Co−W−Pの下地の銅もしくは銅合金からなる第2配線21表面は酸化されない。また、Co−W−Pは酸には溶解するが、アルカリには不溶であるため、アルカリ系のレジスト剥離剤をアッシングと併用することにより、容易にレジスト除去が可能であり、かつ、クリーンな表面を露出することができる。また、レジストのUVキュアを行っていないことから、レジスト剥離の容易性はさらに向上している。
【0039】
上記半導体装置の第1製造方法では、触媒金属層25を形成する前に第2配線21上に開口部24を設けたマスク23を形成している。そして、触媒金属層25を利用する無電解めっきにより第2配線21表面上を被覆するバリア膜26を形成した後、マスク23を除去している。したがって、たとえ、触媒金属層25を形成する工程でマスク23上に触媒金属層25が形成され、さらに無電解めっきによりマスク23上の触媒金属層25と置換されて、マスク23上にバリア膜26が形成されたとしても、その後にマスク23を除去しているので、マスク23上に形成された触媒金属層25やバリア膜26は、マスク23とともに除去される。よって、第3絶縁膜17上に配線間をショートするようなバリア膜は形成されない。このため、触媒金属層25を利用する無電解めっきにより銅もしくは銅合金からなる第2配線21上に選択的に銅の拡散を防止するバリア膜26を形成することが可能になる。
【0040】
本発明の半導体装置の第2製造方法に係る一実施の形態を、図2の概略構成断面図によって説明する。図2では、前記図1によって説明した構成部品と同様なものには同一符号を付与する。
【0041】
図2の(1)に示すように、基板(図示せず)上に形成された第1絶縁膜11には配線溝12内にバリア膜13を介して溝配線構造の銅もしくは銅合金からなる第1配線14が形成されている。さらに、第1絶縁膜11上に上記第1配線14を覆うように銅の拡散を防止するバリア絶縁膜15が形成され、さらに第2絶縁膜16、第3絶縁膜17が形成されている。
【0042】
上記第3絶縁膜17から第2絶縁膜16を通ってバリア絶縁膜15を貫通する接続孔18を形成するとともに前記第3絶縁膜17に第2配線を形成する配線溝19を形成する。次いで、上記配線溝19および接続孔18の各内面、および上記第3絶縁膜17上に銅の拡散を防止するバリア膜20を形成した後、さらに銅めっきのシード層となる銅シード層を形成する。次に、上記銅シード層を用いた銅の電解めっき法により、上記接続孔18および配線溝19を埋め込むように上記銅シード層上に銅を堆積して銅膜を形成する。次に、第3絶縁膜17上の余剰な銅膜(銅シード層も含む)、バリア膜20を、例えば、CMPにより除去する。その結果、上記配線溝19内に第2配線21が形成され、上記接続孔18内に上記第1配線14に接続するプラグ22が形成される。なお、本図2の図面では同一層の配線は代表して一部の配線に符号を付与している。
【0043】
次に、図2の(2)に示すように、上記第3絶縁膜17上に、上記第2配線21上を開口したマスク23を形成する。このマスク23は、例えば、上記第3絶縁膜17上に第2配線21を覆うようにレジスト膜を形成する。その後、リソグラフィー技術によりレジストを露光、現像して第2配線21上に開口部24が形成されるようにパターニングして形成される。この工程は、前記図1の(2)によって説明した工程と同様である。したがって、マスク23の仕様も前記図1の(2)によって説明したマスク23と同様である。
【0044】
次に、図2の(3)に示すように、上記第2配線21表面に触媒金属層25を形成する。この触媒金属層25は銅との置換めっきにより形成される。したがって、銅よりもイオン化傾向の小さな金属を用いる。例えば上記触媒金属層25には、金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)等を用いることができる。この置換めっきにより形成される触媒金属層25は開口部24の底部全面を被覆する膜状に形成されてもよく、もしくは島状に形成されてもよい。少なくとも、後に行われるこの触媒金属層25を利用した無電解めっきによるバリア膜の形成工程において、バリア膜が膜状に成膜される密度に、触媒金属層25が形成されればよい。この工程は、前記図1の(3)によって説明した工程と同様である。したがって、触媒金属層25の仕様、形成方法も前記図1の(3)によって説明した触媒金属層25と同様である。
【0045】
次に、図2の(4)に示すように、マスク23(前記図2の(3)参照)を除去する。このように、マスク23を除去することから、たとえ、マスク23上にコンタミネーションによるイレギュラーで付着した触媒金属は存在するかもしれないが、膜状の触媒金属は存在しない。したがって、マスク23とともにマスク23上の金属触媒層25も除去されるため、第3絶縁膜17表面には金属触媒層25が残らない。すなわち、第2配線21上のみに触媒金属層25が形成される。また、マスク23は通常のエッチングマスクに用いるレジスト膜よりも薄く形成することができるので、マスク23の剥離も容易に実施することが可能である。
【0046】
次に、図2の(5)に示すように、触媒金属層25を利用した無電解めっきにより、上記第2配線21表面に銅の拡散を防止するバリア膜26を形成する。このバリア膜26としては、コバルト系の膜もしくはニッケル系の膜がある。また拡散防止効果をさらに向上させるために、タングステン(W)、タンタル(Ta)、チタン(Ti)、ジルコニウム(Zn)、バナジウム(V)、モリブデン(Mo)、ニオブ(Nb)等を添加剤として混入させることも好ましい。この無電解めっき工程は、前記図1の(4)によって説明した無電解めっき工程と同様である。したがって、バリア膜26の仕様、形成方法も前記図1の(4)によって説明したバリア膜26と同様である。バリア膜26を形成する際には、マスク23を剥離した第3絶縁膜17表面には触媒金属が存在しないので、電気化学的に触媒金属を利用した無電解めっきで形成されるバリア膜26は、第3絶縁膜17表面には形成されず、第2配線21表面を被覆する状態に形成される。よって、100%に近い確率で第2配線21表面にバリア膜26の選択成膜が可能となる。
【0047】
上記半導体装置の第2製造方法では、触媒金属層25を形成する前に第2配線21上に開口部24を設けたマスク23を形成している。そして、触媒金属層25を形成した後にマスク23を除去している。したがって、たとえ、触媒金属層25を形成する工程でマスク23上に触媒金属層25が形成されたとしても、その後にマスク23を除去しているので、マスク23上に形成された触媒金属層25は、マスク23とともに除去される。よって、第3絶縁膜17上に第2配線21間をショートするようなバリア膜26を形成するような触媒金属層25は存在しない。このため、その後に触媒金属層25を利用する無電解めっきにより銅もしくは銅合金からなる第2配線21上に選択的に銅の拡散を防止するバリア膜26を形成しても、第3絶縁膜17上に第2配線21間をショートするようなバリア膜26は形成されない。このため、触媒金属層25を利用する無電解めっきにより銅もしくは銅合金からなる第2配線21上に選択的に銅の拡散を防止するバリア膜26を形成することが可能になる。
【0048】
本発明の半導体装置の第3製造方法に係る一実施の形態を、図3の概略構成断面図によって説明する。図3では、前記図1によって説明した構成部品と同様なものには同一符号を付与する。
【0049】
図3の(1)に示すように、基板(図示せず)上に形成された第1絶縁膜11には配線溝12内にバリア膜13を介して溝配線構造の銅もしくは銅合金からなる第1配線14が形成されている。さらに、第1絶縁膜11上に上記第1配線14を覆うように銅の拡散を防止するバリア絶縁膜15が形成され、さらに第2絶縁膜16、第3絶縁膜17が形成されている。
【0050】
上記第3絶縁膜17から第2絶縁膜16を通ってバリア絶縁膜15を貫通する接続孔18を形成するとともに前記第3絶縁膜17に第2配線を形成する配線溝19を形成する。次いで、上記配線溝19および接続孔18の各内面、および上記第3絶縁膜17上に銅の拡散を防止するバリア膜20を形成した後、さらに銅めっきのシード層となる銅シード層を形成する。次に、上記銅シード層を用いた銅の無電解めっき法により、上記接続孔18および配線溝19を埋め込むように上記銅シード層上に銅を堆積して銅膜を形成する。次に、第3絶縁膜17上の余剰な銅膜(銅シード層も含む)、バリア膜20を、例えば、CMPにより除去する。その結果、上記配線溝19内に第2配線21が形成され、上記接続孔18内に上記第1配線14に接続するプラグ22が形成される。なお、本図2の図面では同一層の配線は代表して一部の配線に符号を付与している。
【0051】
次に、図3の(2)に示すように、上記第2配線21表面に触媒金属層25を形成する。この触媒金属層25は銅との置換めっきにより形成される。したがって、銅よりもイオン化傾向の小さな金属を用いる。例えば上記触媒金属層25には、金(Au)、銀(Ag)、白金(Pt)、パラジウム(Pd)等を用いることができる。この工程は、前記図1の(3)によって説明した工程と同様である。したがって、触媒金属層25の仕様、形成方法も前記図1の(3)によって説明した触媒金属層25と同様である。なお、第3絶縁膜17上にも触媒金属層25が形成される場合がある。この場合の対処方法については、後述する。
【0052】
次に、図3の(3)に示すように、上記第3絶縁膜17上に、上記触媒金属層25を形成した第2配線21上を開口したマスク23を形成する。このマスク23は、例えば、上記第3絶縁膜17上に第2配線21を覆うようにレジスト膜を形成する。その後、リソグラフィー技術によりレジストを露光、現像して第2配線21上に開口部24が形成されるようにパターニングして形成される。この工程は、前記図1の(2)によって説明した工程と同様である。したがって、マスク23の仕様も前記図1の(2)によって説明したマスク23と同様である。
【0053】
次に、図3の(4)に示すように、触媒金属層25を利用した無電解めっきにより、上記第2配線21表面に銅の拡散を防止するバリア膜26を形成する。このバリア膜26としては、コバルト系の膜もしくはニッケル系の膜がある。また拡散防止効果をさらに向上させるために、タングステン(W)、タンタル(Ta)、チタン(Ti)、ジルコニウム(Zn)、バナジウム(V)、モリブデン(Mo)、ニオブ(Nb)等を添加剤として混入させることも好ましい。この無電解めっき工程は、前記図1の(4)によって説明した無電解めっき工程と同様である。したがって、バリア膜26の仕様、形成方法も前記図1の(4)によって説明したバリア膜26と同様である。バリア膜26を形成する際には、マスク23上には触媒金属が存在しないので、電気化学的に触媒金属を利用した無電解めっきで形成されるバリア膜26は、マスク23表面には形成されず、第2配線21表面を被覆する状態に形成される。よって、100%に近い確率で第2配線21表面にバリア膜26の選択成膜が可能となる。
【0054】
次に、図3の(5)に示すように、マスク23(前記図3の(4)参照)を除去する。このように、マスク23を除去することから、たとえ、マスク23上に、たとえバリア膜26が形成されていたとしても、マスク23とともにマスク23上のバリア膜26も除去されるため、第3絶縁膜17表面にはバリア膜26が残らない。このように、上記説明した各工程を経ることによって、第3絶縁膜17表面を被覆することなく第2配線21表面を被覆する金属系のバリア膜26が形成される。
【0055】
なお、上記第3製造方法では、バリア膜26を形成した後において、第3絶縁膜17上に触媒金属の付着する可能性があるが、第2配線17間を短絡しない触媒金属の付着に関しては何ら問題がないことがわかる。一方、第2配線17間を短絡するような触媒金属の付着が予想される場合には、以下に説明するプロセスを行うことによって問題解決することができる。
【0056】
触媒金属層25を形成する置換めっき後、キレート効果を有する洗浄液にてブラシスクラバー洗浄を行う方法がある。キレート効果を有する洗浄液には、クエン酸系、シュウ酸系、カルボン酸基を有する薬液等がある。例えば、パラジウム置換めっき後、クエン酸系薬液にて、ブラシスクラバーを30秒間を実施したときの配線間リーク特性を、図4によって説明する。図4は、縦軸に累積確率を示し、横軸にリーク電流を示したものである。図4に示すように、パラジウム(Pd)置換めっき後に、配線間リークを発生していたものが、上記クリーニングを行うことにより、パラジウム置換めっきを行う前のリーク電流とほぼ同等のレベルまで回復することがわかった。したがって、キレート効果を有する洗浄液にてブラシスクラバー洗浄を行うことは、大変有効である。
【0057】
上記各実施の形態で用いるマスク23は、上記配線溝19を形成するのと同一の露光マスクを用いることができる。この場合には、露光マスクの製造コストの増加はない。本発明では、第2配線21表面はバリア膜26により完全に被覆する必要があるため、マスク23の開口部24内に第2配線21表面を完全に露出させる必要がある。しかしながら、露光においては合わせずれを生じるのが一般的であるため、合わせずれにより開口部24の底部に第2配線21表面が完全に露出されないことがある。このような場合には、例えば、露光条件で調整することにより、マスク23に形成される開口部24の大きさを合わせずれ量の分だけ大きく形成することも可能である。
【0058】
または、マスク23に形成した開口部24を広げるトリミングを行うことにより、開口部24底部に第2配線21表面を完全に露出させてもよい。上記トリミングには、第2配線21が銅もしくは銅合金で形成されていることから、銅表面を酸化させる通常レジストエッチング等で用いられる酸素系のエッチングガスを用いることはできない。そこで、酸素を含まないガスとして、例えばアンモニアガスを用いたレジストエッチングにより行う。
【0059】
また、各実施の形態においては、第1配線14上には従来技術の銅の拡散を防止するために、例えば窒化シリコンもしくは炭化シリコンからなるバリア絶縁膜15を適用した一例で説明したが、第1配線14にも本発明を適用し、バリア絶縁膜15の代りにバリア膜26を採用することは、何ら支障はない。
【0060】
さらに、本発明では、レジストからなるマスク23でマスキングを行っても、無電解めっきの選択性は確保される。このため、マスク23には、ほとんど無電解めっき膜は成膜されない。したがって、マスク23上に形成された無電解めっき膜成分をマスク23とともに除去する、いわゆるリフトオフ技術は、容易に、無理なく適用することが可能となっている。また、本発明で用いる無電解めっき液およびその成膜環境は、マスク23を構成するレジストに対して安定である。したがって、レジストによる汚染の心配をする必要がない。また、開口部24のみ、開口部24を形成するための露光マスク(例えばレチクル)パターン通りに形成されればよいため、レジストからなるマスク23の膜厚を薄くすることが可能である。さらに、コバルト系のバリア膜26は耐酸化性を有しているため、酸素を使った通常のアッシングでレジスト除去が可能である。
【0061】
【発明の効果】
以上、説明したように本発明の半導体装置の製造方法によれば、選択的に銅もしくは銅合金からなる配線上に銅の拡散を防止するバリア膜を成膜することができる。これにより、従来技術で必須であった誘電率の高いSiN、SiC等のバリア絶縁膜が不必要となるため、半導体装置の絶縁膜(層間絶縁膜)の実効的な誘電率が減少し、配線容量も同時に減少させることができる。したがって、配線の信号伝達速度の向上が期待できる。また、半導体装置の層間絶縁膜の積層種類および積層段数が減少することになる。このため、層間絶縁膜への接続孔および配線溝加工が容易になり、安定した加工プロセスが適用できる。安定した加工プロセスは半導体装置製造の歩留まり向上につながる。
【0062】
また、銅もしくは銅合金(以下代表して銅と記す)からなる配線と絶縁膜との界面の密着性は弱く、銅と絶縁膜との界面でエレクトロマイグレーションによる界面散乱を誘起しやすくなり、エレクトロマイグレーション耐性を劣化させる問題が解決できる。すなわち、銅からなる配線上に金属系のバリア膜を適用することにより、銅からなる配線と絶縁膜との界面が存在しなくなるので、半導体装置の配線のエレクトロマイグレーション耐性の向上ができる。さらに、バリア絶縁膜SiN、SiC等は圧縮応力の高い膜であり、ストレスマイグレーション、エレクトロマイグレーション耐性を劣化させる要因であったが、それらバリア絶縁膜は不要であるため、半導体装置の配線のストレスマイグレーション耐性、エレクトロマイグレーション耐性ともに向上させることができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の第1製造方法に係る一実施の形態を示す概略構成断面図である。
【図2】本発明の半導体装置の第2製造方法に係る一実施の形態を示す概略構成断面図である。
【図3】本発明の半導体装置の第3製造方法に係る一実施の形態を示す概略構成断面図である。
【図4】パラジウム置換めっき前後および洗浄後の累積確率とリーク電流との関係図である。
【図5】従来の製造方法の一例を示す概略構成断面図である。
【符号の説明】
17…第3絶縁膜、21…第2配線、23…マスク、24…開口部、25…触媒金属層、26…バリア膜

Claims (9)

  1. 基板上に形成された絶縁膜に表面が露出された状態で埋め込まれた銅を含む材料からなる配線表面を被覆するもので銅の拡散を防止するバリア膜を形成する工程を備えた半導体装置の製造方法であって、
    前記バリア膜は、
    前記絶縁膜上に、前記配線上に開口部を設けたマスクを形成する工程と、
    前記マスクを用いて置換めっきにより前記配線上に触媒金属層を形成する工程と、
    前記マスクを用いて前記触媒金属層を利用する無電解めっきにより前記配線上を被覆する前記バリア膜を形成する工程と、
    前記マスクを除去する工程と
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記マスクに形成される開口部を、前記開口部底部に前記配線表面が完全に露出されるように形成する
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記触媒金属層を形成する前に、
    前記マスクに形成される開口部側壁を後退させるように前記マスクをエッチングするトリミングを行うことによって、前記開口部底部に前記配線表面を完全に露出させる
    ことを特徴とする請求項1記載の半導体装置の製造方法。
  4. 基板上に形成された絶縁膜に表面が露出された状態で埋め込まれた銅を含む材料からなる配線表面を被覆するもので銅の拡散を防止するバリア膜を形成する工程を備えた半導体装置の製造方法であって、
    前記バリア膜は、
    前記絶縁膜上に、前記配線上に開口部を設けたマスクを形成する工程と、
    前記マスクを用いて置換めっきにより前記配線上に触媒金属層を形成する工程と、
    前記マスクを除去する工程と
    前記触媒金属層を利用する無電解めっきにより前記配線上を被覆する前記バリア膜を形成する工程と
    を備えたことを特徴とする半導体装置の製造方法。
  5. 前記マスクに形成される開口部を、前記開口部底部に前記配線表面が完全に露出されるように形成する
    ことを特徴とする請求項4記載の半導体装置の製造方法。
  6. 前記触媒金属層を形成する前に、
    前記マスクに形成される開口部側壁を後退させるように前記マスクをエッチングするトリミングを行うことによって、前記開口部底部に前記配線表面を完全に露出させる
    ことを特徴とする請求項4記載の半導体装置の製造方法。
  7. 基板上に形成された絶縁膜に表面が露出された状態で埋め込まれた銅を含む材料からなる配線表面を被覆するもので銅の拡散を防止するバリア膜を形成する工程を備えた半導体装置の製造方法であって、
    前記バリア膜は、
    置換めっきにより前記配線上に触媒金属層を形成する工程と、
    前記触媒金属層を形成した後の前記絶縁膜上に、前記配線上に開口部を設けたマスクを形成する工程と、
    前記マスクを用いて前記触媒金属層を利用する無電解めっきにより前記配線上を被覆する前記バリア膜を形成する工程と、
    前記マスクを除去する工程と
    を備えたことを特徴とする半導体装置の製造方法。
  8. 前記マスクに形成される開口部を、前記開口部底部内に前記配線表面が収まるように形成する
    ことを特徴とする請求項7記載の半導体装置の製造方法。
  9. 前記バリア膜を形成する前に、
    前記マスクに形成される開口部側壁を後退させるように前記マスクをエッチングするトリミングを行うことによって、前記開口部底部を前記配線表面の大きさより大きくする
    ことを特徴とする請求項7記載の半導体装置の製造方法。
JP2002347116A 2002-11-29 2002-11-29 半導体装置の製造方法 Pending JP2004179589A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002347116A JP2004179589A (ja) 2002-11-29 2002-11-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002347116A JP2004179589A (ja) 2002-11-29 2002-11-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004179589A true JP2004179589A (ja) 2004-06-24

Family

ID=32707818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002347116A Pending JP2004179589A (ja) 2002-11-29 2002-11-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004179589A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216937A (ja) * 2005-01-06 2006-08-17 Ebara Corp 基板処理方法及び装置
JP2012164967A (ja) * 2011-01-18 2012-08-30 Fujitsu Ltd 表面被覆方法、並びに半導体装置、及び実装回路基板
CN111630654A (zh) * 2018-02-01 2020-09-04 东京毅力科创株式会社 多层配线的形成方法和存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216937A (ja) * 2005-01-06 2006-08-17 Ebara Corp 基板処理方法及び装置
JP2012164967A (ja) * 2011-01-18 2012-08-30 Fujitsu Ltd 表面被覆方法、並びに半導体装置、及び実装回路基板
CN111630654A (zh) * 2018-02-01 2020-09-04 东京毅力科创株式会社 多层配线的形成方法和存储介质

Similar Documents

Publication Publication Date Title
JP3388230B2 (ja) チタン含有面上の無電解銅めっき
JP3907151B2 (ja) 半導体装置の製造方法
US7205228B2 (en) Selective metal encapsulation schemes
US7851924B2 (en) Method of manufacturing semiconductor device, and semiconductor device
US8299617B2 (en) Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
US20050098440A1 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US20070141826A1 (en) Filling narrow and high aspect ratio openings using electroless deposition
TWI298510B (en) Semiconductor device and method for manufacturing same
TW200401398A (en) Method of forming multi layer conductive line in semiconductor device
US6743719B1 (en) Method for forming a conductive copper structure
KR0185230B1 (ko) 금속배선 및 반도체장치
JP2004179589A (ja) 半導体装置の製造方法
EP1005078B1 (en) Process for forming a conductive structure
JP3688650B2 (ja) 電子デバイスの製造方法
JP4864949B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP4086567B2 (ja) 半導体装置の製造方法
JP4228770B2 (ja) 半導体装置の製造方法
JP3521200B2 (ja) 配線構造およびその形成方法
US6376364B1 (en) Method of fabricating semiconductor device
US20010029081A1 (en) Method for producing semiconductor device
JP2006080559A (ja) 半導体装置の製造方法、半導体製造装置及び半導体装置
KR100431086B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP5125743B2 (ja) 半導体装置の製造方法
JP2007027177A (ja) 半導体装置の製造方法
JP4128698B2 (ja) 半導体装置の製造方法