JP4864949B2 - 半導体装置の製造方法及び半導体製造装置 - Google Patents
半導体装置の製造方法及び半導体製造装置 Download PDFInfo
- Publication number
- JP4864949B2 JP4864949B2 JP2008234332A JP2008234332A JP4864949B2 JP 4864949 B2 JP4864949 B2 JP 4864949B2 JP 2008234332 A JP2008234332 A JP 2008234332A JP 2008234332 A JP2008234332 A JP 2008234332A JP 4864949 B2 JP4864949 B2 JP 4864949B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- copper
- wiring
- plating
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
Description
図1は、多層配線が形成された半導体基板の断面図である。このプロセスにより形成されたピラー配線(コンタクト配線ともいう)は、下層配線と上層配線を接続する配線である。図1に示すように、層間絶縁膜に埋め込まれた下層配線を形成する。集積回路などの半導体素子が形成されたシリコンなどの半導体基板10にシリコン酸化膜などからなる層間絶縁膜1が形成されており、この表面に配線溝が形成されている。この配線溝の側壁には、TaN、WN、TiNなどの導電性窒化物などのバリアメタル層2が形成され、銅膜3もしくは銅を主成分とする合金膜がその中に埋め込まれる。このとき、バリアメタル層2は、配線溝の中にのみ存在し、層間絶縁膜1の表面上には形成されていない(図1(a))。バリアメタル層を層間絶縁膜の配線溝を越えてその表面上にまで形成させておくことも可能である。次に、銅膜3の表面をエッチングにより層間絶縁膜1の表面より後退させる(図1(c))。
そして、配線溝の上部には、スパッタリングやCVDなどの方法によりバリアメタルを堆積させ、これをCMP法により研磨して配線溝の上部にバリアメタル層4を埋め込む。バリアメタル層4の材料は、バリアメタル層2と同じでも良く、異なっていても良い(図1R>1(d))。次に、タングステンなどのバリアメタル層6、アルミニウム膜7及び必要に応じて導電性のエッチングストッパー8を順次積層し(図2(a))、これらをパターニングしてピラー配線9を形成する(図2(b))。次に、層間絶縁膜1の上にピラー配線9を被覆するようにシリコン酸化膜などの層間絶縁膜11を形成する(図3(a))。この層間絶縁膜11表面をCMP法により研磨してピラー配線9を露出させる。次に、層間絶縁膜11の上に上層の層間絶縁膜12を堆積させてこれに上層配線を埋め込む。上層配線は、配線溝に形成されたバリアメタル層13と、配線溝に埋め込まれた銅膜14と、この銅膜14の表面を被覆するバリアメタル層15から構成されている(図3(b))。このピラー配線9は、下層配線と上層配線を電気的に接続する。この様なピラープロセスにおいて、本発明は、バリアメタル層4、15の形成に適用される。即ち、例えば、バリアメタル層4を形成する方法(図1参照)において、絶縁膜1に埋め込み形成された銅膜3の露出した表面を酸化して銅酸化膜5を形成する(図1(b))。そして、形成された銅酸化膜5をエッチング除去して荒れのない(白濁していない)表面を形成し、この表面にバリアメタル層4を形成する(図1(c))。
図4は、多層配線が形成された半導体基板の断面図である。半導体基板20の上にはシリコン酸化膜などの層間絶縁膜21、25、29が順次積層形成されている。各層間絶縁膜21、25、29には、配線溝、コンタクト孔が形成され、その中に下層配線、コンタクト配線、上層配線がそれぞれ形成されている。いずれも、層間絶縁膜に配線溝もしくはコンタクト孔を形成してから、これらの内部及び層間絶縁膜表面にバリアメタル層を形成し、その上に銅もしくは銅を主成分とする合金膜を堆積させ、これをCMP方法などにより研磨して表面を平坦化し、配線溝もしくはコンタクト孔にバリアメタル層に包まれた銅膜を埋め込む。その後、本発明の方法に従って、銅膜の表面を酸化し、形成された銅酸化膜をエッチング除去して荒れのない(白濁していない)表面を形成し、この表面にバリアメタル層を形成する。すなわち、本発明は、半導体装置の多層配線構造において、バリアメタル層24、28、32の形成に適用される。
Claims (10)
- 半導体基板上に金属又は金属化合物を堆積させる工程と、
前記金属又は金属化合物の不要部分をエッチング除去する工程とを具備し、
金属又は金属化合物を堆積させる工程は、メッキ工程を含み、前記メッキ工程で用いるメッキ液は、メッキ対象成分と塩もしくは錯体を形成する成分が前記エッチング除去工程で用いる薬液の主たる成分と同一であり、前記不要部分をエッチング除去する工程後の前記薬液中に含まれる酸化剤を除去する工程と、前記酸化剤を除去した前記薬液中の金属イオン濃度を調整する工程と、前記金属イオン濃度を調整した前記薬液をメッキ液として用いる工程とを更に具備したことを特徴とする半導体装置の製造方法。 - 前記不要部分をエッチング除去する工程で用いる薬液は、酸化剤を含んでいることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記酸化剤は過酸化水素或いはオゾンであることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記金属又は金属化合物は、銅膜、銅を主成分とする合金膜、銀膜、銀を主成分とする合金膜のいずれかであることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置の製造方法。
- 前記エッチング除去工程で用いる薬液は、硫酸又はシアン化水素酸を主たる成分とすることを特徴とする請求項1乃至請求項4のいずれかに記載の半導体装置の製造方法。
- 前記金属又は金属化合物の不要部分をエッチング除去する工程は、前記半導体基板のべベル部又は裏面の少なくとも一方をエッチング除去する工程を含むことを特徴とする請求項1乃至請求項5のいずれかに記載の半導体装置の製造方法。
- 半導体基板上に、メッキにより金属又は金属化合物を堆積させる手段と、前記金属又は金属化合物の不要部分をエッチング除去する手段とを具備する半導体製造装置において、
前記エッチング除去に用いる薬液の主たる成分は、前記メッキで用いるメッキ液に含まれる、メッキ対象成分と塩もしくは錯体を形成する成分と同一であり、不要部分をエッチング除去する工程後の前記薬液中に含まれる酸化剤を除去する手段と、前記酸化剤を除去した前記薬液中の金属イオン濃度を調整する手段と、金属イオン濃度を調整した前記薬液をメッキ液として用いる手段とを更に具備したことを特徴とする半導体製造装置。 - 前記不要部分のエッチング除去に用いる薬液は、酸化剤を含んでいることを特徴とする請求項7に記載の半導体製造装置。
- 前記酸化剤は過酸化水素或いはオゾンであることを特徴とする請求項7又は請求項8に記載の半導体製造装置。
- 前記金属又は金属化合物の不要部分をエッチング除去する手段は、前記半導体基板のベベル部又は裏面の少なくとも一方をエッチング除去する手段を含むことを特徴とする請求項7乃至請求項9のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008234332A JP4864949B2 (ja) | 2008-09-12 | 2008-09-12 | 半導体装置の製造方法及び半導体製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008234332A JP4864949B2 (ja) | 2008-09-12 | 2008-09-12 | 半導体装置の製造方法及び半導体製造装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005316063A Division JP2006080559A (ja) | 2005-10-31 | 2005-10-31 | 半導体装置の製造方法、半導体製造装置及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009004807A JP2009004807A (ja) | 2009-01-08 |
JP4864949B2 true JP4864949B2 (ja) | 2012-02-01 |
Family
ID=40320766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008234332A Expired - Fee Related JP4864949B2 (ja) | 2008-09-12 | 2008-09-12 | 半導体装置の製造方法及び半導体製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4864949B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7034645B2 (ja) * | 2017-09-22 | 2022-03-14 | 株式会社Screenホールディングス | 基板処理方法および基板処理装置 |
JP7301055B2 (ja) | 2018-09-06 | 2023-06-30 | 富士フイルム株式会社 | 薬液、基板の処理方法 |
CN115799077B (zh) * | 2023-02-08 | 2023-04-18 | 四川富乐华半导体科技有限公司 | 一种覆铜陶瓷基板台阶蚀刻方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01104785A (ja) * | 1987-10-15 | 1989-04-21 | Fujitsu Ltd | エッチング液の処理方法及び装置 |
JPH0461986A (ja) * | 1990-06-27 | 1992-02-27 | Nec Toyama Ltd | 硫酸・過酸化水素エッチング廃液の処理方法 |
TW452828B (en) * | 1998-03-13 | 2001-09-01 | Semitool Inc | Micro-environment reactor for processing a microelectronic workpiece |
JPH11335896A (ja) * | 1998-05-25 | 1999-12-07 | Ebara Corp | ウエハメッキ装置 |
JP2927352B1 (ja) * | 1998-07-03 | 1999-07-28 | 建 信 柯 | エッチング廃液リサイクル法及びその装置 |
-
2008
- 2008-09-12 JP JP2008234332A patent/JP4864949B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009004807A (ja) | 2009-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3907151B2 (ja) | 半導体装置の製造方法 | |
US8415261B1 (en) | Capping before barrier-removal IC fabrication method | |
TW531892B (en) | Semiconductor integrated circuit device and fabrication method for semiconductor integrated circuit device | |
JP5268215B2 (ja) | 銅結線のシード層の処理方法および処理装置 | |
TW557575B (en) | Fabrication method of semiconductor integrated circuit device | |
WO2006112202A1 (ja) | 半導体装置及びその製造方法 | |
US20040121583A1 (en) | Method for forming capping barrier layer over copper feature | |
US6605536B2 (en) | Treatment of low-k dielectric films to enable patterning of deep submicron features | |
JP4864949B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
US8652966B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
US7267127B2 (en) | Method for manufacturing electronic device | |
JP2006080559A (ja) | 半導体装置の製造方法、半導体製造装置及び半導体装置 | |
JP2007258274A (ja) | 基板処理方法、及び基板処理装置 | |
US20060063388A1 (en) | Method for using a water vapor treatment to reduce surface charge after metal etching | |
US20090221143A1 (en) | Method of cleaning and process for producing semiconductor device | |
JP4757372B2 (ja) | 埋込配線層の形成方法 | |
JP4205489B2 (ja) | 半導体装置の製造方法 | |
JP2004363516A (ja) | 埋め込み配線の形成方法 | |
KR100900227B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JP2010177365A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110506 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |