JP4205489B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4205489B2 JP4205489B2 JP2003153995A JP2003153995A JP4205489B2 JP 4205489 B2 JP4205489 B2 JP 4205489B2 JP 2003153995 A JP2003153995 A JP 2003153995A JP 2003153995 A JP2003153995 A JP 2003153995A JP 4205489 B2 JP4205489 B2 JP 4205489B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- opening
- nitride film
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、良好な配線間接続を持つデュアルダマシン多層銅配線を得ることができる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路素子の動作速度の高速化、信頼性向上の目的で、素子間の接続に銅を主体とする積層配線が用いられるようになった。銅の積層配線の形成には通常埋め込み配線技術（以下ダマシン配線技術と称する）が用いられる。特に多層配線形成においてコスト低減の観点から、配線層と接続孔となる開口を層間絶縁膜に形成し、一度に銅配線を埋め込むデュアルダマシン技術が提案されている。以下に図７を参照して半導体装置における従来のデュアルダマシン銅配線形成方法を説明する。
【０００３】
図７は、従来のデュアルダマシン銅配線形成工程を示す半導体装置の断面図で、下層と上層の銅配線の接続部分を示している。図７において、１０１は下層配線、１０２は層間絶縁膜、１０３はシリコン窒化膜、１０４は有機反射防止膜、１０５はレジスト、１０６は拡散防止膜、１０７は銅である。
【０００４】
下層の層間絶縁膜１０２にすでに埋め込まれている銅からなる下層配線１０１上に、シリコン窒化膜１０３をプラズマＣＶＤ法などで形成し、その上に上層の層間絶縁膜１０２を形成する。このシリコン窒化膜１０３は下層配線１０１から層間絶縁膜１０２中や外部への銅の拡散防止とコンタクトホール加工時の層間絶縁膜１０２のエッチング停止層として用いられ、デュアルダマシン銅配線を形成する際に必要不可欠なものである（例えば非特許文献１参照）。その後、リソグラフィー技術を用いて有機反射防止膜１０４およびレジスト１０５を塗布し、接続孔となるホールパターンのパターニングを行う（図７（ａ））。
【０００５】
次に、ドライエッチング技術を用いてレジスト１０５をマスクとし上層の層間絶縁膜１０２をエッチングし、シリコン窒化膜１０３上でエッチングを停止させる。このドライエッチングでは、プロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスが用いられる。続いてアッシング、洗浄技術を用いてレジスト１０５と有機反射防止膜１０４を除去する（図７（ｂ））。続いて配線層を埋め込むトレンチを層間絶縁膜１０２に形成するためのドライエッチングの際に接続孔底部がエッチングされないようにするため、ホール内に保護膜を埋め込む。この保護膜として、例えば、有機反射防止膜１０４を塗布し、エッチバックエッチングを行うことによって、ホール内にのみ有機反射防止膜１０４を形成する（図７（ｃ））。
【０００６】
次にリソグラフィー技術を用いて有機反射防止膜１０４およびレジスト１０５を塗布し、上層配線を埋め込むトレンチパターンのパターニングを行う（図７（ｄ））。その後、ドライエッチング技術を用いて層間絶縁膜１０２をエッチングし、配線層を埋め込むトレンチを形成する。このドライエッチングにも、プロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスを用いる。続いてアッシング、洗浄技術を用いてレジスト１０５と有機反射防止膜１０４を除去する（図７（ｅ））。
【０００７】
さらに、ドライエッチング技術を用いて、ホール底部に存在するシリコン窒化膜１０３をエッチングし接続孔を開口する。このドライエッチングにもプロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスを用いる。その後、アッシング、洗浄技術を用いて、このエッチングによって生じた反応堆積物を除去する（図７（ｆ））。
【０００８】
その後、上層配線を形成するため、例えばスパッタリング技術を用いて銅の拡散防止膜１０６を成膜し、引き続いて例えばスパッタリング技術と電界めっき技術を組み合わせて、銅１０７を層間絶縁膜１０２とシリコン窒化膜１０３のホール部とトレンチ部に埋め込む（図７（ｇ））。最後にＣＭＰ（化学機械研磨）技術を用いて、層間絶縁膜１０２の上部表面上の銅１０７と拡散防止膜１０６を研磨除去することによって上層の埋め込み配線を形成する（図７（ｈ））。
【０００９】
【特許文献１】
特開２０００−３１１８８９号公報
【非特許文献１】
Ｊ．Ｈａｒｐｅｒ、Ｅ．Ｃｏｌｇａｎ、Ｃ-Ｋ．Ｈｕ、Ｊ．Ｈｕｍｍｅｌ、Ｌ．Ｂｕｃｈｗａｌｔｅｒ、ａｎｄＣ．Ｕｚｏｈ，ＭＲＳ ＢｕｌｌｅｔｉｎＸＩＸ（８）（１９９４）ｐ．２３
【００１０】
【発明が解決しようとする課題】
しかしながら、従来のデュアルダマシン銅配線形成方法では、ドライエッチング技術を用いてシリコン窒化膜１０３をエッチングすることにより下層配線１０１上の接続孔を開口し、その状態で大気中に放置すると、図８（ａ）に示すように下層の銅配線が溶解して消失した消失部１０９が生じたり、図８（ｂ）に示すように開口面に反応生成物１１０が形成されたりして、上下層配線間が接続不良になるという問題点を有していた。
【００１１】
そこで本発明の目的は、従来のような配線の消失や接続孔開口面の反応生成物の形成を抑制し、上下層配線間の接続不良を防止できる半導体装置の製造方法を提供することである。
【００１２】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、銅からなる下層配線を形成する工程と、下層配線上にシリコン窒化膜を形成する工程と、シリコン窒化膜を、少なくともシリコンと酸素を含むガスを用いたＲＩＥによるドライエッチングによって選択的に除去することにより、開口を形成するとともに開口側壁にシリコン酸化膜からなる保護膜を選択的に形成する工程と、開口内部に上層配線材料を埋め込む工程とを含むものである。
【００１３】
上記発明においては、保護膜により、開口側壁からシリコン窒化膜中に含有されているアンモニアが溶出するのを阻止できるため、上層配線材料を埋め込む前に大気中に放置されても下層配線がアンモニアと反応して溶解し消失したりすることがなく、上下層配線間の接続不良を防止できる。
【００１４】
また、本発明の半導体装置の製造方法は、銅からなる下層配線を形成する工程と、下層配線上にシリコン窒化膜を形成する工程と、シリコン窒化膜上にフッ素を含む絶縁膜を形成する工程と、フッ素を含む絶縁膜に第１の開口を形成する工程と、シリコン窒化膜を、少なくともシリコンと酸素を含むガスを用いたＲＩＥによるドライエッチングによって選択的に除去することにより、第２の開口を第１の開口の下に形成するとともに第１及び第２の開口側壁にシリコン酸化膜からなる保護膜を選択的に形成する工程と、第１および第２の開口内部に上層配線材料を埋め込む工程とを含むものである。
【００１５】
上記発明においては、第１の開口側壁に形成された保護膜により、第１の開口側壁からシリコン窒化膜中に含有されているアンモニアが溶出するのを阻止できるとともに、第２の開口側壁に形成された保護膜により、第２の開口側壁から絶縁膜中に含有されているフッ素が溶出するのを阻止できるため、上層配線材料を埋め込む前に大気中に放置されても、下層配線がアンモニアと反応して溶解したり、フッ素とアンモニアが反応して下層配線上の開口面に不要な反応生成物が形成されたりすることがなく、上下層配線間の接続不良を防止できる。
【００１６】
また、本発明の半導体装置の製造方法は、銅からなる下層配線を形成する工程と、下層配線上に原料ガスにＮＨ ３ を添加したプラズマＣＶＤ法によってシリコン窒化膜を形成する工程と、シリコン窒化膜をドライエッチングによって選択的に除去することにより開口を形成する工程と、開口内部を少なくとも硫酸で洗浄する工程と、開口内部に上層配線材料を埋め込む工程とを含むものである。
【００１７】
上記発明においては、開口内部を少なくとも硫酸で洗浄する工程により、シリコン窒化膜の開口側壁からしみ出すアンモニアと硫酸との反応によって生成された保護膜をシリコン窒化膜の開口側壁に形成することができる。この保護膜により、開口側壁からシリコン窒化膜中に含有されているアンモニアが溶出するのを阻止できるため、上層配線材料を埋め込む前に大気中に放置されても下層配線がアンモニアと反応して溶解し消失したりすることがなく、上下層配線間の接続不良を防止できる。
【００１８】
また、本発明の半導体装置の製造方法は、銅からなる下層配線を形成する工程と、下層配線上に原料ガスにＮＨ ３ を添加したプラズマＣＶＤ法によってシリコン窒化膜を形成する工程と、シリコン窒化膜をドライエッチングによって選択的に除去することにより開口を形成する工程と、開口内部をＳＯ２プラズマ処理する工程と、開口内部に上層配線材料を埋め込む工程とを含むものである。
【００１９】
上記発明においては、開口内部をＳＯ2 プラズマ処理する工程により、シリコン窒化膜の開口側壁からしみ出すアンモニアとＳＯ2 プラズマとによって生成された保護膜をシリコン窒化膜の開口側壁に形成することができる。この保護膜により、開口側壁からシリコン窒化膜中に含有されているアンモニアが溶出するのを阻止できるため、上層配線材料を埋め込む前に大気中に放置されても下層配線がアンモニアと反応して溶解し消失したりすることがなく、上下層配線間の接続不良を防止できる。
【００２０】
【発明の実施の形態】
以下図面を参照しながら、本発明の実施の形態について説明する。本発明者らは従来のデュアルダマシン銅配線形成方法において、ドライエッチング技術を用いてシリコン窒化膜をエッチングすることにより下層銅配線との接続孔を開口し、その状態で大気中に放置すると、図８（ａ），（ｂ）に示したように、下層の銅配線が溶解し消失したり、反応生成物が形成される理由を検討した。図１にプラズマＣＶＤで成膜されたシリコン窒化膜をＦＴＩＲ（フーリエ変換赤外分光法）で測定したスペクトル分布を示す。図１に示すように、Ｓｉ−Ｎの結合を示すピークと共に、Ｓｉ−Ｈ，およびＮ−Ｈの結合を示すピークが観察されている。プラズマＣＶＤによるシリコン窒化膜の成膜ではその原料ガスにＳｉＨ4 とＮ2 の他にＮＨ3 も添加している。このため、ＮＨ3 がそのまま膜中に取り込まれていると考えられる。
【００２１】
図２は、このシリコン窒化膜を純水に浸漬し、純水中に抽出した成分をイオンクロマトグラフィーによって分析した結果を示すものである。抽出は同一試料に対して４回繰り返し行った。図２に示すように、純水に浸漬することにより多量のＮＨ4 +イオンが溶出していることがわかる。繰り返し抽出をすることにより溶出量は次第に減少してくるが４回目でもなお溶出しつづけている。このことから、従来のデュアルダマシン銅配線形成方法において、ドライエッチング技術を用いてシリコン窒化膜をエッチングすることにより下層銅配線との接続孔を開口し、その状態で大気中に放置すると、大気中の水分が吸着し、その水分により、アンモニアが流出すると考えられる。
【００２２】
一方、銅はアンモニア溶液に溶解するので下層の銅配線が消失したものと考えられる。また、従来、誘電率を低減する目的で層間絶縁膜（図７、図８の１０２）にフッ素を添加したシリコン酸化膜が用いられる場合がある。フッ素を添加したシリコン酸化膜は吸湿しやすく、大気中の水分を吸収し、膜中に存在する遊離フッ素が溶出しＨＦが形成されると考えられる。このＨＦとアンモニアが反応して接続孔底部にフッ化アンモニウムの析出物を形成すると考えられる。図８に示した反応生成物１１０がそれである。これらのことから、デュアルダマシン銅配線形成工程において下層銅配線の消失や反応生成物の形成を抑制するためには、シリコン窒化膜からのアンモニアの溶出を抑制することが必要となることがわかった。
【００２３】
以下、本発明の半導体装置の製造方法における実施の形態について、図面を参照しながら説明する。
【００２４】
（第１の実施の形態）
図３は、本発明の第１の実施の形態における半導体装置の上層と下層の銅配線の接続部分の工程断面図を示すものである。図３において、１０１は下層配線、１０２は層間絶縁膜、１０３はシリコン窒化膜、１０４は有機反射防止膜、１０５はレジスト、１０６は拡散防止膜、１０７は埋め込み配線用銅、１０８はＳｉＯ2 保護膜である。
【００２５】
まず、あらかじめ半導体基板（図示せず）上に形成された下層の層間絶縁膜１０２に銅を埋め込んで下層配線１０１を形成している。この下層配線１０１および下層の層間絶縁膜１０２上に、シリコン窒化膜１０３をプラズマＣＶＤ法などで形成し、その上に上層の層間絶縁膜１０２を形成する。その後、リソグラフィー技術を用いて有機反射防止膜１０４およびレジスト１０５を塗布し、接続孔となるホールパターンのパターンニングを行う（図３（ａ））。
【００２６】
次に、ドライエッチング技術を用いてレジスト１０５をマスクとし上層の層間絶縁膜１０２をエッチングし、シリコン窒化膜１０３上でエッチングを停止させる。このドライエッチングでは、プロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスを用いる。続いてアッシング、洗浄技術を用いてレジスト１０５と有機反射防止膜１０４を除去する（図３（ｂ））。続いて上層の配線が埋め込まれるトレンチを形成するためのドライエッチングの際に、接続孔底部がエッチングされないようにするため、ホール内に保護膜を埋め込む。この保護膜として、例えば、有機反射防止膜１０４を塗布し、エッチバックエッチングを行うことによって、ホール内にのみ有機反射防止膜１０４を形成する（図３（ｃ））。
【００２７】
次に、リソグラフィー技術を用いて有機反射防止膜１０４およびレジスト１０５を塗布し、上層配線形状のトレンチパターンのパターンニングを行う（図３（ｄ））。その後、ドライエッチング技術を用いて上層の層間絶縁膜１０２をエッチングし、配線層となるトレンチを形成する。このドライエッチングにもプロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスを用いる。続いてアッシング、洗浄技術を用いてレジスト１０５と有機反射防止膜１０４を除去する（図３（ｅ））。
【００２８】
さらに、ドライエッチング技術を用いて、ホール底部に存在するシリコン窒化膜１０３をエッチングし接続孔を開口する。このドライエッチングのプロセスガスとしては、炭素とフッ素を含むフロロカーボンガスにＳｉＨ4 と酸素を添加した混合ガスを用いる。例えば、具体的条件としては、並行平板型ＲＩＥ装置を用いて、ＲＦ電力：２００Ｗ、プロセス圧力：１５Ｐａ、ＣＨＦ3 ：４０ｍｌ／ｍｉｎ（標準状態）、酸素：４０ｍｌ／ｍｉｎ（標準状態）、ＳｉＨ4 ：１５ｍｌ／ｍｉｎ（標準状態）でエッチングを行う。このようにすることによって、層間絶縁膜１０２とシリコン窒化膜１０３の加工側面にはＳｉＨ4 と酸素が反応したＳｉＯ2 保護膜１０８を堆積しながら、接続孔底部のシリコン窒化膜１０３をエッチングすることが出来る。その後、アッシング、洗浄技術を用いてシリコン窒化膜１０３のドライエッチングによって形成されたフロロカーボン系の堆積物や下層配線１０１の表面に成長した酸化銅等を除去する（図３（ｆ））。
【００２９】
その後、上層銅配線を形成するため、例えばスパッタリング技術を用いて、配線を構成する銅の層間絶縁膜１０２中や外部への拡散を防止するための拡散防止膜１０６を成膜し、引き続いて例えばスパッタリング技術と電界めっき技術を組み合わせて、銅１０７をホール部とトレンチ部に埋め込む（図３（ｇ））。最後にＣＭＰ技術を用いて層間絶縁膜１０２の上部表面上に形成されている銅１０７と拡散防止膜１０６を研磨除去することによって上層の埋め込み配線を形成する（図３（ｈ））。
【００３０】
以上のような本実施の形態の製造方法によれば、層間絶縁膜１０２とシリコン窒化膜１０３の加工側面にＳｉＯ2 保護膜１０８を形成させることができるので、シリコン窒化膜１０３側面からシリコン窒化膜１０３中に含有しているアンモニアの溶出を阻止でき、接続孔の開口部の下層銅配線消失や反応生成物析出が生じなくなる。したがって製造工程途中の接続孔を開口後に下層銅配線表面が露出した状態で放置したとしても上下銅配線の接続不良を防止できる。
【００３１】
また、本実施の形態では、加工側面全面にＳｉＯ2 保護膜１０８を形成させることが出来るため、層間絶縁膜１０２にフッ素添加のシリコン酸化膜を用いた場合でも、配線の密着性を阻害するフッ素の溶出も阻止することが出来るという効果も有している。これは、ＳｉＯ2 保護膜１０８がない場合、フッ素添加のシリコン酸化膜のエッチング側面から含有フッ素が脱ガスし、拡散防止膜１０６として成膜する金属と反応して密着性が悪くなるという不具合が生じる場合があるが、このような不具合を無くすことができるものである。
【００３２】
（第２の実施の形態）
図４は、本発明の第２の実施の形態における半導体装置の上層と下層の銅配線の接続部分の工程断面図を示すものである。図４において、１０１は下層配線、１０２は層間絶縁膜、１０３はシリコン窒化膜、１０４は有機反射防止膜、１０５はレジスト、１０６は拡散防止膜、１０７は銅である。
【００３３】
本実施の形態では、上層配線を埋め込むトレンチパターンのレジストパターンニングを行う工程までは、第１の実施の形態における図３（ｄ）までの工程と同様であるので図および説明を省略する。
【００３４】
次に、ドライエッチング技術を用いて上層の層間絶縁膜１０２をエッチングし、上層銅配線を埋め込むトレンチを形成する。このドライエッチングでは、プロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスを用いる。続いてアッシング、洗浄技術を用いてレジスト１０５と有機反射防止膜１０４を除去する（図４（ａ））。さらに、ドライエッチング技術を用いて、ホール底部に存在するシリコン窒化膜１０３をエッチングし接続孔を開口する。このドライエッチングでもプロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスを用いる。その後、アッシングによってシリコン窒化膜１０３をエッチングしたときのフロロカーボン系の堆積物のほとんどを除去した後、洗浄技術を用いてアッシングで除去できなかった残存堆積物を除去する。この除去工程の具体的条件は、例えばフッ化アンモニウムを含む薬液で洗浄し、次いで純水でリンス、乾燥後、希硫酸処理を行う。例えば濃度５％の硫酸に１０分浸漬した後、リンス、乾燥を行う（図４（ｂ））。
【００３５】
その後、上層銅配線を形成するため、例えばスパッタリング技術を用いて銅の拡散防止膜１０６を成膜し、引き続いて例えばスパッタリング技術と電界めっき技術を組み合わせて、銅１０７をホール部とトレンチ部に埋め込む（図４（ｃ））。最後にＣＭＰ技術を用いて層間絶縁膜１０２の上部表面上に形成されている銅１０７と拡散防止膜１０６を研磨除去することによって上層の埋め込み配線を形成する（図４（ｄ））。
【００３６】
本実施の形態によれば、接続孔開口後の希硫酸処理によって、下層配線１０１の表面にシリコン窒化膜１０３のエッチング工程で成長した酸化銅が除去されると共に、シリコン窒化膜１０３側壁部にシリコン窒化膜１０３からしみ出しているアンモニアと硫酸イオンが反応し、硫酸アンモニウムの皮膜（図示せず）がシリコン窒化膜１０３の側壁に形成されることでアンモニアの流出が抑制され、接続孔の開口部の下層銅配線消失や反応生成物析出が生じなくなる。したがって製造工程途中で接続孔を開口し、希硫酸処理後に、下層銅配線表面が露出した状態で放置したとしても上下銅配線の接続不良を防止できる。
【００３７】
（第３の実施の形態）
図５は、本発明の第３の実施の形態における半導体装置の上層と下層の銅配線の接続部分の工程断面図を示すものである。図５において、１０１は下層配線、１０２は層間絶縁膜、１０３はシリコン窒化膜、１０４は有機反射防止膜、１０５はレジスト、１０６は拡散防止膜、１０７は銅である。
【００３８】
本実施の形態では、上層配線を埋め込むトレンチパターンのレジストパターンニングを行う工程までは、第１の実施の形態における図３（ｄ）の工程までと同様の工程であるので図と説明は省略する。
【００３９】
次に、ドライエッチング技術を用いて上層の層間絶縁膜１０２をエッチングし、上層銅配線を埋め込むトレンチを形成する。このドライエッチングにはプロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスを用いる。続いてアッシング、洗浄技術を用いてレジスト１０５と有機反射防止膜１０４を除去する（図５（ａ））。
【００４０】
さらに、ドライエッチング技術を用いて、ホール底部に存在するシリコン窒化膜１０３をエッチングし接続孔を開口する。このドライエッチングは、フロロカーボンガスと酸素を含むガスでシリコン窒化膜１０３をエッチングした後、ＳＯ2 プラズマ処理を行う。例えば、並行平板型ＲＩＥ装置を用いて、ＲＦ電力が２００Ｗ、プロセス圧力１５Ｐａ、ＣＨＦ3 ：４０ｍｌ／ｍｉｎ（標準状態）、酸素：１５ｍｌ／ｍｉｎ（標準状態）でシリコン窒化膜１０３のエッチングを行いほぼシリコン窒化膜１０３が除去された後、ＣＨＦ3 と酸素ガスを真空排気し、ＳＯ2 を４０ｍｌ／ｍｉｎ（標準状態）導入し、ＲＦ電力１００Ｗ、プロセス圧力９０Ｐａで１分間プラズマ処理を行う。
【００４１】
その後、酸素を含むガスでアッシングを行い、シリコン窒化膜１０３のエッチング段階で生じたフロロカーボン系の堆積物のほとんどを除去し、洗浄技術を用いて残りの堆積物を除去する（図５（ｂ））。
【００４２】
その後、上層銅配線を形成するため、例えばスパッタリング技術を用いて銅の拡散防止膜１０６を成膜し、引き続いて例えばスパッタリング技術と電界めっき技術を組み合わせて、銅１０７をホール部とトレンチ部に埋め込む（図５（ｃ））。最後にＣＭＰ技術を用いて層間絶縁膜１０２の上部表面上に形成されている銅１０７と拡散防止膜１０６を研磨除去することによって上層の埋め込み配線を形成する（図５（ｄ））。
【００４３】
本実施の形態によれば、ＳＯ2 プラズマ処理により下層銅配線１０１の表面の、シリコン窒化膜１０３エッチング工程で成長した酸化銅が除去されると共に、シリコン窒化膜１０３の側壁部にしみ出しているアンモニアとＳＯ2 プラズマから生じた硫酸イオンとが反応し、硫酸アンモニウムの皮膜（図示せず）がシリコン窒化膜１０３の側壁部に形成されることでアンモニアの流出が抑制され、接続孔の開口部の下層銅配線消失や反応生成物析出が生じなくなる。したがって製造工程途中の接続孔を開口し、ＳＯ2 プラズマ処理後で上層配線材料を埋め込む前に、下層銅配線表面が露出した状態で放置したとしても上下銅配線の接続不良を防止できる。
【００４４】
なお、本実施の形態ではシリコン窒化膜１０３のエッチングのすぐ後でＳＯ2 プラズマ処理を行ったが、この処理は、シリコン窒化膜１０３のエッチング段階で生じたフロロカーボン系の堆積物を除去するアッシング工程を行った後に入れてもよい。あるいは、このアッシング工程のアッシングガスとして酸素の代わりにＳＯ2 を用い、レジスト除去とＳＯ2 プラズマ処理を兼用しても良い。この場合は半導体装置の製造効率、スループットが向上するという効果を有している。
【００４５】
図６に従来方法と上記の第１、第２、第３の実施の形態によるデュアルダマシン銅配線形成方法で２層配線を形成したときの上下層配線接続不良率を示す。この実験では、銅２層配線を形成する際、下層銅配線との接続孔をシリコン窒化膜のエッチングにより開口し、この開口に上層配線材料を埋め込む前に、７２時間大気中に放置した。図６に示すように、従来の形成方法では、不良率が４０％程度発生しているのに対し、本発明のいずれの実施の形態でも５％以下の不良率と大幅に接続不良が改善されている。
【００４６】
なお、上記の第１、第２、第３の実施の形態では、下層配線、上層配線、それぞれに銅配線を用いているが、これ以外でも、下層配線がアンモニアと反応して反応生成物を作る配線材料からなる場合は同様の効果が得られる。また、下層配線は、埋め込み配線に限られるものではなく、埋め込み配線ではなくてもアンモニアと反応する銅等の配線であれば、その配線にコンタクトを形成する場合、同様のメカニズムでコンタクトの底に反応生成物が形成されるので、同様の効果が得られる。
【００４７】
【発明の効果】
以上のように本発明によれば、下層配線上のシリコン窒化膜の開口の側壁に保護膜を形成することにより、開口側壁からシリコン窒化膜中に含有されているアンモニアが溶出するのを阻止できるため、開口内に上層配線材料を埋め込む前に大気中に放置されても、下層配線が溶解・消失したり、下層配線上に不要な反応生成物が形成されたりすることがなく、上下層配線間の接続不良を防止でき、上下層配線の接続形成歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】プラズマＣＶＤで成膜されたシリコン窒化膜のＦＴＩＲ分析スペクトルを示す図
【図２】シリコン窒化膜を純水に浸漬して抽出した成分をイオンクロマトグラフィーによって分析した結果を示す図
【図３】本発明の第１の実施の形態における半導体装置の製造方法を示す工程断面図
【図４】本発明の第２の実施の形態における半導体装置の製造方法を示す工程断面図
【図５】本発明の第３の実施の形態における半導体装置の製造方法を示す工程断面図
【図６】従来方法と本発明の実施の形態によるデュアルダマシン銅配線形成方法で２層配線を形成したときの上下層配線接続不良率を示す図
【図７】従来の半導体装置の製造方法を示す工程断面図
【図８】従来の問題点を示す図
【符号の説明】
１０１ 下層配線
１０２ 層間絶縁膜
１０３ シリコン窒化膜
１０４ 有機反射防止膜
１０５ レジスト
１０６ 拡散防止膜
１０７ 銅
１０８ ＳｉＯ2 保護膜
１０９ 下層配線の消失部分
１１０ 反応生成物
【発明の属する技術分野】
本発明は、良好な配線間接続を持つデュアルダマシン多層銅配線を得ることができる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路素子の動作速度の高速化、信頼性向上の目的で、素子間の接続に銅を主体とする積層配線が用いられるようになった。銅の積層配線の形成には通常埋め込み配線技術（以下ダマシン配線技術と称する）が用いられる。特に多層配線形成においてコスト低減の観点から、配線層と接続孔となる開口を層間絶縁膜に形成し、一度に銅配線を埋め込むデュアルダマシン技術が提案されている。以下に図７を参照して半導体装置における従来のデュアルダマシン銅配線形成方法を説明する。
【０００３】
図７は、従来のデュアルダマシン銅配線形成工程を示す半導体装置の断面図で、下層と上層の銅配線の接続部分を示している。図７において、１０１は下層配線、１０２は層間絶縁膜、１０３はシリコン窒化膜、１０４は有機反射防止膜、１０５はレジスト、１０６は拡散防止膜、１０７は銅である。
【０００４】
下層の層間絶縁膜１０２にすでに埋め込まれている銅からなる下層配線１０１上に、シリコン窒化膜１０３をプラズマＣＶＤ法などで形成し、その上に上層の層間絶縁膜１０２を形成する。このシリコン窒化膜１０３は下層配線１０１から層間絶縁膜１０２中や外部への銅の拡散防止とコンタクトホール加工時の層間絶縁膜１０２のエッチング停止層として用いられ、デュアルダマシン銅配線を形成する際に必要不可欠なものである（例えば非特許文献１参照）。その後、リソグラフィー技術を用いて有機反射防止膜１０４およびレジスト１０５を塗布し、接続孔となるホールパターンのパターニングを行う（図７（ａ））。
【０００５】
次に、ドライエッチング技術を用いてレジスト１０５をマスクとし上層の層間絶縁膜１０２をエッチングし、シリコン窒化膜１０３上でエッチングを停止させる。このドライエッチングでは、プロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスが用いられる。続いてアッシング、洗浄技術を用いてレジスト１０５と有機反射防止膜１０４を除去する（図７（ｂ））。続いて配線層を埋め込むトレンチを層間絶縁膜１０２に形成するためのドライエッチングの際に接続孔底部がエッチングされないようにするため、ホール内に保護膜を埋め込む。この保護膜として、例えば、有機反射防止膜１０４を塗布し、エッチバックエッチングを行うことによって、ホール内にのみ有機反射防止膜１０４を形成する（図７（ｃ））。
【０００６】
次にリソグラフィー技術を用いて有機反射防止膜１０４およびレジスト１０５を塗布し、上層配線を埋め込むトレンチパターンのパターニングを行う（図７（ｄ））。その後、ドライエッチング技術を用いて層間絶縁膜１０２をエッチングし、配線層を埋め込むトレンチを形成する。このドライエッチングにも、プロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスを用いる。続いてアッシング、洗浄技術を用いてレジスト１０５と有機反射防止膜１０４を除去する（図７（ｅ））。
【０００７】
さらに、ドライエッチング技術を用いて、ホール底部に存在するシリコン窒化膜１０３をエッチングし接続孔を開口する。このドライエッチングにもプロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスを用いる。その後、アッシング、洗浄技術を用いて、このエッチングによって生じた反応堆積物を除去する（図７（ｆ））。
【０００８】
その後、上層配線を形成するため、例えばスパッタリング技術を用いて銅の拡散防止膜１０６を成膜し、引き続いて例えばスパッタリング技術と電界めっき技術を組み合わせて、銅１０７を層間絶縁膜１０２とシリコン窒化膜１０３のホール部とトレンチ部に埋め込む（図７（ｇ））。最後にＣＭＰ（化学機械研磨）技術を用いて、層間絶縁膜１０２の上部表面上の銅１０７と拡散防止膜１０６を研磨除去することによって上層の埋め込み配線を形成する（図７（ｈ））。
【０００９】
【特許文献１】
特開２０００−３１１８８９号公報
【非特許文献１】
Ｊ．Ｈａｒｐｅｒ、Ｅ．Ｃｏｌｇａｎ、Ｃ-Ｋ．Ｈｕ、Ｊ．Ｈｕｍｍｅｌ、Ｌ．Ｂｕｃｈｗａｌｔｅｒ、ａｎｄＣ．Ｕｚｏｈ，ＭＲＳ ＢｕｌｌｅｔｉｎＸＩＸ（８）（１９９４）ｐ．２３
【００１０】
【発明が解決しようとする課題】
しかしながら、従来のデュアルダマシン銅配線形成方法では、ドライエッチング技術を用いてシリコン窒化膜１０３をエッチングすることにより下層配線１０１上の接続孔を開口し、その状態で大気中に放置すると、図８（ａ）に示すように下層の銅配線が溶解して消失した消失部１０９が生じたり、図８（ｂ）に示すように開口面に反応生成物１１０が形成されたりして、上下層配線間が接続不良になるという問題点を有していた。
【００１１】
そこで本発明の目的は、従来のような配線の消失や接続孔開口面の反応生成物の形成を抑制し、上下層配線間の接続不良を防止できる半導体装置の製造方法を提供することである。
【００１２】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、銅からなる下層配線を形成する工程と、下層配線上にシリコン窒化膜を形成する工程と、シリコン窒化膜を、少なくともシリコンと酸素を含むガスを用いたＲＩＥによるドライエッチングによって選択的に除去することにより、開口を形成するとともに開口側壁にシリコン酸化膜からなる保護膜を選択的に形成する工程と、開口内部に上層配線材料を埋め込む工程とを含むものである。
【００１３】
上記発明においては、保護膜により、開口側壁からシリコン窒化膜中に含有されているアンモニアが溶出するのを阻止できるため、上層配線材料を埋め込む前に大気中に放置されても下層配線がアンモニアと反応して溶解し消失したりすることがなく、上下層配線間の接続不良を防止できる。
【００１４】
また、本発明の半導体装置の製造方法は、銅からなる下層配線を形成する工程と、下層配線上にシリコン窒化膜を形成する工程と、シリコン窒化膜上にフッ素を含む絶縁膜を形成する工程と、フッ素を含む絶縁膜に第１の開口を形成する工程と、シリコン窒化膜を、少なくともシリコンと酸素を含むガスを用いたＲＩＥによるドライエッチングによって選択的に除去することにより、第２の開口を第１の開口の下に形成するとともに第１及び第２の開口側壁にシリコン酸化膜からなる保護膜を選択的に形成する工程と、第１および第２の開口内部に上層配線材料を埋め込む工程とを含むものである。
【００１５】
上記発明においては、第１の開口側壁に形成された保護膜により、第１の開口側壁からシリコン窒化膜中に含有されているアンモニアが溶出するのを阻止できるとともに、第２の開口側壁に形成された保護膜により、第２の開口側壁から絶縁膜中に含有されているフッ素が溶出するのを阻止できるため、上層配線材料を埋め込む前に大気中に放置されても、下層配線がアンモニアと反応して溶解したり、フッ素とアンモニアが反応して下層配線上の開口面に不要な反応生成物が形成されたりすることがなく、上下層配線間の接続不良を防止できる。
【００１６】
また、本発明の半導体装置の製造方法は、銅からなる下層配線を形成する工程と、下層配線上に原料ガスにＮＨ ３ を添加したプラズマＣＶＤ法によってシリコン窒化膜を形成する工程と、シリコン窒化膜をドライエッチングによって選択的に除去することにより開口を形成する工程と、開口内部を少なくとも硫酸で洗浄する工程と、開口内部に上層配線材料を埋め込む工程とを含むものである。
【００１７】
上記発明においては、開口内部を少なくとも硫酸で洗浄する工程により、シリコン窒化膜の開口側壁からしみ出すアンモニアと硫酸との反応によって生成された保護膜をシリコン窒化膜の開口側壁に形成することができる。この保護膜により、開口側壁からシリコン窒化膜中に含有されているアンモニアが溶出するのを阻止できるため、上層配線材料を埋め込む前に大気中に放置されても下層配線がアンモニアと反応して溶解し消失したりすることがなく、上下層配線間の接続不良を防止できる。
【００１８】
また、本発明の半導体装置の製造方法は、銅からなる下層配線を形成する工程と、下層配線上に原料ガスにＮＨ ３ を添加したプラズマＣＶＤ法によってシリコン窒化膜を形成する工程と、シリコン窒化膜をドライエッチングによって選択的に除去することにより開口を形成する工程と、開口内部をＳＯ２プラズマ処理する工程と、開口内部に上層配線材料を埋め込む工程とを含むものである。
【００１９】
上記発明においては、開口内部をＳＯ2 プラズマ処理する工程により、シリコン窒化膜の開口側壁からしみ出すアンモニアとＳＯ2 プラズマとによって生成された保護膜をシリコン窒化膜の開口側壁に形成することができる。この保護膜により、開口側壁からシリコン窒化膜中に含有されているアンモニアが溶出するのを阻止できるため、上層配線材料を埋め込む前に大気中に放置されても下層配線がアンモニアと反応して溶解し消失したりすることがなく、上下層配線間の接続不良を防止できる。
【００２０】
【発明の実施の形態】
以下図面を参照しながら、本発明の実施の形態について説明する。本発明者らは従来のデュアルダマシン銅配線形成方法において、ドライエッチング技術を用いてシリコン窒化膜をエッチングすることにより下層銅配線との接続孔を開口し、その状態で大気中に放置すると、図８（ａ），（ｂ）に示したように、下層の銅配線が溶解し消失したり、反応生成物が形成される理由を検討した。図１にプラズマＣＶＤで成膜されたシリコン窒化膜をＦＴＩＲ（フーリエ変換赤外分光法）で測定したスペクトル分布を示す。図１に示すように、Ｓｉ−Ｎの結合を示すピークと共に、Ｓｉ−Ｈ，およびＮ−Ｈの結合を示すピークが観察されている。プラズマＣＶＤによるシリコン窒化膜の成膜ではその原料ガスにＳｉＨ4 とＮ2 の他にＮＨ3 も添加している。このため、ＮＨ3 がそのまま膜中に取り込まれていると考えられる。
【００２１】
図２は、このシリコン窒化膜を純水に浸漬し、純水中に抽出した成分をイオンクロマトグラフィーによって分析した結果を示すものである。抽出は同一試料に対して４回繰り返し行った。図２に示すように、純水に浸漬することにより多量のＮＨ4 +イオンが溶出していることがわかる。繰り返し抽出をすることにより溶出量は次第に減少してくるが４回目でもなお溶出しつづけている。このことから、従来のデュアルダマシン銅配線形成方法において、ドライエッチング技術を用いてシリコン窒化膜をエッチングすることにより下層銅配線との接続孔を開口し、その状態で大気中に放置すると、大気中の水分が吸着し、その水分により、アンモニアが流出すると考えられる。
【００２２】
一方、銅はアンモニア溶液に溶解するので下層の銅配線が消失したものと考えられる。また、従来、誘電率を低減する目的で層間絶縁膜（図７、図８の１０２）にフッ素を添加したシリコン酸化膜が用いられる場合がある。フッ素を添加したシリコン酸化膜は吸湿しやすく、大気中の水分を吸収し、膜中に存在する遊離フッ素が溶出しＨＦが形成されると考えられる。このＨＦとアンモニアが反応して接続孔底部にフッ化アンモニウムの析出物を形成すると考えられる。図８に示した反応生成物１１０がそれである。これらのことから、デュアルダマシン銅配線形成工程において下層銅配線の消失や反応生成物の形成を抑制するためには、シリコン窒化膜からのアンモニアの溶出を抑制することが必要となることがわかった。
【００２３】
以下、本発明の半導体装置の製造方法における実施の形態について、図面を参照しながら説明する。
【００２４】
（第１の実施の形態）
図３は、本発明の第１の実施の形態における半導体装置の上層と下層の銅配線の接続部分の工程断面図を示すものである。図３において、１０１は下層配線、１０２は層間絶縁膜、１０３はシリコン窒化膜、１０４は有機反射防止膜、１０５はレジスト、１０６は拡散防止膜、１０７は埋め込み配線用銅、１０８はＳｉＯ2 保護膜である。
【００２５】
まず、あらかじめ半導体基板（図示せず）上に形成された下層の層間絶縁膜１０２に銅を埋め込んで下層配線１０１を形成している。この下層配線１０１および下層の層間絶縁膜１０２上に、シリコン窒化膜１０３をプラズマＣＶＤ法などで形成し、その上に上層の層間絶縁膜１０２を形成する。その後、リソグラフィー技術を用いて有機反射防止膜１０４およびレジスト１０５を塗布し、接続孔となるホールパターンのパターンニングを行う（図３（ａ））。
【００２６】
次に、ドライエッチング技術を用いてレジスト１０５をマスクとし上層の層間絶縁膜１０２をエッチングし、シリコン窒化膜１０３上でエッチングを停止させる。このドライエッチングでは、プロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスを用いる。続いてアッシング、洗浄技術を用いてレジスト１０５と有機反射防止膜１０４を除去する（図３（ｂ））。続いて上層の配線が埋め込まれるトレンチを形成するためのドライエッチングの際に、接続孔底部がエッチングされないようにするため、ホール内に保護膜を埋め込む。この保護膜として、例えば、有機反射防止膜１０４を塗布し、エッチバックエッチングを行うことによって、ホール内にのみ有機反射防止膜１０４を形成する（図３（ｃ））。
【００２７】
次に、リソグラフィー技術を用いて有機反射防止膜１０４およびレジスト１０５を塗布し、上層配線形状のトレンチパターンのパターンニングを行う（図３（ｄ））。その後、ドライエッチング技術を用いて上層の層間絶縁膜１０２をエッチングし、配線層となるトレンチを形成する。このドライエッチングにもプロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスを用いる。続いてアッシング、洗浄技術を用いてレジスト１０５と有機反射防止膜１０４を除去する（図３（ｅ））。
【００２８】
さらに、ドライエッチング技術を用いて、ホール底部に存在するシリコン窒化膜１０３をエッチングし接続孔を開口する。このドライエッチングのプロセスガスとしては、炭素とフッ素を含むフロロカーボンガスにＳｉＨ4 と酸素を添加した混合ガスを用いる。例えば、具体的条件としては、並行平板型ＲＩＥ装置を用いて、ＲＦ電力：２００Ｗ、プロセス圧力：１５Ｐａ、ＣＨＦ3 ：４０ｍｌ／ｍｉｎ（標準状態）、酸素：４０ｍｌ／ｍｉｎ（標準状態）、ＳｉＨ4 ：１５ｍｌ／ｍｉｎ（標準状態）でエッチングを行う。このようにすることによって、層間絶縁膜１０２とシリコン窒化膜１０３の加工側面にはＳｉＨ4 と酸素が反応したＳｉＯ2 保護膜１０８を堆積しながら、接続孔底部のシリコン窒化膜１０３をエッチングすることが出来る。その後、アッシング、洗浄技術を用いてシリコン窒化膜１０３のドライエッチングによって形成されたフロロカーボン系の堆積物や下層配線１０１の表面に成長した酸化銅等を除去する（図３（ｆ））。
【００２９】
その後、上層銅配線を形成するため、例えばスパッタリング技術を用いて、配線を構成する銅の層間絶縁膜１０２中や外部への拡散を防止するための拡散防止膜１０６を成膜し、引き続いて例えばスパッタリング技術と電界めっき技術を組み合わせて、銅１０７をホール部とトレンチ部に埋め込む（図３（ｇ））。最後にＣＭＰ技術を用いて層間絶縁膜１０２の上部表面上に形成されている銅１０７と拡散防止膜１０６を研磨除去することによって上層の埋め込み配線を形成する（図３（ｈ））。
【００３０】
以上のような本実施の形態の製造方法によれば、層間絶縁膜１０２とシリコン窒化膜１０３の加工側面にＳｉＯ2 保護膜１０８を形成させることができるので、シリコン窒化膜１０３側面からシリコン窒化膜１０３中に含有しているアンモニアの溶出を阻止でき、接続孔の開口部の下層銅配線消失や反応生成物析出が生じなくなる。したがって製造工程途中の接続孔を開口後に下層銅配線表面が露出した状態で放置したとしても上下銅配線の接続不良を防止できる。
【００３１】
また、本実施の形態では、加工側面全面にＳｉＯ2 保護膜１０８を形成させることが出来るため、層間絶縁膜１０２にフッ素添加のシリコン酸化膜を用いた場合でも、配線の密着性を阻害するフッ素の溶出も阻止することが出来るという効果も有している。これは、ＳｉＯ2 保護膜１０８がない場合、フッ素添加のシリコン酸化膜のエッチング側面から含有フッ素が脱ガスし、拡散防止膜１０６として成膜する金属と反応して密着性が悪くなるという不具合が生じる場合があるが、このような不具合を無くすことができるものである。
【００３２】
（第２の実施の形態）
図４は、本発明の第２の実施の形態における半導体装置の上層と下層の銅配線の接続部分の工程断面図を示すものである。図４において、１０１は下層配線、１０２は層間絶縁膜、１０３はシリコン窒化膜、１０４は有機反射防止膜、１０５はレジスト、１０６は拡散防止膜、１０７は銅である。
【００３３】
本実施の形態では、上層配線を埋め込むトレンチパターンのレジストパターンニングを行う工程までは、第１の実施の形態における図３（ｄ）までの工程と同様であるので図および説明を省略する。
【００３４】
次に、ドライエッチング技術を用いて上層の層間絶縁膜１０２をエッチングし、上層銅配線を埋め込むトレンチを形成する。このドライエッチングでは、プロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスを用いる。続いてアッシング、洗浄技術を用いてレジスト１０５と有機反射防止膜１０４を除去する（図４（ａ））。さらに、ドライエッチング技術を用いて、ホール底部に存在するシリコン窒化膜１０３をエッチングし接続孔を開口する。このドライエッチングでもプロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスを用いる。その後、アッシングによってシリコン窒化膜１０３をエッチングしたときのフロロカーボン系の堆積物のほとんどを除去した後、洗浄技術を用いてアッシングで除去できなかった残存堆積物を除去する。この除去工程の具体的条件は、例えばフッ化アンモニウムを含む薬液で洗浄し、次いで純水でリンス、乾燥後、希硫酸処理を行う。例えば濃度５％の硫酸に１０分浸漬した後、リンス、乾燥を行う（図４（ｂ））。
【００３５】
その後、上層銅配線を形成するため、例えばスパッタリング技術を用いて銅の拡散防止膜１０６を成膜し、引き続いて例えばスパッタリング技術と電界めっき技術を組み合わせて、銅１０７をホール部とトレンチ部に埋め込む（図４（ｃ））。最後にＣＭＰ技術を用いて層間絶縁膜１０２の上部表面上に形成されている銅１０７と拡散防止膜１０６を研磨除去することによって上層の埋め込み配線を形成する（図４（ｄ））。
【００３６】
本実施の形態によれば、接続孔開口後の希硫酸処理によって、下層配線１０１の表面にシリコン窒化膜１０３のエッチング工程で成長した酸化銅が除去されると共に、シリコン窒化膜１０３側壁部にシリコン窒化膜１０３からしみ出しているアンモニアと硫酸イオンが反応し、硫酸アンモニウムの皮膜（図示せず）がシリコン窒化膜１０３の側壁に形成されることでアンモニアの流出が抑制され、接続孔の開口部の下層銅配線消失や反応生成物析出が生じなくなる。したがって製造工程途中で接続孔を開口し、希硫酸処理後に、下層銅配線表面が露出した状態で放置したとしても上下銅配線の接続不良を防止できる。
【００３７】
（第３の実施の形態）
図５は、本発明の第３の実施の形態における半導体装置の上層と下層の銅配線の接続部分の工程断面図を示すものである。図５において、１０１は下層配線、１０２は層間絶縁膜、１０３はシリコン窒化膜、１０４は有機反射防止膜、１０５はレジスト、１０６は拡散防止膜、１０７は銅である。
【００３８】
本実施の形態では、上層配線を埋め込むトレンチパターンのレジストパターンニングを行う工程までは、第１の実施の形態における図３（ｄ）の工程までと同様の工程であるので図と説明は省略する。
【００３９】
次に、ドライエッチング技術を用いて上層の層間絶縁膜１０２をエッチングし、上層銅配線を埋め込むトレンチを形成する。このドライエッチングにはプロセスガスに炭素とフッ素を含むフロロカーボンガスを含む混合ガスを用いる。続いてアッシング、洗浄技術を用いてレジスト１０５と有機反射防止膜１０４を除去する（図５（ａ））。
【００４０】
さらに、ドライエッチング技術を用いて、ホール底部に存在するシリコン窒化膜１０３をエッチングし接続孔を開口する。このドライエッチングは、フロロカーボンガスと酸素を含むガスでシリコン窒化膜１０３をエッチングした後、ＳＯ2 プラズマ処理を行う。例えば、並行平板型ＲＩＥ装置を用いて、ＲＦ電力が２００Ｗ、プロセス圧力１５Ｐａ、ＣＨＦ3 ：４０ｍｌ／ｍｉｎ（標準状態）、酸素：１５ｍｌ／ｍｉｎ（標準状態）でシリコン窒化膜１０３のエッチングを行いほぼシリコン窒化膜１０３が除去された後、ＣＨＦ3 と酸素ガスを真空排気し、ＳＯ2 を４０ｍｌ／ｍｉｎ（標準状態）導入し、ＲＦ電力１００Ｗ、プロセス圧力９０Ｐａで１分間プラズマ処理を行う。
【００４１】
その後、酸素を含むガスでアッシングを行い、シリコン窒化膜１０３のエッチング段階で生じたフロロカーボン系の堆積物のほとんどを除去し、洗浄技術を用いて残りの堆積物を除去する（図５（ｂ））。
【００４２】
その後、上層銅配線を形成するため、例えばスパッタリング技術を用いて銅の拡散防止膜１０６を成膜し、引き続いて例えばスパッタリング技術と電界めっき技術を組み合わせて、銅１０７をホール部とトレンチ部に埋め込む（図５（ｃ））。最後にＣＭＰ技術を用いて層間絶縁膜１０２の上部表面上に形成されている銅１０７と拡散防止膜１０６を研磨除去することによって上層の埋め込み配線を形成する（図５（ｄ））。
【００４３】
本実施の形態によれば、ＳＯ2 プラズマ処理により下層銅配線１０１の表面の、シリコン窒化膜１０３エッチング工程で成長した酸化銅が除去されると共に、シリコン窒化膜１０３の側壁部にしみ出しているアンモニアとＳＯ2 プラズマから生じた硫酸イオンとが反応し、硫酸アンモニウムの皮膜（図示せず）がシリコン窒化膜１０３の側壁部に形成されることでアンモニアの流出が抑制され、接続孔の開口部の下層銅配線消失や反応生成物析出が生じなくなる。したがって製造工程途中の接続孔を開口し、ＳＯ2 プラズマ処理後で上層配線材料を埋め込む前に、下層銅配線表面が露出した状態で放置したとしても上下銅配線の接続不良を防止できる。
【００４４】
なお、本実施の形態ではシリコン窒化膜１０３のエッチングのすぐ後でＳＯ2 プラズマ処理を行ったが、この処理は、シリコン窒化膜１０３のエッチング段階で生じたフロロカーボン系の堆積物を除去するアッシング工程を行った後に入れてもよい。あるいは、このアッシング工程のアッシングガスとして酸素の代わりにＳＯ2 を用い、レジスト除去とＳＯ2 プラズマ処理を兼用しても良い。この場合は半導体装置の製造効率、スループットが向上するという効果を有している。
【００４５】
図６に従来方法と上記の第１、第２、第３の実施の形態によるデュアルダマシン銅配線形成方法で２層配線を形成したときの上下層配線接続不良率を示す。この実験では、銅２層配線を形成する際、下層銅配線との接続孔をシリコン窒化膜のエッチングにより開口し、この開口に上層配線材料を埋め込む前に、７２時間大気中に放置した。図６に示すように、従来の形成方法では、不良率が４０％程度発生しているのに対し、本発明のいずれの実施の形態でも５％以下の不良率と大幅に接続不良が改善されている。
【００４６】
なお、上記の第１、第２、第３の実施の形態では、下層配線、上層配線、それぞれに銅配線を用いているが、これ以外でも、下層配線がアンモニアと反応して反応生成物を作る配線材料からなる場合は同様の効果が得られる。また、下層配線は、埋め込み配線に限られるものではなく、埋め込み配線ではなくてもアンモニアと反応する銅等の配線であれば、その配線にコンタクトを形成する場合、同様のメカニズムでコンタクトの底に反応生成物が形成されるので、同様の効果が得られる。
【００４７】
【発明の効果】
以上のように本発明によれば、下層配線上のシリコン窒化膜の開口の側壁に保護膜を形成することにより、開口側壁からシリコン窒化膜中に含有されているアンモニアが溶出するのを阻止できるため、開口内に上層配線材料を埋め込む前に大気中に放置されても、下層配線が溶解・消失したり、下層配線上に不要な反応生成物が形成されたりすることがなく、上下層配線間の接続不良を防止でき、上下層配線の接続形成歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】プラズマＣＶＤで成膜されたシリコン窒化膜のＦＴＩＲ分析スペクトルを示す図
【図２】シリコン窒化膜を純水に浸漬して抽出した成分をイオンクロマトグラフィーによって分析した結果を示す図
【図３】本発明の第１の実施の形態における半導体装置の製造方法を示す工程断面図
【図４】本発明の第２の実施の形態における半導体装置の製造方法を示す工程断面図
【図５】本発明の第３の実施の形態における半導体装置の製造方法を示す工程断面図
【図６】従来方法と本発明の実施の形態によるデュアルダマシン銅配線形成方法で２層配線を形成したときの上下層配線接続不良率を示す図
【図７】従来の半導体装置の製造方法を示す工程断面図
【図８】従来の問題点を示す図
【符号の説明】
１０１ 下層配線
１０２ 層間絶縁膜
１０３ シリコン窒化膜
１０４ 有機反射防止膜
１０５ レジスト
１０６ 拡散防止膜
１０７ 銅
１０８ ＳｉＯ2 保護膜
１０９ 下層配線の消失部分
１１０ 反応生成物
Claims (6)
- 銅からなる下層配線を形成する工程と、
前記下層配線上にシリコン窒化膜を形成する工程と、
前記シリコン窒化膜を、少なくともシリコンと酸素を含むガスを用いたＲＩＥによるドライエッチングによって選択的に除去することにより、開口を形成するとともに開口側壁にシリコン酸化膜からなる保護膜を選択的に形成する工程と、
前記開口内部に上層配線材料を埋め込む工程とを含む半導体装置の製造方法。 - 銅からなる下層配線を形成する工程と、
前記下層配線上にシリコン窒化膜を形成する工程と、
前記シリコン窒化膜上にフッ素を含む絶縁膜を形成する工程と、
前記フッ素を含む絶縁膜に第１の開口を形成する工程と、
前記シリコン窒化膜を、少なくともシリコンと酸素を含むガスを用いたＲＩＥによるドライエッチングによって選択的に除去することにより、第２の開口を前記第１の開口の下に形成するとともに第１及び第２の開口側壁にシリコン酸化膜からなる保護膜を選択的に形成する工程と、
前記第１および第２の開口内部に上層配線材料を埋め込む工程とを含む半導体装置の製造方法。 - 銅からなる下層配線を形成する工程と、
前記下層配線上に原料ガスにＮＨ ３ を添加したプラズマＣＶＤ法によってシリコン窒化膜を形成する工程と、
前記シリコン窒化膜をドライエッチングによって選択的に除去することにより開口を形成する工程と、
前記開口内部を少なくとも硫酸で洗浄する工程と、
前記開口内部に上層配線材料を埋め込む工程とを含む半導体装置の製造方法。 - 前記開口内部を少なくとも硫酸で洗浄する工程により、前記シリコン窒化膜の開口側壁からしみ出すアンモニアと硫酸との反応によって生成された保護膜を前記シリコン窒化膜の開口側壁に形成することを特徴とする、請求項３記載の半導体装置の製造方法。
- 銅からなる下層配線を形成する工程と、
前記下層配線上に原料ガスにＮＨ ３ を添加したプラズマＣＶＤ法によってシリコン窒化膜を形成する工程と、
前記シリコン窒化膜をドライエッチングによって選択的に除去することにより開口を形成する工程と、
前記開口内部をＳＯ２プラズマ処理する工程と、
前記開口内部に上層配線材料を埋め込む工程とを含む半導体装置の製造方法。 - 前記開口内部をＳＯ２プラズマ処理する工程により、前記シリコン窒化膜の開口側壁からしみ出すアンモニアとＳＯ２プラズマとによって生成された保護膜を前記シリコン窒化膜の開口側壁に形成することを特徴とする、請求項５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003153995A JP4205489B2 (ja) | 2003-05-30 | 2003-05-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003153995A JP4205489B2 (ja) | 2003-05-30 | 2003-05-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004356474A JP2004356474A (ja) | 2004-12-16 |
| JP4205489B2 true JP4205489B2 (ja) | 2009-01-07 |
Family
ID=34048770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003153995A Expired - Fee Related JP4205489B2 (ja) | 2003-05-30 | 2003-05-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4205489B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4540504B2 (ja) * | 2005-03-03 | 2010-09-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2010114255A (ja) | 2008-11-06 | 2010-05-20 | Toshiba Corp | 半導体装置の製造方法 |
-
2003
- 2003-05-30 JP JP2003153995A patent/JP4205489B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004356474A (ja) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5123924B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3907151B2 (ja) | 半導体装置の製造方法 | |
| JP3501937B2 (ja) | 半導体装置の製造方法 | |
| US20060246717A1 (en) | Method for fabricating a dual damascene and polymer removal | |
| JP2002353308A (ja) | 半導体装置及びその製造方法 | |
| JP2001144090A (ja) | 半導体装置の製造方法 | |
| US6605536B2 (en) | Treatment of low-k dielectric films to enable patterning of deep submicron features | |
| JP2005116801A (ja) | 半導体装置の製造方法 | |
| JP4108228B2 (ja) | 半導体装置の製造方法 | |
| JP2008544524A (ja) | 半導体素子における銅の層剥離の回避 | |
| JP3781729B2 (ja) | 半導体装置の製造方法 | |
| JP4173454B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4205489B2 (ja) | 半導体装置の製造方法 | |
| JP3810718B2 (ja) | 半導体装置の製造方法 | |
| US7767585B2 (en) | Method of cleaning and process for producing semiconductor device | |
| JP4583678B2 (ja) | 半導体装置の製造方法及び半導体装置用洗浄液 | |
| JP4864949B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| US7288487B1 (en) | Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure | |
| JP2006165189A (ja) | 半導体装置の製造方法 | |
| JP2006080559A (ja) | 半導体装置の製造方法、半導体製造装置及び半導体装置 | |
| CN111834197A (zh) | 半导体结构及其制备方法 | |
| KR100698742B1 (ko) | 반도체 소자 제조방법 | |
| CN108281381B (zh) | 一种半导体互连结构的制备方法 | |
| KR20100036449A (ko) | 반도체 소자의 제조방법 | |
| Thompson et al. | Etch process development for FLARE/sup TM/for dual damascene architecture using a N/sub 2//O/sub 2/plasma |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081016 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |