JP3772059B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3772059B2 JP3772059B2 JP2000016189A JP2000016189A JP3772059B2 JP 3772059 B2 JP3772059 B2 JP 3772059B2 JP 2000016189 A JP2000016189 A JP 2000016189A JP 2000016189 A JP2000016189 A JP 2000016189A JP 3772059 B2 JP3772059 B2 JP 3772059B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- barrier metal
- metal layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の属する技術分野】
本発明は、多層配線技術に係わり、特に配線層の全面をバリアメタルで覆った半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
CuはSiデバイスのライフタイムキラーとなるため、層間絶縁膜中へのCuの拡散を抑えるためにバリアメタル層を形成することが必須である。それに加え、配線層上部のバリア層にはプロセス中に、Cu配線表面が酸化されることを防止する機能が要求される。
【0003】
従来、Cu配線層の上部バリア層としては、シリコン窒化膜が用いられてきたが、誘電率が高いために配線間容量を増大させてしまうという問題があった。
【0004】
この問題を解決するために、Cu配線の上面に、配線の側面や底面に用いられているバリアメタル層と同じ、或いは同等のバリアメタル層を形成して配線の全面を完全に包囲することが提案されている。この構造の形成方法としては、Cuダマシン配線を形成した後、Cu配線の表面を周囲の層間絶縁膜表面より後退させる、いわゆるリセスエッチングを行い、その後にウェハ全面にバリアメタル層材を成膜した後CMPにより配線上にのみバリアメタル層を残存させる方法が提案されている。
【0005】
しかし、Cu配線のリセスエッチングに酸等を用いた場合には、バリア層とCu層との界面においてエッチングが速く進行することによりCu配線の側壁部が中心部よりリセス量が大きくなることや、ウェハ内でリセス量の場所依存性や、パターン依存性等が顕著であることが判明した。この結果、その後のバリア層の成膜工程においてCu配線の側壁部のバリア層のカバレッジが充分得られず、プロセス中にCu配線の酸化、Cuの拡散が生じ歩留まりが低下してしまうという問題があった。また、ウェハ面内やパターン間で配線抵抗が異なること等により所望の性能が得られないという問題があった。
【0006】
【発明が解決しようとする課題】
上述したように、Cu配線のリセスエッチングに酸等を用いた場合には、Cu配線の側壁部が中心部よりリセスエッチング量が大きくなり、その後のバリア層の成膜工程においてCu配線の側壁部でのバリア層のカバレッジが充分得られず、プロセス中にCu配線の酸化、Cuの拡散が生じ、歩留まりが低下してしまうという問題があった。
また、ウェハ内でリセス量の場所依存性や、パターン依存性等が顕著であり、ウェハ面内やパターン間で配線抵抗が異なること等により所望の性能が得られないという問題があった。
【0007】
本発明の目的は、配線材に対して表面を均一にリセスエッチングし、歩留まりの向上を図り得る半導体装置及び半導体装置の製造方法を提供することにある。
【0008】
【課題を解決するための手段】
[構成]
本発明は、上記目的を達成するために以下のように構成されている。
【0009】
(1)本発明(請求項1)の半導体装置は、半導体基板上に形成された溝を有する絶縁層と、この絶縁層の溝の表面に沿って形成された第1のバリアメタル層と、前記絶縁層の溝内に形成され、表面が該絶縁層より低い配線層と、この配線層上に形成された第2のバリアメタル層とを具備し、前記溝側部における前記Cu配線と第1のバリアメタル層とのなす角が60゜以上であることを特徴とする。
【0010】
本発明の好ましい実施態様を以下に記す。
前記配線層を構成する主元素は、Cu、Ag、Au,Ptの何れかであること。
【0011】
(2)本発明(請求項3)は、請求項1の半導体装置の製造方法であって、半導体基板上の絶縁層に溝を形成する工程と、前記絶縁層の表面に沿って第1のバリアメタル層材を形成する工程と、前記絶縁層上に、前記溝内を埋め込むように、配線材を堆積する工程と、前記配線材の表面に対して平坦化処理を行い、前記溝内に第1のバリアメタル層及び配線層を埋め込み形成する工程と、前記配線層を構成する主元素と反応する酸化剤と、前記配線層を構成する主元素のイオンと錯体を形成する錯体形成剤と、前記錯体を溶解する溶媒とを含むエッチング溶液を用いて該配線層に対してリセスエッチング処理を行って、前記配線層の表面と第1のバリアメタル層とのなす角が60゜以上となるように該配線材の表面を後退させて凹部を形成する工程と、前記配線材及び絶縁層上に前記凹部を埋め込むように第2のバリアメタル層材を形成する工程と、第2のバリアメタル層材の表面を、前記絶縁層の表面が露出するまで平坦化し、前記凹部に前記第2のバリアメタル層を形成する工程とを含むことを特徴とする。
【0012】
本発明の好ましい実施態様を以下に記す。
前記酸化剤が、過酸化水素水、過硫酸アンモニウム、オゾン水の中から1種類以上選ばれていること。
前記錯体形成剤が、アミノ酸,エチレンジアミン,エチレンジアミン四酢酸、アミノスルホン酸のなから1種類以上選ばれていること。前記アミノ酸がグリシンであること。
前記溶媒が水であること。
前記リセスエッチング処理は、前記平坦化処理を行う平坦化装置内で連続して行われること。
前記リセスエッチング処理は、前記平坦化処理後に行われる洗浄工程での処理槽にて行われること。
【0013】
[作用]
本発明は、上記構成によって以下の作用・効果を有する。配線層を構成する主元素の酸化剤と、配線層を構成する主元素のイオンと錯体を形成する錯体形成剤と、錯体を溶解する溶媒とを含むエッチング溶液を用いて該配線層に対してリセスエッチング処理を行うことにより、(1)酸化剤と配線層の主構成元素との反応により該主構成元素がイオン化、(2)イオン化した主構成元素と錯体形成剤との反応により主構成元素の錯体が形成、(3)形成された錯体が溶媒により溶解除去、の三つの工程が同時に進行することによりリセスエッチングが配線層の表面から均一に進行すると共に、ウェハ内でリセス量の場所依存性や、パターン依存性等が無くなる。
【0014】
リセスエッチングが配線層の表面から均一に行われることにより、配線層の側壁部の第2のバリアメタル層のカバレッジが充分得られ、プロセス中に配線層の酸化、配線層の拡散が抑制されて歩留まりの低下を抑制することができる。また、ウェハ内でリセス量の場所依存性や、パターン依存性等が無いので、ウェハ面内やパターン間で配線抵抗が異なることがなく、所望の性能が得られる。
【0015】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【0016】
[第1の実施形態]
図1は、本発明の第1の実施形態に係わる半導体装置の製造工程を示す工程断面図である。
【0017】
先ず、図1(a)に示すように、Si基板11上に熱酸化膜12を100nm形成した後、CVD法によりシリコン窒化膜13を30nm、CVD法によりシリコン酸化膜14を400nm堆積する。
【0018】
次いで、図1(b)に示すように、シリコン酸化膜14上に、リソグラフィ法により開口部を有するレジスト膜15を形成した後、シリコン酸化膜14を選択的にエッチングして、溝16を形成する。溝16のパターンは、深さ400nm、折り返して長さ3mにわたって形成されている。
【0019】
次いで、図1(c)に示すように、レジスト膜15を除去した後、スパッタリング法により膜厚20nmのTaN膜(第1のバリアメタル層材)17、膜厚200nmのCu膜を堆積した後、硫酸銅を用いた電解メッキ法によりさらにCu膜の形成を行って、溝16内を埋め込むようにCu配線材18を堆積する。次いで、図1(d)に示すように、TaN膜17をエッチングストッパに用いて、Cu配線材18の表面に対してCMP処理を行う。次いで、図1(e)に示すように、シリコン酸化膜14の表面が露出するまで、Cu配線材18及びTaN膜17に対してCMP処理を行って、溝16内にCuダマシン配線18及びTaN膜(第1のバリアメタル層)17を埋め込み形成する。
【0020】
次いで、図1(f)に示すように、Cuダマシン配線18のリセスエッチング処理を行い、凹部19を形成する。Cuダマシン配線18に対するリセスエッチング処理は、スピンエッチャ装置によりSi基板11を高速回転させながら、溶媒である純水1000ccに対して、酸化剤である過酸化水素が溶媒である水に希釈された35%過酸化水素水20cc、及び錯体形成剤であるグリシン1gを溶解させたエッチング溶液をCuダマシン配線18側の面に50秒間供給して行う。リセスエッチング処理後、同様にSi基板を高速回転させながら純水を5分間供給してリンス処理、乾燥処理を順次行う。
【0021】
Cuダマシン配線の表面に、グリシン(錯体形成剤)と過酸化水素水(酸化剤+溶媒)との混合したエッチング液を供給してリセスエッチング処理を行うことにより、▲1▼酸化剤である過酸化水素とCuダマシン配線を構成するCuとの反応により配線層の表面がイオン化、▲2▼イオン化したCuダマシン配線表面と錯体形成剤であるグリシンとの反応によりCuの錯体が形成、▲3▼形成されたCuの錯体が溶媒である水により溶解除去、の三つの工程が同時に進行することによりエッチングがCuダマシン配線の表面から均一に進行する。
【0022】
次いで、図1(g)に示すように、リセスエッチング処理によって形成された凹部19を埋め込むように、第2のTaN膜(第2のバリアメタル層材)20を堆積する。次いで、図1(h)に示すように、第2のTaN膜20に対して、シリコン酸化膜14が露出するまでCMP処理を行い、凹部19内に第2のTaN膜20(第2のバリアメタル層)を埋め込み形成する。
【0023】
以上示した工程によって、全面がバリアメタルであるTaN膜に覆われたCuダマシン配線を形成することができる。上述した製造工程を用いて多層配線を形成することによりリセスエッチングがCuダマシン配線18の表面から均一に行われることにより、Cuダマシン配線18の側壁部のTaN膜20のカバレッジが充分得られ、プロセス中にCuダマシン配線18の酸化、Cuダマシン配線18を構成するCuの拡散が抑制されて歩留まりの低下を抑制することができる。また、ウェハ内でリセス量の場所依存性や、パターン依存性等が無いので、ウェハ面内やパターン間で配線抵抗が異なることがなく、所望の性能が得られる。
【0024】
リセスエッチング処理後の断面の電子顕微鏡写真を図2に示す。図2に示すように、Cuダマシン配線18の側部での落ち込みが無く、均一にリセスエッチング処理が行われている。
【0025】
次に、ウェハ内でのリセス量分布を求め、その結果を図3に示す。図3において、横軸は、リセスエッチング処理後に残存した配線の分率を示している。ウェハ内でのリセス量分布を求めるため、CMP処理後の配線抵抗とリセスエッチング処理後の配線抵抗とをそれぞれプローブにより測定し、リセスエッチング処理後の抵抗上昇が表面から均一に配線がエッチングされているものとして残存配線量を見積もった。
【0026】
本実施形態で用いた深さ400nmの配線に対し、L/S=0.2μm/0.2μm、0.5μm/0.5μm、及び孤立配線の0.2〜10μmにおいても残存した配線の分率の分布の中心はほぼ0.85であった。この値は、本実施形態で用いている配線深さ400nmから換算すると、60nmのリセスエッチング量に相当する。
【0027】
比較例として、酸を用いてCuダマシン配線のリセスエッチング処理を行った結果を図4に示す。図4に示すように、ウェハ内の分布が大きいことに加えて、孤立0.2μm配線のリセスエッチング量が他のパターンに比べて大きくなっており、パターン依存性が大きいことが分かる。
【0028】
断面形状とその後に形成されるバリア膜によるCu配線酸化耐性との関係を調べるため、エッチング溶液を各種変化させてリセスエッチングを行った。断面SEM写真から図5に示すようにリセスエッチングされたCu配線表面と側壁とのなす角θを求めて接触角とし、断面形状の評価指標とした。これらと同条件で作成したウェハ上にスパッタリング法により全面にTaN膜を50nm形成した後、CMP処理によりCu配線上にのみTaN膜を残した。
【0029】
このウェハをプローブによりCu配線の抵抗を測定した後、内部が300℃の大気雰囲気であるオーブン中で1時間放置する加速試験を行った。加速試験後、再びプローブによりCu配線の抵抗を測定したところ、バリア層であるTaN膜が充分な酸化防止耐性を有している場合には加速試験前後でCuダマシン配線の抵抗に変化はなかった。それに対し、酸化防止耐性が充分でないためCu配線が酸化してしまった場合には、顕著な抵抗上昇が観測されていた。
【0030】
L/S=0.2μm/0.2μm、長さ3mのCu配線について加速試験後のCu配線の抵抗が試験前のCu配線の抵抗より上昇しないチップを合格として、ウェハ内での酸化耐性のイールド(合格確率)を求めた。更にリセスエッチング処理後のCu配線の形状から接触角を求め、イールドとの関係を調べた関係を図6に示す。
【0031】
接触角が小さい場合、即ちCu配線の中心部よりCu配線の側壁部が速くエッチングされて断面形状が食い込むようになった場合にはその後に形成されるTaN膜の側壁部分でのカバレッジが悪く、分断されるためCu配線は全て酸化されてイールドは0%である。接触角が60゜を越える付近から酸化耐性が向上し、70゜以上では充分な酸化耐性をウェハ全面で得ることができた。
【0032】
また、接触角が85゜の試料について、Cu配線パターンが多数形成されたウェハ上に塗布法により絶縁膜を形成した後、450℃60時間のアニール処理を行った。塗布型絶縁膜を溶解させて塗布型絶縁膜中のCu濃度を測定したところ、アニール処理の有無で有意な差は見られなかった。これらの結果から上部バリア層であるTaN膜がCu拡散防止層として機能していることが確認された。
【0033】
以上説明したように本実施形態によれば、上述した製造工程を用いて多層配線を形成することによりリセスエッチングが配線層の表面から均一に行われることにより、配線層の側壁部の第2のバリアメタル層のカバレッジが充分得られ、プロセス中に配線層の酸化、配線層の主構成元素の拡散が抑制されて歩留まりの低下を抑制することができる。また、ウェハ内でリセス量の場所依存性や、パターン依存性等が無いので、ウェハ面内やパターン間で配線抵抗が異なることがなく、所望の性能が得られる。
【0034】
酸化剤を入れない場合でも錯体が形成される系も存在するが、その場合は酸によるエッチングと同様、側壁部での進行が速い等の問題が生じる。本発明のような均一なエッチング特性を得るためには、上記3つの工程が同時に進行することが重要であり、ウェハを回転させながら薬液を供給する、強制循環させている槽内にウェハを挿入する等の手段が必須である。
【0035】
[第2の実施形態]
本実施形態において、第1の実施形態と異なるのは、CMP処理後のリセスエッチング処理なので、リセスエッチング処理だけについて説明する。
【0036】
Cuダマシン配線及びTaN膜のCMP処理をCMP装置の研磨パッドにて行った後、第1の実施形態と同様なエッチング液で満たされたCMP装置内に設けられた洗浄槽内でウェハを150rpmで回転させながらリセスエッチング処理と洗浄処理を同時に行って、凹部を形成した。次に、5分間リンスした後、ウェハを乾燥処理した。リセスエッチング量は、50nm、ウェハ面内均一性及び断面形状は良好であり、パターンによるエッチング量の差異は認められなかった。更に、第2のバリアメタル層であるTaN膜を形成した後、CMP処理を行って、凹部にTaN膜を埋め込み形成した。
【0037】
第1の実施形態と同様な加速試験を行った後評価を行ったところ、第2のバリア層であるTaN膜が良好な酸化防止層、Cu拡散防止層として機能していることが確認していることが確認された。
【0038】
このように、CMP装置(平坦化装置)内で、平坦化処理からリセスエッチング処理を連続して行うことで、プロセス時間の短縮を図ることができる。
【0039】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、錯体形成剤としてアミノ酸であるグリシンを含有する希釈過酸化水素を用いたが、錯体形成剤として他のアミノ酸や、エチレンジアミン、エチレンジアミン四酢酸を希釈過酸化水素水(酸化剤)に含有させた場合にも、同様に良好なリセス形状が得られた。また、酸化剤として過硫酸アンモニウム、オゾン水を用いても良好なリセス形状が得られた。
また、配線層を構成する主元素としては、Cu以外に、Ag,Au,Ptを用いることができる。Cu以外を用いた場合は、酸化剤、錯体形成剤、溶媒を選ぶ必要がある。更に、上記元素を主構成元素とする合金においてもエッチング特性に差し支えはない。Cu合金としては、例えばCu−Si合金,Cu−Al合金,Cu−Si−Al合金,Cu−Ag合金等を用いることができる。
また、上記実施形態では、第1及び第2のバリアメタル層としてTaN膜を用いたが、第1のバリアメタル層と第2のバリアメタル層とで異なる材料を用いても良い。
また、配線層と第2のバリアメタル層の密着性を改善するため、配線層表面に前処理を施すことや、他の元素を含有する層を形成することも可能である。
【0040】
上記実施形態では、リセスエッチング処理を行う前に絶縁層上の第1のバリアメタル層材を除去したが、リセスエッチング処理後に第1のバリアメタル層を除去しても良い。例えば、TaN膜17上のCu配線層材18に対して平坦化処理を行った後(図7(a))、上記リセスエッチング処理を行ってCuダマシン配線18の表面を後退させて凹部19を形成し(図7(b))、TaN膜20を堆積し(図7(c))、その後、TaN膜20,TaN膜17に対して絶縁層14の表面が露出するまで平坦化処理を行う(図7(d))。
【0041】
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【0042】
【発明の効果】
以上説明したように本発明によれば、配線層を構成する主元素の酸化剤と、配線層を構成する主元素のイオンと錯体を形成する錯体形成剤と、錯体を溶解する溶媒とを含むエッチング溶液を用いて該配線層に対してリセスエッチング処理を行うことにより、配線層の表面に上述したエッチング液を供給してリセスエッチング処理を行うことにより、▲1▼酸化剤と配線層の主構成元素との反応により該主構成元素がイオン化、▲2▼イオン化した主構成元素と錯体形成剤との反応により主構成元素の錯体が形成、▲3▼形成された錯体が溶媒により溶解除去、の三つの工程が同時に進行することによりリセスエッチングが配線層の表面から均一に進行と共に、ウェハ内でリセス量の場所依存性や、パターン依存性等が無くなる。
【0043】
リセスエッチングが配線層の表面から均一に行われることにより、配線層の側壁部の第1のバリアメタル層のカバレッジが充分得られ、プロセス中に配線層の酸化、配線層の拡散が抑制されて歩留まりの低下を抑制することができる。また、ウェハ内でリセス量の場所依存性や、パターン依存性等が無いので、ウェハ面内やパターン間で配線抵抗が異なることがなく、所望の性能が得られる。
【図面の簡単な説明】
【図1】第1の実施形態に係わる半導体装置の製造工程を示す工程断面図。
【図2】リセスエッチング処理後の構造を示す電子顕微鏡写真。
【図3】本発明に係わるエッチング溶液を用いてリセスエッチング処理を行った場合のウェハ内でのリセス量分布を示す図。
【図4】酸を用いてCuダマシン配線のリセスエッチング処理を行った場合のウェハ内でのリセス量分布を示す図。
【図5】Cuダマシン配線表面と側壁であるTaN膜とのなす角θの概略を示す断面図。
【図6】Cuダマシン配線表面と側壁であるTaN膜とのなす接触角とイールドとの関係を示す特性図。
【図7】図1に示す半導体装置の製造工程の変形例を示す工程断面図。
【符号の説明】
11…Si基板
12…熱酸化膜
13…シリコン窒化膜
14…シリコン酸化膜
15…レジスト膜
16…溝
17…TaN膜(第1のバリアメタル層材,第1のバリアメタル層)
18…Cu配線材,Cuダマシン配線(配線層材,配線層)
19…凹部
20…TaN膜(第2のバリアメタル層材,第2のバリアメタル層)
Claims (9)
- 半導体基板上に形成された溝を有する絶縁層と、この絶縁層の溝の表面に沿って形成された第1のバリアメタル層と、前記絶縁層の溝内に形成され、表面が該絶縁層より低い配線層と、この配線層上に形成された第2のバリアメタル層とを具備し、前記溝側部における前記配線層の表面と第1のバリアメタル層とのなす角が60゜以上であることを特徴とする半導体装置。
- 前記配線層を構成する主元素は、Cu、Ag、Au、Ptの何れかであることを特徴とする請求項1に記載の半導体装置。
- 半導体基板上に形成された溝を有する絶縁層と、この絶縁層の溝の表面に沿って形成された第1のバリアメタル層と、前記絶縁層の溝内に形成され、表面が該絶縁層より低い配線層と、この配線層上に形成された第2のバリアメタル層とを具備し、前記溝側部における前記配線層の表面と第1のバリアメタル層とのなす角が60゜以上である半導体装置の製造方法であって、
半導体基板上の絶縁層に溝を形成する工程と、
前記絶縁層の表面に沿って第1のバリアメタル層材を形成する工程と、
第1のバリアメタル層材上に、前記溝内を埋め込むように、配線材を堆積する工程と、
前記配線材の表面に対して平坦化処理を行い、前記溝内に第1のバリアメタル層及び配線層を埋め込み形成する工程と、
前記配線層を構成する主元素と反応する酸化剤と、前記配線層を構成する主元素のイオンと錯体を形成する錯体形成剤と、前記錯体を溶解する溶媒とを含むエッチング溶液を用いて該配線層に対してリセスエッチング処理を行って、前記配線層の表面と第1のバリアメタル層とのなす角が60゜以上となるように該配線層の表面を後退させて凹部を形成する工程と、
前記配線層及び絶縁層上に前記凹部を埋め込むように第2のバリアメタル層材を形成する工程と、
第2のバリアメタル層材の表面を、前記絶縁層の表面が露出するまで平坦化し、前記凹部に前記第2のバリアメタル層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記酸化剤が、過酸化水素水、過硫酸アンモニウム、オゾン水、の中から1種類以上選ばれていることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記錯体形成剤が、アミノ酸,エチレンジアミン,エチレンジアミン四酢酸、アミノスルホン酸の中から1種類以上選ばれていることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記アミノ酸がグリシンであることを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記溶媒が水であることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記リセスエッチング処理は、前記平坦化処理を行う平坦化装置内で連続して行われることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記リセスエッチング処理は、前記平坦化処理後に行われる洗浄工程での処理槽にて行われることを特徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000016189A JP3772059B2 (ja) | 2000-01-25 | 2000-01-25 | 半導体装置及び半導体装置の製造方法 |
TW090101288A TW490718B (en) | 2000-01-25 | 2001-01-19 | Semiconductor device and the manufacturing method thereof |
US09/767,724 US6579785B2 (en) | 2000-01-25 | 2001-01-24 | Method of making multi-level wiring in a semiconductor device |
KR10-2001-0003717A KR100419272B1 (ko) | 2000-01-25 | 2001-01-26 | 반도체 장치 및 반도체 장치의 제조 방법 |
US10/424,856 US20030214010A1 (en) | 2000-01-25 | 2003-04-29 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000016189A JP3772059B2 (ja) | 2000-01-25 | 2000-01-25 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001210644A JP2001210644A (ja) | 2001-08-03 |
JP3772059B2 true JP3772059B2 (ja) | 2006-05-10 |
Family
ID=18543371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000016189A Expired - Fee Related JP3772059B2 (ja) | 2000-01-25 | 2000-01-25 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3772059B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6743641B2 (en) | 2001-12-20 | 2004-06-01 | Micron Technology, Inc. | Method of improving surface planarity prior to MRAM bit material deposition |
KR102481037B1 (ko) | 2014-10-01 | 2022-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 배선층 및 그 제작 방법 |
JP7261567B2 (ja) * | 2018-11-26 | 2023-04-20 | 株式会社Screenホールディングス | 基板処理方法および基板処理装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3304754B2 (ja) * | 1996-04-11 | 2002-07-22 | 三菱電機株式会社 | 集積回路の多段埋め込み配線構造 |
US6309560B1 (en) * | 1996-12-09 | 2001-10-30 | Cabot Microelectronics Corporation | Chemical mechanical polishing slurry useful for copper substrates |
-
2000
- 2000-01-25 JP JP2000016189A patent/JP3772059B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001210644A (ja) | 2001-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100419272B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US6696358B2 (en) | Viscous protective overlayers for planarization of integrated circuits | |
US7544606B2 (en) | Method to implement stress free polishing | |
JP3907151B2 (ja) | 半導体装置の製造方法 | |
US6331490B1 (en) | Process for etching thin-film layers of a workpiece used to form microelectric circuits or components | |
US20060024951A1 (en) | Technique for forming a passivation layer prior to depositing a barrier layer in a copper metallization layer | |
JP3992654B2 (ja) | 半導体装置の製造方法 | |
JP3586605B2 (ja) | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 | |
WO2006112202A1 (ja) | 半導体装置及びその製造方法 | |
US20040121583A1 (en) | Method for forming capping barrier layer over copper feature | |
KR100783223B1 (ko) | 반도체 장치 제조 방법 | |
JP2007095981A (ja) | 半導体装置の製造方法及び研磨方法 | |
US6821882B2 (en) | Semiconductor device manufacturing method for improving adhesivity of copper metal layer to barrier layer | |
JP3772059B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US20100120242A1 (en) | Method to prevent localized electrical open cu leads in vlsi cu interconnects | |
US20060189131A1 (en) | Composition and process for element displacement metal passivation | |
CN109887880B (zh) | 一种半导体连接结构及其制作方法 | |
JP4064595B2 (ja) | 半導体装置の製造方法 | |
JP2001085434A (ja) | 半導体基板のめっき方法 | |
JP2009004807A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
JP2006080559A (ja) | 半導体装置の製造方法、半導体製造装置及び半導体装置 | |
JP2001345324A (ja) | 半導体装置の製造方法 | |
JP4205489B2 (ja) | 半導体装置の製造方法 | |
JP3680063B2 (ja) | 半導体装置の製造方法 | |
US20060270234A1 (en) | Method and composition for preparing a semiconductor surface for deposition of a barrier material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040824 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |