JP2007095981A - 半導体装置の製造方法及び研磨方法 - Google Patents

半導体装置の製造方法及び研磨方法 Download PDF

Info

Publication number
JP2007095981A
JP2007095981A JP2005283227A JP2005283227A JP2007095981A JP 2007095981 A JP2007095981 A JP 2007095981A JP 2005283227 A JP2005283227 A JP 2005283227A JP 2005283227 A JP2005283227 A JP 2005283227A JP 2007095981 A JP2007095981 A JP 2007095981A
Authority
JP
Japan
Prior art keywords
polishing
film
substrate
copper
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005283227A
Other languages
English (en)
Other versions
JP4864402B2 (ja
Inventor
Masaru Fukushima
大 福島
Fukugaku Minami
学 南幅
Hiroyuki Yano
博之 矢野
Susumu Yamamoto
進 山本
Nobuyuki Kurashima
延行 倉嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005283227A priority Critical patent/JP4864402B2/ja
Priority to US11/526,671 priority patent/US7494931B2/en
Publication of JP2007095981A publication Critical patent/JP2007095981A/ja
Application granted granted Critical
Publication of JP4864402B2 publication Critical patent/JP4864402B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00Brightening metals by chemical means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【目的】 基板上の膜に対し、膜の膜剥れを防止する研磨方法、或いは半導体装置の製造方法を提供することを目的とする。
【構成】 本発明の一態様の半導体装置の製造方法は、基板200の表面にCu薄膜を形成するめっき工程(S116)と、研磨布525上にCu錯体を形成する研磨前処理工程(S118)と、研磨布525上にCu錯体が形成された後、前記研磨布525を用いてCu薄膜を研磨する研磨工程(S120)と、を備えたことを特徴とする。本発明の一態様の半導体装置の製造方法によれば、Cu研磨の際の基板200の膜剥れを防止することができる。
【選択図】 図1

Description

本発明は、半導体装置の製造方法及び研磨方法に係り、例えば、銅(Cu)膜を研磨する工程を有する半導体装置の製造方法に関する。
近年、半導体集積回路(LSI)の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はLSIの高速化を達成するために、配線材料を従来のアルミ(Al)合金から低抵抗の銅(Cu)或いはCu合金(以下、まとめてCuと称する。)に代える動きが進んでいる。Cuは、Al合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にCu膜を堆積し、溝内に埋め込まれた部分以外のCu膜を化学機械研磨(CMP)により除去して埋め込み配線を形成する、いわゆるダマシン(damascene)法が主に採用されている。Cu膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数100nm程度の厚さの積層膜を形成することが一般的である。さらに、多層Cu配線を形成する場合は、特に、デュアルダマシン構造と呼ばれる配線形成方法を用いることもできる。かかる方法では、下層配線上に絶縁膜を堆積し、所定のヴィアホール(孔)及び上層配線用のトレンチ(配線溝)を形成した後に、ヴィアホールとトレンチに配線材料となるCuを同時に埋め込み、さらに、上層の不要なCuをCMPにより除去し平坦化することにより埋め込み配線を形成する。
ここで、最近は層間絶縁膜として比誘電率の低い低誘電率材料膜(low−k膜)を用いることが検討されている。すなわち、比誘電率kが、約4.2のシリコン酸化膜(SiO膜)から比誘電率kが例えば3.5以下のlow−k膜を用いることにより、配線間の寄生容量を低減することが試みられている。
しかしながら、low−k膜は、低誘電率を達成するために多孔質構造であることが多く、機械的な強度が乏しいため、Cu膜のCMP加工中に、Cu膜の膜剥れが生じてしまうことがある。Cu膜の膜剥れが生じてしまっては、配線を形成することができない。
以上のように、特に次世代の高性能LSIでは、RC遅延を緩和するためlow−k膜が用いられるため、膜剥れや、膜自体の破壊に注意する必要がある。そのためには、低摩擦で安定(好ましくは温度上昇なく)した研磨が要求される。
そして、スループット向上のためには、Cu研磨速度を向上させることが望ましいが、Cu研磨速度を向上させれば、研磨布とCu膜との摩擦も大きくなり、Cu膜の膜剥れの可能性もより大きくなってしまう。
また、low−k膜へのCuの拡散を防止するために、Cu膜とlow−k膜との間には、タンタル(Ta)等のバリアメタル膜を形成することが一般的である。そして、かかるバリアメタル膜も不要な部分をCMPにより除去し平坦化される。ここで、バリアメタル膜の研磨に関連する技術として、バリアメタル膜の研磨速度を向上させるために、スラリーと共にCuイオン溶液を滴下しながらバリアメタル膜を研磨するという技術が文献に記載されている(例えば、特許文献1参照)。
特開2001−203178号公報
本発明は、上述した問題点を克服し、基板上の膜に対し、膜の膜剥れを防止する研磨方法、或いは半導体装置の製造方法を提供することを目的とする。
本発明の一態様の半導体装置の製造方法は、
基板の表面に銅膜を形成する銅膜形成工程と、
研磨布上に銅含有物質を形成する銅含有物質形成工程と、
前記研磨布上に前記銅含有物質が形成された後、前記研磨布を用いて前記銅膜を研磨する研磨工程と、
を備えたことを特徴とする。
また、本発明の他の態様の半導体装置の製造方法は、
銅含有めっき液を用いて基板の表面に銅膜をめっきするめっき工程と、
前記銅含有めっき液と所定の薬液とを研磨布上に供給する供給工程と、
前記供給工程の後、前記研磨布を用いて前記基板の表面にめっきされた前記銅膜を研磨する研磨工程と、
を備えたことを特徴とする。
また、本発明の一態様の研磨方法は、
表面に銅膜が形成された複数の基板を研磨する研磨方法において、
研磨布上に銅含有物質を形成する銅含有物質形成工程と、
前記研磨布上に前記銅含有物質が形成された後、前記研磨布を用いて前記複数の基板の表面を順に研磨する研磨工程と、
を備えたことを特徴とする。
本発明によれば、基板と研磨布との摩擦抵抗を小さくすることができる。その結果、基板上の膜に対し、膜剥れを防止することができる。
実施の形態1.
Cu配線の実用化に当たって、Cu研磨速度が例えば1000nm/min以上で、Cuのディッシング(dishing)を20nm以下に抑制しつつ、バリアメタル膜で研磨をストップするような第1の金属研磨と、Cuのディッシングと絶縁膜のエロージョン(erosion)を例えば20nm以下に抑えつつ、バリアメタル膜をタッチアップ研磨する第2の金属研磨が要求されている。以下、実施の形態1では、特に、第1の金属研磨について重点をおいて説明する。
以下、図面を用いて、実施の形態1について説明する。
図1は、実施の形態1における半導体装置の製造方法の要部を表すフローチャートである。
図1において、本実施の形態では、SiO膜の薄膜を形成するSiO膜形成工程(S102)、タングステン(W)膜の薄膜を形成するW膜形成工程(S104)、低誘電率の絶縁性材料からなるlow−k膜の薄膜を形成するlow−k膜形成工程(S106)、キャップ膜の薄膜を形成するキャップ膜形成工程(S108)、開口部を形成する開口部形成工程(S110)、導電性材料を用いた導電性材料膜の薄膜を形成する導電性材料膜形成工程として、バリアメタル膜形成工程(S112)、シード膜形成工程(S114)、Cu膜を形成する銅膜形成工程の一例となるめっき工程(S116)と、供給工程或いは銅含有物質形成工程の一例となる研磨前処理工程(S118)と、研磨工程(S120)という一連の工程を実施する。
図2は、図1のフローチャートに対応して実施される工程を表す工程断面図である。
図2では、図1のSiO膜形成工程(S102)からlow−k膜形成工程(S106)までを示している。それ以降の工程は後述する。
図2(a)において、SiO膜形成工程として、基板200の表面にCVD(化学気相成長)法によって、例えば、膜厚500nmのSiO膜の薄膜を堆積し、絶縁膜となるSiO膜210を形成する。また、基板200として、例えば、直径200ミリのシリコンウェハを用いる。ここでは、デバイス部分の形成を省略している。
図2(b)において、W膜形成工程として、SiO膜210に選択的にデバイス部分に到達する開口部となるホール(孔)を形成し、バリアメタルとして例えば窒化チタン(TiN)膜214の薄膜をホールの側面および底面に堆積させた後、タングステン(W)膜216の薄膜でホールを埋め込み、プラグを形成する。例えば、開口部の形成はエッチングにより形成し、TiN膜214やW膜216はCVD法によって成膜した後、CMPにより開口部以外に堆積したTiN膜214やW膜216を除去すればよい。
図2(c)において、low−k膜形成工程として、基板200の上に形成されたSiO膜210の上に多孔質の低誘電率絶縁性材料を用いたlow−k膜220の薄膜を例えば80nmの厚さで形成する。low−k膜220を形成することで、比誘電率kが3.5よりも低い層間絶縁膜を得ることができる。ここでは、一例として、比誘電率が2.5未満の低誘電率絶縁材料となるポリメチルシロキサンを用いたLKD(Low−K Dielectric material:JSR製)を用いてlow−k膜220を形成する。low−k膜220の材料としては、ポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成しても構わない。かかるlow−k膜220の材料では、比誘電率が2.5未満の低誘電率を得ることができる。形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するSOD(spin on dielectric coating)法を用いることができる。例えば、スピナーで成膜し、このウエハをホットプレート上で窒素雰囲気中でのベークを行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温でキュアを行なうことにより形成することができる。low−k材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。
図3は、図1のフローチャートに対応して実施される工程を表す工程断面図である。
図3では、図1のキャップ膜形成工程(S108)からバリアメタル膜形成工程(S112)までを示している。それ以降の工程は後述する。
図3(a)において、キャップ膜形成工程として、low−k膜220上にCVD法によってキャップ絶縁膜として炭酸化シリコン(SiOC)を例えば膜厚160nm堆積することで、SiOC膜222の薄膜を形成する。SiOC膜222を形成することで、直接リソグラフィーを行うことが困難なlow−k膜220を保護し、low−k膜220にパターンを形成することができる。キャップ絶縁膜の材料として、SiOCの他に、TEOS(テトラエトキシシラン)、SiC、炭水化シリコン(SiCH)、炭窒化シリコン(SiCN)、SiOCHからなる群から選択される少なくとも一種の比誘電率2.5以上の絶縁材料を用いて形成しても構わない。ここでは、CVD法によって成膜しているが、その他の方法を用いても構わない。
図3(b)において、開口部形成工程として、リソグラフィー工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部150をSiOC膜222とlow−k膜220内に形成する。開口部は、SiOC膜222とlow−k膜220との膜厚合計の例えば240nmの深さで形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てSiOC膜222の上にレジスト膜が形成された基板200に対し、露出したSiOC膜222とその下層に位置するlow−k膜220をSiO膜210をエッチングストッパとして異方性エッチング法により除去して開口部150を形成すればよい。異方性エッチング法を用いることで、基板200の表面に対し、略垂直に開口部150を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部150を形成すればよい。
図3(c)において、バリアメタル膜形成工程として、開口部形成工程により形成された開口部150及びSiOC膜222表面にバリアメタル材料を用いたバリアメタル膜240を形成する。物理気相成長法(physical vapor deposition:PVD)法の1つであるスパッタ法を用いるスパッタリング装置内でチタン(Ti)膜の薄膜を例えば膜厚10nm堆積し、バリアメタル膜240を形成する。バリアメタル材料の堆積方法としては、PVD法に限らず、原子層気相成長(atomic layer deposition:ALD法、あるいは、atomic layer chemical vapor deposition:ALCVD法)やCVD法などを用いることができる。PVD法を用いる場合より被覆率を良くすることができる。また、バリアメタル膜の材料としては、Tiの他、タンタル(Ta)、窒化タンタル(TaN)、タングステン(W)、窒化チタン(TiN)、窒化タングステン(WN)もしくはTaとTaN等これらを組合せて用いた積層膜であっても構わない。
図4は、図1のフローチャートに対応して実施される工程を表す工程断面図である。
図4では、図1のシード膜形成工程(S114)から研磨工程(S120)までを示している。
図4(a)において、シード膜形成工程として、スパッタ等の物理気相成長(PVD)法により、次の工程である電解めっき工程のカソード極となるCu薄膜をシード膜250としてバリアメタル膜240が形成された開口部150内壁及び基板200表面に堆積(形成)させる。ここでは、シード膜250を例えば膜厚50nm堆積させる。
図4(b)において、めっき工程として、シード膜250をカソード極として、電解めっき等の電気化学成長法によりCu膜260の薄膜を開口部150及び基板200表面に堆積させる。ここでは、膜厚1200nmのCu膜260を堆積させ、堆積させた後にアニール処理を例えば250℃の温度で30分間行なう。
ここでは、複数の基板200(例えば、25枚)を1つのロットとして、上述した各工程を経た同様の複数の基板200を作製しておく。
図5は、研磨前処理工程とロット生産する基板の研磨工程の流れを説明するための図である。
各基板200の開口部150からはみ出た余分なCu膜260をCMPにより研磨する前に、研磨前処理工程(S118)として、例えば、準備が簡単で、繰り返し使用可能なシリコン(Si)ウエハやシリコン酸化膜が表面に形成されたウエハ等のダミー基板となる基板を用いてダミー研磨するダミー研磨工程と、研磨布の目立てをするためのコンディショニング工程とを行なう。そして、ロット品となる複数のサンプル基板200の先頭(第1番目)の基板200の研磨を行なう基板研磨工程と研磨布の目立てをするためのコンディショニング工程とを行なう。続いて、第2番目の基板200の基板研磨工程とコンディショニング工程、第3番目の基板200の基板研磨工程とコンディショニング工程、・・・と連続してロット品の各基板を研磨する。
研磨前処理工程(S118)では、CMP装置の研磨布上に銅含有物質を形成する。
図6は、CMP装置の構成を示す概念図である。
図6において、研磨装置の一例となるロータリ型のCMP装置では、ターンテーブル520上に配置された研磨布525上に、研磨面を下に向けてダミー基板となる基板300をキャリア510が保持する。そして、図示していない供給ノズルから供給される純水にて研磨布525上を流したのち、供給工程として、供給ノズル530から薬液の一例となる研磨液540を供給すると共に、供給ノズル532からCu水溶液542を供給する。キャリア510を回転することで基板300を回転させ、ターンテーブル520も回転させる。ターンテーブル520の回転方向先に位置する基板300の手前に研磨液540とCu水溶液542とを供給することで、研磨液540とCu水溶液542とが基板300面内に供給される。研磨液540とCu水溶液542とを用いたダミー研磨工程が終了後、研磨布525上の研磨液540とCu水溶液542とを図示していない供給ノズルから供給される純水にて流し、置換する。
図7は、コンディショニングの様子を説明するための概念図である。
研磨液540とCu水溶液542とを用いたダミー研磨工程が終了後、コンディショニング工程として、CMP装置のドレッサ310を回転させながら、回転する研磨布525上に押し当てて、ダミー研磨により目が詰まった研磨布525の目立てを行なうことでコンディショニングを行なう。
図8は、図6に示すCMP装置の断面構成を示す概念図である。
研磨布525が貼付されたターンテーブル520を10〜150min−1(10〜150rpm)で回転させつつ、基板300を保持したキャリア510により基板300を研磨布525に9.8×10〜6.9×10Pa(100〜700gf/cm)の研磨荷重Pで当接させた。キャリア510の回転数は10〜120min−1(10〜120rpm)とし、研磨布525上には、供給ノズル530から0.05〜0.3L/min(50〜300cc/min)の流量で研磨液540を供給した。そして、供給ノズル532から0.005〜0.2L/min(5〜200cc/min)の流量でCu水溶液542を供給した。研磨布525としてはIC1000(RODEL社)を用いた。研磨時間は、後の第1の金属研磨工程において基板200の表面のCu膜260,250を全て研磨除去できる時間に、さらに+30%のオーバーポリッシュをおこなった。
研磨液540は、錯体形成剤となるキナルジン酸(0.3wt%)、有機酸となるシュウ酸(0.1wt%)、砥粒となるコロイダルシリカ(0.6wt%)、界面活性剤となるポリオキシエチレンアルキルエーテル(0.05wt%)、酸化剤となる過硫酸アンモニウム(1.5wt%)をそれぞれ純水に配合し、水酸化カリウム(KOH)でpH9に調整した。Cu水溶液542は、0.2wt%の硫酸銅水溶液を用いた。
図9は、研磨布の断面を示す概念図である。
Cu研磨用の研磨布525は、例えば、ポリウレタン等の材料が使用され、断面として見ると内部に例えば、50〜100μmの大きさの気泡526が存在している。そして、ある面でカットされた研磨布525の表面にも気泡526による開口部h(くぼみ)が形成されている。研磨液540とCu水溶液542とが研磨布525上に供給され、キャリア510とターンテーブル520が回転すると、基板300により研磨布525上に研磨液540とCu水溶液542とがまんべんなく供給される。そして、硫酸銅水溶液中のCuと研磨液540中の錯体形成剤となるキナルジン酸とが反応し、図9に示すように研磨布525上に銅含有物質の一例である水に不溶性のCu錯体(Cu−R)が適度に形成される。
図10は、コンディショニング後の研磨布の断面を示す概念図である。
ダミー研磨後のコンディショニング工程により銅含有物質であるCu錯体(Cu−R)のほとんどは、研磨布525の表面から除去されるが、図10に示すように、一部は研磨布525の表面の開口部h(くぼみ)に沈降して残っている。かかる状態で、ロット品のサンプルとなる基板200表面を研磨する。
図4(c)において、研磨工程の一部となる第1の金属研磨工程として、CMP法によって、Cu研磨速度が例えば1000nm/min以上で、Cuのディッシング(dishing)を20nm以下に抑制しつつ、バリアメタル膜でストップするように基板200の表面を研磨して、開口部以外にSiOC膜222の表面に堆積されたCu膜260及びシード膜250を研磨除去する。ロット品のサンプルとなる基板200表面の研磨条件は、供給ノズル532からCu水溶液542を供給しない点以外は、ダミー研磨における研磨条件と同様であるため説明を省略する。
ここで、Cu水溶液542を供給せずにダミー基板として酸化膜を研磨し、連続してCu付きのサンプル基板を研磨する研磨方法では、ダミー直後のサンプルで膜剥がれが多く発生していた。すなわち、半導体装置をロット生産する場合には、特に第1番目の基板について研磨する際にCuの膜剥がれが生じる場合が多く、状況を調査したところ、24.2%の確率で膜剥がれが生じていることが分かった。かかるダミー直後のサンプルとなる基板200と研磨布525との摩擦抵抗値を、ターンテーブル520を回転させるための電流値として測定したところ10Aであった。これに対し、本実施の形態のようにCu水溶液542を供給してダミー基板上の酸化膜を研磨し、連続してCu付きのサンプル基板を研磨する研磨方法では、膜剥がれが生じなかった。そして、かかる場合のターンテーブル520を回転させるための電流値を測定したところ8Aであった。すなわち、ロット品のサンプルとなる基板200上のCuを研磨する前にCu水溶液542と研磨液540とを供給して、研磨布525上に銅含有物質であるCu錯体(Cu−R)を形成しておくことにより、基板200と研磨布525との摩擦抵抗を下げることができる。そして、基板200と研磨布525との摩擦抵抗を下げることにより膜剥がれを抑制することができる。しかも、研磨荷重を下げる手法により基板200と研磨布525との摩擦抵抗を下げた場合とは異なりCu研磨速度を落とさずに膜剥がれを抑制することができる。
そして、第1番目の基板200の研磨を行なう基板研磨工程と研磨布525の目立てをするためのコンディショニング工程との終了後、続いて、第2番目の基板200の基板研磨工程とコンディショニング工程、第3番目の基板200の基板研磨工程とコンディショニング工程、・・・と連続してロット品の各基板を研磨する。第2番目以降の基板200の研磨工程でも、研磨布525の表面の開口部h(くぼみ)に沈降したCu錯体(Cu−R)が残っているので、あえてCu水溶液542と研磨液540とを供給したダミー研磨をしなくても膜剥がれを抑制することができる。
ここで、ダミー研磨終了後、第1番目の基板200の研磨は、生成したCu錯体の変質を回避する観点から所定の時間内に開始することが望ましい。例えば、4〜6分以内に開始することが望ましい。また、それ以上の時間が経過した場合は、再度、Cu水溶液542と研磨液540とを供給したダミー研磨を行なってから所定の時間内に第1番目の基板200の研磨を開始することが望ましい。また、第2番目以降の基板200の研磨も、前回の基板200の研磨終了後、同様の理由で所定の時間内に開始することが望ましい。例えば、4〜6分以内に開始することが望ましい。それ以上の時間が経過した場合は、再度、Cu水溶液542と研磨液540とを供給したダミー研磨を行なってから所定の時間内に研磨を開始することが望ましい。
また、Cu水溶液542は、硫酸銅水溶液の他に、シアン化銅水溶液、ピロリン酸銅水溶液、銅をアンモニアに溶かした水溶液等であっても構わない。また研磨液540において、錯体形成剤として、キナルジン酸の他に、ベンゾトリアゾール、アラニン、グリシン、マレイン酸、シュウ酸、クエン酸、リンゴ酸、マロン酸等であっても構わない。酸化剤として、過硫化アンモニウムの他に、過硫化カリウム、過酸化水素、硝酸第二鉄、硝酸ニアンモニウムセリウム、硫酸鉄、オゾン、過ヨウ素酸カリウム等であっても構わない。さらに、本実施の形態では、研磨前処理工程として、研磨液を供給しているが、これに限るものではなく、Cu水溶液542と錯体形成剤の水溶液とを供給することでも好適である。
また、直径200mmのシリコンウェハを研磨する場合に用いられる直径が600mmの研磨布525に対し、0.03g以上のCuが供給されていれば構わない。そして、かかる量のCuと錯体を構成するだけの量の錯体形成剤が供給されていれば構わない。Cuと錯体形成剤の供給量は、研磨布525の表面積に比例して増減させれば良い。
ここで、上述した例では、ロット品のサンプルとなる基板200の研磨の際には、Cu水溶液542を供給していないが、供給しても構わない。
図11は、洗浄装置の構成の一例を示す概念図である。
研磨工程後、洗浄工程として、CMP後洗浄プロセスのステップの一部として、図示していない保持具にて研磨された研磨面を上にして基板200を保持する。そして、図示していない回転軸の回転により基板200を回転させながら、図11に示す供給口730から供給液740を供給し、自転するブラシ750とブラシ752とで挟持されブラシスクラブされる。
図12は、別の洗浄装置の構成の一例を示す概念図である。
図11に示したブラシスクラブ洗浄(或いは、ロールブラシ洗浄ともいう)後のリンスプロセスのステップとして、図12において、回転テーブル820上に配置された4つの保持具810にて基板200を保持する。そして、回転軸860の回転により回転テーブル820が回転することで、基板200を回転させながら供給口830から純水840を供給することで、リンス洗浄を行なう。ここでは、上面のみリンス洗浄を行なっているが、両面リンス洗浄しても構わない。
そして、研磨工程の一部となる第2の金属研磨工程として、CMP法によって、Cuのディッシングと絶縁膜のエロージョン(erosion)を例えば20nm以下に抑えつつ基板200の表面をタッチアップ研磨して、開口部以外にSiOC膜222の表面に堆積されたバリアメタル膜240を研磨除去することにより、平坦化し、図4(c)に表したようなCu配線となる埋め込み構造を形成する。
ここで、研磨前処理工程において、Cu水溶液542を供給せずにダミー基板として酸化膜を研磨し、研磨工程の一部となる第1の金属研磨工程として、連続してCu付きのサンプル基板を研磨する研磨方法では、ダミー直後のサンプルの形状を評価すると被覆率90%の70μm配線部のエロージョンは30nmであった。これに対し、本実施の形態のように、研磨前処理工程においてCu水溶液542と研磨液540とを供給してダミー基板として酸化膜を研磨し、研磨工程の一部となる第1の金属研磨工程として、連続してCu付きのサンプル基板を研磨する研磨方法では、ダミー直後のサンプルの形状を評価すると被覆率90%の70μm配線部のエロージョンは15nmとなった。すなわち、本実施の形態によりエロージョンを抑制することができる。
以上の説明において、ダミー基板となる基板300を用いて、Cu水溶液542と研磨液540とを研磨布525上に広げているが、これに限るものではない。
図13は、研磨前処理工程におけるCu水溶液と研磨液とを研磨布上に広げるための他の手法を説明するための図である。
図13に示すように、ここでは、基板300を用いずに、キャリア510のリング状に形成されたリテーナリング512のみを研磨布525に押し付けながら、研磨布525上にCu水溶液542と研磨液540とを供給するように構成しても好適である。かかる構成により、リテーナリング512の外周面或いは底面等でCu水溶液542と研磨液540とを研磨布525全体に広げることができる。その結果、Cu錯体(Cu−R)が研磨布525全体で形成され、研磨布525全体を均一な状態にすることができる。リテーナリング512を用いることで、ダミー基板を用意しなくても済ますことができる。
実施の形態2.
実施の形態1では、研磨前処理工程において、Cu水溶液542を供給することで、Cu錯体(Cu−R)を形成していたが、実施の形態2では、別の手法によりCu錯体(Cu−R)を形成する構成について説明する。研磨前処理工程以外は、実施の形態1と同様であるため説明を省略する。
図14は、実施の形態2における研磨布の断面構成を示す概念図である。
図14に示すように、研磨布525にあらかじめCu粒子527を含有させておく。Cu粒子527の濃度は、0.1〜100kg/m(0.1〜100mg/cm)が望ましい。また、Cu粒子527は、気泡526の大きさ(50〜100μm)より十分小さい大きさが望ましい。例えば、1μm以下の粒子が望ましい。十分小さい大きさにすることにより研磨時のスクラッチを防止することができる。
図15は、CMP装置の構成の一例を示す概念図である。
図15において、研磨装置の一例となるロータリ型のCMP装置では、ターンテーブル520上に配置された研磨布525上に、研磨面を下に向けて例えばシリコン酸化膜が表面に形成されたダミー基板となる基板300をキャリア510が保持する。そして、図示していない供給ノズルから供給される純水にて研磨布525上を流したのち、供給工程として、供給ノズル530から薬液の一例となる研磨液540を供給する。キャリア510を回転することで基板300を回転させ、ターンテーブル520も回転させる。ターンテーブル520の回転方向先に位置する基板300の手前に研磨液540を供給することで、研磨液540が基板300面内に供給される。研磨液540を用いたダミー研磨工程が終了後、研磨布525上の研磨液540を図示していない供給ノズルから供給される純水にて流し、置換する。実施の形態1とは、Cu水溶液542を供給しないこと以外は同様である。そして、研磨液540を用いたダミー研磨工程が終了後、コンディショニング工程として、図7に示したCMP装置のドレッサ310を回転させながら、回転する研磨布525上に押し当てて、ダミー研磨により目が詰まった研磨布525の目立てを行なうことでコンディショニングを行なう点は実施の形態1と同様である。
図16は、図15に示すCMP装置の断面構成を示す概念図である。
Cu粒子527が含まれた研磨布525が貼付されたターンテーブル520を10〜150min−1(10〜150rpm)で回転させつつ、基板300を保持したキャリア510により基板300を研磨布525に9.8×10〜6.9×10Pa(100〜700gf/cm)の研磨荷重Pで当接させた。キャリア510の回転数は10〜120min−1(10〜120rpm)とし、研磨布525上には、供給ノズル530から0.05〜0.3L/min(50〜300cc/min)の流量で研磨液540を供給した。研磨布525としてはIC1000(RODEL社)を用いた。研磨時間は、後の第1の金属研磨工程において基板200表面のCu膜260,250を全て研磨除去できる時間に、さらに+30%のオーバーポリッシュをおこなった。
研磨液540は、実施の形態1と同様、錯体形成剤となるキナルジン酸(0.3wt%)、有機酸となるシュウ酸(0.1wt%)、砥粒となるコロイダルシリカ(0.6wt%)、界面活性剤となるポリオキシエチレンアルキルエーテル(0.05wt%)、酸化剤となる過硫酸アンモニウム(1.5wt%)をそれぞれ純水に配合し、水酸化カリウム(KOH)でpH9に調整した。
図17は、研磨布の断面を示す概念図である。
Cu粒子527が含まれた研磨布525は、例えば、ポリウレタン等の材料が使用され、断面として見ると内部に例えば、50〜100μmの大きさの気泡526が存在している。そして、ある面でカットされた研磨布525の表面にも気泡526による開口部h(くぼみ)が形成されている。研磨液540が研磨布525上に供給され、キャリア510とターンテーブル520が回転すると基板300により研磨布525上に研磨液540がまんべんなく供給される。そして、研磨布525表面のCu粒子527が研磨液540中の酸化剤となる過硫酸アンモニウムにより酸化され、酸化されたCu粒子527と研磨液540中の錯体形成剤となるキナルジン酸とが反応し、図17に示すように研磨布525上に銅含有物質の一例であるCu錯体(Cu−R)が適度に形成される。
図18は、コンディショニング後の研磨布の断面を示す概念図である。
ダミー研磨後のコンディショニング工程により銅含有物質であるCu錯体(Cu−R)のほとんどは、研磨布525の表面から除去されるが、図18に示すように、一部は研磨布525の表面の開口部h(くぼみ)に沈降して残っている。かかる状態で、ロット品のサンプルとなる基板200表面を研磨する。
まず、研磨工程の一部となる第1の金属研磨工程として、CMP法によって、Cu研磨速度が例えば1000nm/min以上で、Cuのディッシング(dishing)を20nm以下に抑制しつつ、バリアメタル膜でストップするように基板200の表面を研磨して、開口部以外にSiOC膜222の表面に堆積されたCu膜260及びシード膜250を研磨除去する。ロット品のサンプルとなる基板200表面の研磨条件は、ダミー研磨における研磨条件と同様であるため説明を省略する。
そして、第1番目の基板200の研磨を行なう基板研磨工程と研磨布525の目立てをするためのコンディショニング工程との終了後、続いて、第2番目の基板200の基板研磨工程とコンディショニング工程、第3番目の基板200の基板研磨工程とコンディショニング工程、・・・と連続してロット品の各基板を研磨する。第2番目以降の基板200の研磨工程でも、研磨布525の表面の開口部h(くぼみ)に、ダミー研磨或いはCu研磨の際に形成されたCu錯体(Cu−R)が沈降して残っているので、第1番目の基板200と同様、膜剥がれを抑制することができる。
そして、第1の金属研磨工程及び洗浄工程の終了後、研磨工程の一部となる第2の金属研磨工程として、CMP法によって、Cuのディッシングと絶縁膜のエロージョン(erosion)を例えば20nm以下に抑えつつ、基板200の表面をタッチアップ研磨して、開口部以外にSiOC膜222の表面に堆積されたバリアメタル膜240を研磨除去することにより、平坦化し、図4(c)に表したようなCu配線となる埋め込み構造を形成する。
以上のように、Cu水溶液542を供給する代わりに研磨布525にあらかじめCu粒子527を含有させておくことで、Cu錯体(Cu−R)を形成しても実施の形態1と同様の効果を得ることができる。なお、研磨液540の代わりに、酸化剤と錯体形成剤を配合した水溶液をCu粒子527を含有した研磨布525上に供給することで、Cu錯体(Cu−R)を形成することもできる。
以上の説明において、ダミー基板となる基板300を用いて、研磨液540を研磨布525上に広げているが、これに限るものではない。
図19は、研磨前処理工程における研磨液を研磨布上に広げるための他の手法を説明するための図である。
図19に示すように、実施の形態1と同様、基板300を用いずに、キャリア510のリング状に形成されたリテーナリング512のみを研磨布525に押し付けながら、研磨布525上に研磨液540を供給するように構成しても好適である。かかる構成により、リテーナリング512の外周面或いは底面等で研磨液540を研磨布525全体に広げることができる。その結果、Cu錯体(Cu−R)が研磨布525全体で形成され、研磨布525全体を均一な状態にすることができる。リテーナリング512を用いることで、ダミー基板を用意しなくても済ますことができる。
実施の形態3.
実施の形態3における半導体装置の製造方法および装置構成は、以下の点を除いて、実施の形態1と同様であるため、以下、実施の形態1と異なる事項について説明する。
図20は、実施の形態3における装置構成を示す概念図である。
図20において、めっき装置600は、めっき工程として、めっき液供給装置610から配管620を介して供給された銅含有めっき液に基板200表面を浸漬させ、シード膜250をカソード極として、電解めっき等の電気化学成長法によりCu膜260の薄膜を開口部150及び基板200表面に堆積させる。そして、使用済みのめっき液を配管622を介してめっき液供給装置610に戻して、めっき液供給装置610においてめっき液の成分調整を行なう。めっき液としては、Cuめっき用の液であればよい。例えば、硫酸銅水溶液を主とした液が好適であるがこれに限るものではない。
そして、CMP装置500は、研磨前処理工程として、めっき液供給装置610から配管624を介して供給された銅含有めっき液を研磨布525上に供給すると共に研磨液540を供給して(供給工程)、シリコン酸化膜が表面に形成されたダミー基板となる基板300を用いてダミー研磨する(ダミー研磨工程)。そして、研磨布の目立てをするためのコンディショニング工程を行なう。その後に、研磨工程として、Cu錯体(Cu−R)が全体で形成された研磨布525を用いてロット品となる複数のサンプル基板200の先頭(第1番目)の基板200の表面にめっきされたCu膜260等のCu薄膜の研磨を行なう基板研磨工程と研磨布525の目立てをするためのコンディショニング工程とを行なう。続いて、第2番目の基板200の基板研磨工程とコンディショニング工程、第3番目の基板200の基板研磨工程とコンディショニング工程、・・・と連続してロット品の各基板を研磨する。
以上のように、CMP装置500で用いるためのCu水溶液542を供給する銅イオン供給ラインをめっき装置600のめっき液供給ラインと共有したラインとしても好適である。さらに、図20に示すように、CMP装置500で使用済みの研磨液540と混合しためっき液をめっき液供給装置610に配管626を介して戻して廃液処理するように構成しても好適である。さらに、CMP装置500で研磨前処理工程において必要となるめっき液中のCuの量は、めっき装置600で使用済みのめっき液中のCu量で十分まかなうことができるので、めっき装置600で使用済みのめっき液をCMP装置500に供給するように構成しても好適である。
以上のように、基板表面の研磨加工前に、研磨布525上にCu錯体(Cu−R)を形成しておくことで、研磨摩擦が小さくなり、機械的強度が弱い低誘電率材料上にCu配線を形成する場合であっても、基板表面の研磨加工時の膜剥がれを防止することができる。
ここで、ダミー基板となる基板300にCu付きの基板を用いて研磨液540を供給しながらダミー研磨しても研磨布525上にCu錯体(Cu−R)を形成することができる。しかしながら、実際にダミー基板にCu付き基板を用いるには、運用的にも、コスト的にも大きな弊害となる。上述した各実施の形態の構成によれば、かかるCu付きのダミー基板を用いることなく研磨布525上にCu錯体(Cu−R)を形成することができる。その結果、ダミーウエハにCu付き基板を用いずに、Cu配線を有し信頼性の高い半導体装置を簡便な方法でしかも安価に製造することができる。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
実施の形態1における半導体装置の製造方法の要部を表すフローチャートである。 図1のフローチャートに対応して実施される工程を表す工程断面図である。 図1のフローチャートに対応して実施される工程を表す工程断面図である。 図1のフローチャートに対応して実施される工程を表す工程断面図である。 研磨前処理工程とロット生産する基板の研磨工程の流れを説明するための図である。 CMP装置の構成を示す概念図である。 コンディショニングの様子を説明するための概念図である。 図6に示すCMP装置の断面構成を示す概念図である。 研磨布の断面を示す概念図である。 コンディショニング後の研磨布の断面を示す概念図である。 洗浄装置の構成の一例を示す概念図である。 別の洗浄装置の構成の一例を示す概念図である。 研磨前処理工程におけるCu水溶液と研磨液とを研磨布上に広げるための他の手法を説明するための図である。 実施の形態2における研磨布の断面構成を示す概念図である。 CMP装置の構成の一例を示す概念図である。 図15に示すCMP装置の断面構成を示す概念図である。 研磨布の断面を示す概念図である。 コンディショニング後の研磨布の断面を示す概念図である。 研磨前処理工程における研磨液を研磨布上に広げるための他の手法を説明するための図である。 実施の形態3における装置構成を示す概念図である。
符号の説明
200,300 基板
210 SiO
220 low−k膜
240 バリアメタル膜
250 シード膜
260 Cu膜
500 CMP装置
512 リテーナリング
525 研磨布
527 Cu粒子
540 研磨液
542 Cu水溶液
600 めっき装置
610 めっき液供給装置

Claims (5)

  1. 基板の表面に銅膜を形成する銅膜形成工程と、
    研磨布上に銅含有物質を形成する銅含有物質形成工程と、
    前記研磨布上に前記銅含有物質が形成された後、前記研磨布を用いて前記銅膜を研磨する研磨工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記銅含有物質形成工程は、銅水溶液と所定の薬液とを前記研磨布上に供給するものであることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記銅含有物質形成工程は、銅を含む前記研磨布上に所定の薬液を供給するものであることを特徴とする請求項1記載の半導体装置の製造方法。
  4. 銅含有めっき液を用いて基板の表面に銅膜をめっきするめっき工程と、
    前記銅含有めっき液と所定の薬液とを研磨布上に供給する供給工程と、
    前記供給工程の後、前記研磨布を用いて前記基板の表面にめっきされた前記銅膜を研磨する研磨工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  5. 表面に銅膜が形成された複数の基板を研磨する研磨方法において、
    研磨布上に銅含有物質を形成する銅含有物質形成工程と、
    前記研磨布上に前記銅含有物質が形成された後、前記研磨布を用いて前記複数の基板の表面を順に研磨する研磨工程と、
    を備えたことを特徴とする研磨方法。
JP2005283227A 2005-09-29 2005-09-29 半導体装置の製造方法 Expired - Fee Related JP4864402B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005283227A JP4864402B2 (ja) 2005-09-29 2005-09-29 半導体装置の製造方法
US11/526,671 US7494931B2 (en) 2005-09-29 2006-09-26 Method for fabricating semiconductor device and polishing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005283227A JP4864402B2 (ja) 2005-09-29 2005-09-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007095981A true JP2007095981A (ja) 2007-04-12
JP4864402B2 JP4864402B2 (ja) 2012-02-01

Family

ID=37894659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005283227A Expired - Fee Related JP4864402B2 (ja) 2005-09-29 2005-09-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7494931B2 (ja)
JP (1) JP4864402B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230108013A (ko) * 2022-01-10 2023-07-18 에스케이실트론 주식회사 템플레이트 어셈블리의 초기 lls 품질 개선 방법 및 이 방법으로 제조된 에폭시 글래스를 구비한 템플레이트 어셈블리

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110117696A1 (en) * 2009-11-19 2011-05-19 Air Liquide Electronics U.S. Lp CdTe SURFACE TREATMENT FOR STABLE BACK CONTACTS
US20110284990A1 (en) * 2010-04-30 2011-11-24 Silterra Malaysia Sdn Bhd Process for making an alignment structure in the fabrication of a semiconductor device
US20130017762A1 (en) * 2011-07-15 2013-01-17 Infineon Technologies Ag Method and Apparatus for Determining a Measure of a Thickness of a Polishing Pad of a Polishing Machine
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
KR102378021B1 (ko) 2016-05-06 2022-03-23 에이에스엠 아이피 홀딩 비.브이. SiOC 박막의 형성
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
JP7249952B2 (ja) 2017-05-05 2023-03-31 エーエスエム アイピー ホールディング ビー.ブイ. 酸素含有薄膜の制御された形成のためのプラズマ増強堆積プロセス
TWI761636B (zh) * 2017-12-04 2022-04-21 荷蘭商Asm Ip控股公司 電漿增強型原子層沉積製程及沉積碳氧化矽薄膜的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203178A (ja) * 2000-01-18 2001-07-27 Nec Corp 化学機械研磨方法及び化学機械研磨装置
JP2001217248A (ja) * 2000-02-04 2001-08-10 Nec Corp 半導体装置の配線形成方法
WO2003005431A1 (fr) * 2001-07-04 2003-01-16 Seimi Chemical Co., Ltd. Suspension de polissage chimico-mecanique destinee a un circuit integre a semi-conducteurs, procede de polissage et circuit integre a semi-conducteurs
JP2004006628A (ja) * 2002-03-27 2004-01-08 Hitachi Ltd 半導体装置の製造方法
JP2004526302A (ja) * 2001-01-22 2004-08-26 キャボット マイクロエレクトロニクス コーポレイション 金属cmp用の触媒反応性パッド

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004196A (en) * 1998-02-27 1999-12-21 Micron Technology, Inc. Polishing pad refurbisher for in situ, real-time conditioning and cleaning of a polishing pad used in chemical-mechanical polishing of microelectronic substrates
US6387188B1 (en) * 1999-03-03 2002-05-14 Speedfam-Ipec Corporation Pad conditioning for copper-based semiconductor wafers
US6300248B1 (en) * 1999-08-03 2001-10-09 Taiwan Semiconductor Manufacturing Company, Ltd On-chip pad conditioning for chemical mechanical polishing
JP3356126B2 (ja) * 1999-08-10 2002-12-09 日本電気株式会社 半導体装置の製造方法及び化学的機械研磨装置
US6341998B1 (en) * 1999-11-04 2002-01-29 Vlsi Technology, Inc. Integrated circuit (IC) plating deposition system and method
US6773337B1 (en) * 2000-11-07 2004-08-10 Planar Labs Corporation Method and apparatus to recondition an ion exchange polish pad
US6736952B2 (en) * 2001-02-12 2004-05-18 Speedfam-Ipec Corporation Method and apparatus for electrochemical planarization of a workpiece
JP3692067B2 (ja) * 2001-11-30 2005-09-07 株式会社東芝 銅のcmp用研磨スラリーおよびそれを用いた半導体装置の製造方法
US6793797B2 (en) * 2002-03-26 2004-09-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for integrating an electrodeposition and electro-mechanical polishing process
JP2004319574A (ja) * 2003-04-11 2004-11-11 Trecenti Technologies Inc 半導体装置の製造方法、半導体製造装置の自動運転方法および自動運転システム、並びにcmp装置の自動運転方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203178A (ja) * 2000-01-18 2001-07-27 Nec Corp 化学機械研磨方法及び化学機械研磨装置
JP2001217248A (ja) * 2000-02-04 2001-08-10 Nec Corp 半導体装置の配線形成方法
JP2004526302A (ja) * 2001-01-22 2004-08-26 キャボット マイクロエレクトロニクス コーポレイション 金属cmp用の触媒反応性パッド
WO2003005431A1 (fr) * 2001-07-04 2003-01-16 Seimi Chemical Co., Ltd. Suspension de polissage chimico-mecanique destinee a un circuit integre a semi-conducteurs, procede de polissage et circuit integre a semi-conducteurs
JP2004006628A (ja) * 2002-03-27 2004-01-08 Hitachi Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230108013A (ko) * 2022-01-10 2023-07-18 에스케이실트론 주식회사 템플레이트 어셈블리의 초기 lls 품질 개선 방법 및 이 방법으로 제조된 에폭시 글래스를 구비한 템플레이트 어셈블리
KR102700052B1 (ko) 2022-01-10 2024-08-29 에스케이실트론 주식회사 템플레이트 어셈블리의 초기 lls 품질 개선 방법 및 이 방법으로 제조된 에폭시 글래스를 구비한 템플레이트 어셈블리

Also Published As

Publication number Publication date
US7494931B2 (en) 2009-02-24
US20070072427A1 (en) 2007-03-29
JP4864402B2 (ja) 2012-02-01

Similar Documents

Publication Publication Date Title
JP4864402B2 (ja) 半導体装置の製造方法
EP2539411B1 (en) Chemical-mechanical planarization of substrates containing copper, ruthenium, and tantalum layers
TWI240297B (en) Method of forming a raised contact for a substrate
TW480661B (en) Planarized copper cleaning for reduced defects
JP5329786B2 (ja) 研磨液および半導体装置の製造方法
US6861010B2 (en) Copper-based metal polishing composition, method for manufacturing a semiconductor device, polishing composition, aluminum-based metal polishing composition, and tungsten-based metal polishing composition
JP4901301B2 (ja) 研磨方法及び半導体装置の製造方法
KR20010067081A (ko) 연마 방법, 배선 형성 방법, 반도체 장치의 제조 방법 및반도체 집적 회로 장치
JP2001156029A (ja) 少ない欠陥のための後CuCMP
US6858540B2 (en) Selective removal of tantalum-containing barrier layer during metal CMP
JP4987254B2 (ja) 半導体装置の製造方法
JP3033574B1 (ja) 研磨方法
CN101009240A (zh) 半导体器件制造方法和抛光装置
US8991042B2 (en) Method for fabricating semiconductor device
JP2010108985A (ja) 研磨方法
JP4564735B2 (ja) 研磨スラリーおよび半導体集積回路の製造方法
WO2002099164A2 (en) Electroless-plating solution and semiconductor device
JP2004022855A (ja) 半導体装置の製造方法
US20080020683A1 (en) Polishing method and polishing pad
JP2006120664A (ja) 半導体装置の製造方法
JP2009246228A (ja) 研磨方法及び半導体装置の製造方法
JP2004152785A (ja) 銅拡散防止膜用研磨組成物および半導体装置の製造方法
JP2006156519A (ja) 半導体装置の製造方法
JP2006147653A (ja) 半導体装置の製造方法
JP2005340602A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees