JP3810718B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3810718B2 JP3810718B2 JP2002252890A JP2002252890A JP3810718B2 JP 3810718 B2 JP3810718 B2 JP 3810718B2 JP 2002252890 A JP2002252890 A JP 2002252890A JP 2002252890 A JP2002252890 A JP 2002252890A JP 3810718 B2 JP3810718 B2 JP 3810718B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- semiconductor device
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、銅を配線材料とする半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体素子の高集積化、チップサイズの縮小化に伴い、配線の微細化及び多層配線化が加速的に進められている。こうした多層配線を有するロジックデバイスにおいては、配線遅延がデバイスの信号遅延の支配的な要因の一つとなりつつある。
【０００３】
デバイスの信号遅延の要因の一つとなりつつある配線遅延は、配線抵抗と配線容量の積と比例関係にある。したがって、配線遅延を改善するためには、配線抵抗及び配線容量を低減することが重要になってくる。
【０００４】
配線抵抗を低減する方法としては、層間絶縁膜として低誘電率絶縁膜を用い、配線材料としてＣｕを用いることが検討されている。特に、低い抵抗率を有し、成膜の容易さ、安定性に優れ、配線遅延の低減に大きく寄与しうるＣｕ配線を用いることは、デバイス性能の向上に大きく寄与すると考えられている。
【０００５】
Ｃｕ配線の形成工程においては、配線間を電気的に接続するため、配線間の絶縁膜に、エッチングによりコンタクトホールが形成される。図１４（ａ）はコンタクトホール形成後の様子を示す断面図である。基板１００上に形成された絶縁膜１０２に、Ｃｕ配線１０４が埋め込まれている。絶縁膜１０２上には、拡散防止膜１０６と、絶縁膜１０８とが順次形成されており、絶縁膜１０８及び拡散防止膜１０６には、Ｃｕ配線１０４に達するコンタクトホール１１０が形成されている。
【０００６】
形成されたコンタクトホール１１０の内壁には、エッチング中に生じるフルオロカーボンポリマー等の汚染物質１１２が付着している。このような汚染物質１１２を除去するために、通常、薬液を用いたウェット洗浄が行われている。
【０００７】
ウェット洗浄後の乾燥については、一般に、基板を回転したときの遠心力によって液体を除去するスピンドライ法が用いられている。従来のＣｕ配線のように、直径が０．３０μｍ程度のコンタクトホールが用いられる場合には、スピンドライ法によりコンタクトホールの内部まで充分に乾燥することができた。
【０００８】
しかしながら、配線の微細化に伴い、コンタクトホールの直径も小さくなっていくと、コンタクトホールに洗浄液が入り込んだ場合に毛細管現象が発生する。このため、コンタクトホールの狭小化が進行するにつれて、スピンドライ法ではコンタクトホール内部まで充分に乾燥することが困難となってくる。
【０００９】
コンタクトホール内部の乾燥が不十分である場合には、次の工程までの間に、コンタクトホール内に残存した洗浄液或いはフルオロカーボンポリマーが、大気中の成分Ｈ2Ｓ、Ｈ2Ｏと反応し、さらに、その反応物が下地のＣｕ配線と反応する。この結果、図１４（ｂ）に示すように、コンタクトホール１１０底部に露出したＣｕ配線１０４表面に、ＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏ等からなる酸化物層１１４が形成され、配線間を接続したときに、コンタクト不良が生じてしまうことがある。
【００１０】
また、配線のパターニングに先立ってコンタクトホールを形成する半導体装置の製造方法では、コンタクトホールの洗浄にアルカリ性薬液を用い、配線パターンのパターニングに化学増幅型レジストを用いることがある。この場合、洗浄後の乾燥が不十分であると、コンタクトホール内に乾燥処理後も残留しているアルカリ性薬液が酸失活材として化学増幅型レジストに作用する。この結果、図１４（ｃ）に示すように、絶縁膜１０８上に形成された化学増幅型のレジスト膜１１６に、裾引き現象によるパターニング不良が生じ、高精度での配線のパターニングが困難となるという不具合も想定される。
【００１１】
かかる洗浄後の不十分な乾燥による弊害を除去するため、これまでに種々の方法が提案されている。
【００１２】
例えば特開平８−６４５１４号公報には、スピンドライ法による乾燥の後に、減圧乾燥を行う方法が開示されている。図１５は、特開平８−６４５１４号公報に開示された半導体装置の製造方法を示すフローチャートである。図示するように、エッチングによるコンタクトホールの形成工程Ｓ１００の後に、薬液による洗浄工程Ｓ１０２、スピンドライ法による乾燥工程Ｓ１０４、及び減圧乾燥工程Ｓ１０６が順次行われる。
【００１３】
また、特開平９−２７５０８５号公報には、スピンドライ法による乾燥及び減圧乾燥の後に、プラズマによるドライ洗浄を行う方法が開示されている。図１６は、特開平９−２７５０８５号公報に開示された半導体装置の製造方法を示すフローチャートである。図示するように、エッチングによるコンタクトホールの形成工程Ｓ２００の後に、薬液による洗浄工程Ｓ２０２、スピンドライ法による乾燥工程Ｓ２０４、及び減圧乾燥工程Ｓ２０６が順次行われる。さらに、減圧乾燥工程Ｓ２０６の後に、プラズマによるドライ洗浄工程Ｓ２０８が行われる。
【００１４】
【発明が解決しようとする課題】
Ｃｕ配線を形成する場合には、コンタクトホール形成後の洗浄に用いる薬液として、一般に、フッ化アンモニウム（ＮＨ4Ｆ）或いはヒドロキシアミン（ＮＨ2ＯＨ）が用いられている。これらアルカリ性の薬液に、コンタクトホール底部に露出したＣｕ配線の表面が曝されると、図１７に示すように、Ｃｕ配線１０４の表面にはＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏ等のＣｕ表面変質層１１８が形成される。Ｃｕ表面変質層１１８は、コンタクト抵抗の上昇を招き、さらにはコンタクト不良の一因となる。
【００１５】
しかしながら、薬液洗浄後に、単にスピンドライ法による乾燥や減圧乾燥を行うのみでは、Ｃｕ配線の表面に形成されたＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏはそのまま残存してしまっていた。
【００１６】
前述した特開平９−２７５０８５号公報に開示された方法は、コンタクトホール底部に露出したＣｕ配線表面に薬液洗浄により形成されたＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏを除去すべく、減圧乾燥後に、Ｈ2 プラズマによるドライ洗浄を行うものである。Ｃｕ配線の表面に形成されたＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏを、Ｈ2 プラズマによって還元することにより除去してから、配線間を接続する金属でコンタクトホールを埋め込むことにより、コンタクト不良の発生を抑制することができる。
【００１７】
しかし、配線間の絶縁膜として有機膜、オルガノシリケート膜等の低誘電率絶縁膜を用いた場合にＨ2 プラズマによるドライ洗浄を適用すると、次のような弊害の発生が考えられる。
【００１８】
まず、このような低誘電率絶縁膜は、Ｈ2 プラズマに曝されることによりエッチングされ、ボーイング等の形状劣化が生じてしまう場合がある。例えば、有機膜の場合には、次の反応式に示すようにエッチングされ、ボーイング等の形状劣化が生じる。
【００１９】
Ｃ(ｓ)＋４Ｈ(ｇ) → ＣＨ4 (ｇ)↑
また、低誘電率絶縁膜は、Ｈ2 プラズマに曝されることにより表面が変質し、脱ガス成分を容易に吸着する膜となってしまう場合がある。すなわち、図１８に示すように、絶縁膜１０８を低誘電率絶縁膜とした場合には、その表面に、脱ガス成分吸着性変質膜１２０が形成される。例えば、オルガノシリケート膜の場合は、次の反応式に示すように、Ｈ2Ｏ等の脱ガス成分の吸着サイトが表面に形成される。
【００２０】
Ｓｉ-ＣＨ3(ｓ)＋Ｈ(ｇ) → Ｓｉ-*＋ＣＨ4 (ｇ)↑
こうして形成されたＨ2Ｏ等の脱ガス成分の吸着サイトには、以下のようにＨ2Ｏ等の脱ガス成分が吸着する。
【００２１】
Ｓｉ-*＋Ｈ2Ｏ→Ｓｉ-ＯＨ2
このように、低誘電率絶縁膜にコンタクトホールを形成した場合には、Ｈ2 プラズマを用いたドライ洗浄により、低誘電率絶縁膜の形状劣化や表面変質が生じてしまう。このため、安定性及び信頼性の高い多層配線構造を提供することは困難であると考えられる。
【００２２】
本発明の目的は、Ｃｕ配線において微細なコンタクトホールを用いる場合であっても、安定性及び信頼性の高い配線構造を形成しうる半導体装置の製造方法を提供することにある。
【００２３】
【課題を解決するための手段】
上記目的は、基板上に形成され、銅配線層が埋め込まれた第１の絶縁膜上に、第２の絶縁膜を形成する工程と、前記第２の絶縁膜に、前記銅配線層に達するコンタクトホールを形成する工程と、前記コンタクトホールを形成した前記基板を薬液により洗浄する工程と、前記薬液により洗浄した前記基板を乾燥する工程と、乾燥した前記基板を、還元雰囲気下で３２０℃以上４２０℃以下の温度でアニールして、前記コンタクトホールの底部に露出した前記銅配線層の表面に形成された銅表面変質層を還元する工程とを有することを特徴とする半導体装置の製造方法により達成される。
【００２４】
【発明の実施の形態】
［本発明の原理］
まず、本発明による半導体装置の製造方法の原理について図１乃至図３を用いて説明する。図１は本発明による半導体装置の製造方法を示すフローチャート、図２は本発明による半導体装置の製造方法の原理を説明する断面図、図３はアニール時のＣｕのマイグレーションにより形成されるボイドを示す断面図である。
【００２５】
本発明による半導体装置の製造方法では、Ｃｕ配線の形成工程において、図１に示すように、Ｃｕ配線に達するコンタクトホールをエッチングによって絶縁膜に形成する工程Ｓ１０と、薬液を用いてコンタクトホールを洗浄する工程Ｓ１２と、スピンドライによる乾燥工程Ｓ１４と、減圧乾燥工程Ｓ１６と、還元雰囲気下でのアニール工程Ｓ１８とが順次行われる。
【００２６】
本発明による半導体装置の製造方法は、コンタクトホールを形成し、ＮＨ4Ｆ、ＮＨ2ＯＨ等の薬液により洗浄した基板をスピンドライ法及び減圧乾燥により乾燥した後に、Ｈ2 ガス、ＮＨ3 ガス等を含有する還元雰囲気下でアニールする工程を有することに主たる特徴がある。
【００２７】
スピンドライ法による乾燥及び減圧乾燥後の還元雰囲気下でのアニールにより、洗浄に用いた薬液を充分に乾燥できるのみならず、コンタクトホール底部に露出したＣｕ配線の表面に形成されるＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏを還元し、Ｃｕを再生することができる。これにより、コンタクト不良の発生を抑制することができ、安定性及び信頼性の高い配線構造を形成することができる。
【００２８】
さらに、還元雰囲気下でのアニールは、Ｈ2 プラズマによるドライ洗浄とは異なり、コンタクトホールが形成された低誘電率膜に対して、ボーイング等の形状劣化や、表面の変質等の影響を与えることなくＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏを還元除去することができる。
【００２９】
図２（ａ）は、Ｃｕ配線に達するコンタクトホールをエッチングにより形成した後の様子を示す断面図である。図示するように、基板１０上に形成された絶縁膜１２に、Ｃｕ配線１４が埋め込まれている。Ｃｕ配線１４が埋め込まれた絶縁膜１２上には、拡散防止膜１６と、絶縁膜１８とが順次形成されている。絶縁膜１８及び拡散防止膜１６には、Ｃｕ配線１４に達するコンタクトホール２０が形成されている。エッチング後のコンタクトホール２０内には、レジスト膜の残渣等の汚染物質２２が付着している。
【００３０】
かかる汚染物質を除去すべく、ＮＨ4Ｆ、ＮＨ2ＯＨ等の薬液を用いたウェット洗浄が行われる。図２（ｂ）は、薬液による洗浄後のコンタクトホールの様子を示す断面図である。図示するように、薬液を用いたウェット洗浄により汚染物質２２は除去されるが、コンタクトホール２０底部に露出しているＣｕ配線１４の表面に、ＮＨ4Ｆ、ＮＨ2ＯＨ等の薬液との反応によりＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏ等のＣｕ表面変質層２４が形成されている。
【００３１】
Ｃｕ配線１４表面に形成されたＣｕ表面変質層２４は、図２（ｃ）に示すように、Ｈ2 、ＮＨ3 等の還元性の気体を含有する還元雰囲気下でのアニールにより以下に示す反応式のように還元され、Ｃｕ配線１４表面のＣｕが再生する。
【００３２】
ＣｕＦ4 は、Ｈ2 又はＮＨ3 と以下のように反応する。
【００３３】
ＣｕＦ4(ｓ)＋Ｈ2(ｇ) → Ｃｕ(ｓ)＋４ＨＦ(ｇ)↑
３ＣｕＦ4(ｓ)＋４ＮＨ3(ｇ) → ３Ｃｕ(ｓ)＋４ＮＦ3(ｇ)↑＋６Ｈ2(ｇ)↑
ＣｕＯは、Ｈ2 又はＮＨ3 と以下のように反応する。
【００３４】
ＣｕＯ(ｓ)＋Ｈ2(ｇ) → Ｃｕ(ｓ)＋Ｈ2Ｏ(ｇ)↑
３ＣｕＯ(ｓ)＋２ＮＨ3(ｇ) → ３Ｃｕ(ｓ)＋２Ｎ2(ｇ)↑＋３Ｈ2Ｏ(ｇ)↑
Ｃｕ2Ｏは、Ｈ2 又はＮＨ3 と以下のように反応する。
【００３５】
Ｃｕ2Ｏ(ｓ)＋Ｈ2(ｇ) → ２Ｃｕ(ｓ)＋Ｈ2Ｏ(ｇ)↑
３Ｃｕ2Ｏ(ｓ)＋２ＮＨ3(ｇ) → ６Ｃｕ(ｓ)＋２Ｎ2(ｇ)↑＋３Ｈ2Ｏ(ｇ)↑
アニールを行う還元雰囲気としては、Ｈ2 ガス或いはＮＨ3 ガスを単独で用いるのみならず、例えば、Ｈ2 とＮ2 との混合ガス、Ｈ2 とＨｅ、Ａｒ、Ｋｒ、Ｘｅ等の希ガスとの混合ガス、Ｈ2 とＮＨ3 との混合ガス、ＮＨ3 とＮ2 との混合ガス、ＮＨ3 とＨｅ、Ａｒ、Ｋｒ、Ｘｅ等の希ガスとの混合ガス等を用いることもできる。
【００３６】
なお、アニールを行う還元雰囲気中の酸素濃度については、１００ｐｐｍ以下に制御することが望ましい。
【００３７】
１００ｐｐｍよりも高い酸素濃度の還元雰囲気下でアニールを行うと、露出したＣｕ配線表面のＣｕが酸化されてしまう。Ｃｕの酸化現象は粒界で生じやすく、この粒界での酸化現象は、配線の信頼性試験を行う際に原子輸送の拡散パスとなる。このため、配線材料として用いるＣｕの酸化は、配線の信頼性の著しい低下を招いてしまう。したがって、アニールを行う還元雰囲気中の酸素濃度を１００ｐｐｍ以下に制御することが望ましい。
【００３８】
また、還元雰囲気下でのアニール温度の範囲は、３２０℃以上４２０℃以下であることが望ましい。
【００３９】
次の表１は、還元雰囲気下でのアニール温度を変化して測定したボイドの有無による配線寿命及びコンタクト抵抗の結果を表にしたものである。ボイドの有無による配線寿命については、４００℃のアニール温度を基準とし、配線寿命が基準と同等或いはそれ以上の温度は○で示し、基準の０．６倍以上０．８倍以下の温度は△で示し、基準の０．６倍未満の温度は×で示している。コンタクト抵抗については、同様に４００℃のアニール温度を基準とし、コンタクト抵抗が基準よりも小さい温度は○で示し、基準の１倍以上１．２倍以下の温度は△で示し、基準の１．２倍を超過する温度は×で示している。
【００４０】
【表１】
まず、表１から明らかなように、４２０℃よりも高温でアニールを行うと、配線寿命の低下がみられる。これは、４２０℃よりも高温でのアニールでは、図３に示すように、拡散防止膜１６とＣｕ配線１４との界面において熱によるＣｕのマイグレーションが生じ、配線部分からＣｕがビア部分に移動する結果、Ｃｕ配線１４にボイド２５が形成されるためである。したがって、アニール温度は、上述のように、４２０℃以下とすることが望ましい。
【００４１】
一方、３２０℃よりも低温でアニールを行うと、コンタクト抵抗が上昇してしまっている。これは、３２０℃よりも低温でのアニールでは、ＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏ等のＣｕ表面変質層を十分に除去することができないためである。したがって、アニール温度は、上述のように、３２０℃以上とすることが望ましい。
【００４２】
以上のようにして、本発明による半導体装置の製造方法によれば、還元雰囲気下でのアニールにより、薬液との反応によりＣｕ配線表面に形成されたＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏ等のＣｕのフッ化物、酸化物を除去することができる。これにより、コンタクト抵抗の上昇、配線間のコンタクト不良の発生を抑制し、安定性及び信頼性の高いＣｕ配線を形成することができる。
【００４３】
［実施形態］
次に、本発明の一実施形態による半導体装置の製造方法について図４乃至図１３を用いて説明する。図４は本実施形態による半導体装置の製造方法により形成されるＣｕ配線の構造を示す断面図、図５乃至図１３は本実施形態による製造方法を示す工程断面図である。
【００４４】
本実施形態による半導体装置の製造方法は、第１層目のＣｕ配線と、ビアを介して第１層目のＣｕ配線に接続する第２層目のＣｕ配線とを有する図４に示す多層配線構造を形成するものである。
【００４５】
図示するように、シリコン基板２６上に、有機低誘電率膜２８と、シリコン酸化膜３０とが順次形成されている。有機低誘電率膜２８及びシリコン酸化膜３０には、第１の配線溝３２が形成されている。第１の配線溝３２には、バリアメタルとしてのタンタル膜３４を介して、Ｃｕ膜からなる第１のＣｕ配線３６が埋め込まれている。
【００４６】
Ｃｕ配線３６が埋め込まれたシリコン酸化膜３０上には、シリコン窒化膜からなる拡散防止膜３８と、シリコン酸化膜４０と、有機低誘電率膜４２と、シリコン酸化膜４４とが順次形成されている。
シリコン酸化膜４４及び有機低誘電率膜４２には、第２の配線溝４６が形成されている。シリコン酸化膜４０及び拡散防止膜３８には、第１のＣｕ配線３６に達し、第２の配線溝４６と接続するコンタクトホール４８が形成されている。
【００４７】
第２の配線溝４６には、バリアメタルとしてのタンタル膜５０を介して、Ｃｕ膜からなる第２のＣｕ配線５２が埋め込まれている。コンタクトホール４８には、バリアメタルとしてのタンタル膜５０を介して、Ｃｕ膜からなる第２の配線５２のビア部５２が埋め込まれている。
【００４８】
第２層目のＣｕ配線５２が埋め込まれたシリコン酸化膜４４上には、シリコン窒化膜からなる拡散防止膜５６が形成されている。
【００４９】
以下、本実施形態による半導体装置の製造方法について図５乃至図１３を用いて説明する。
【００５０】
まず、シリコン基板２６上に、例えばスピンコート法により、厚さ１５０ｎｍの有機低誘電率膜２８を形成する。有機低誘電率膜２８としては、例えば、アリルエーテル系、フルオロカーボン系、ハイドロジェンシロセスキオキサン系、ハオドロメチルシロセスキオキサン系、ポーラスオキサン系、ポーラスアリルエーテル系の有機膜やオルガノシリケート膜等の低誘電率膜を用いることができる。
【００５１】
次いで、有機低誘電率膜２８上に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により、厚さ２５０ｎｍのシリコン酸化膜３０を形成する。シリコン酸化膜３０の代わりに、シリコン窒化酸化膜、シリコン窒化膜等をプラズマＣＶＤ法により形成してもよい。
【００５２】
次いで、シリコン酸化膜３０上に、厚さ６０ｎｍの反射防止膜５８を形成する（図５（ａ）を参照）。
【００５３】
次いで、反射防止膜５８上に、レジスト膜６０を形成する。次いで、フォトリソグラフィーにより、第１層目の配線パターンの形成予定領域を露出する形状に、レジスト膜６０をパターニングする。（図５（ｂ）を参照）。
【００５４】
次いで、パターニングしたレジスト膜６０をマスクとして、例えばＲＩＥ（Reactive Ion Etching）法により、反射防止膜５８、シリコン酸化膜３０、及び有機低誘電率膜２８を順次エッチングする。こうして、第１層目の配線パターンを有する第１の配線溝３２を形成する。第１の配線溝３２を形成した後、レジスト膜６０及び反射防止膜５８を除去する（図５（ｃ）を参照）。
【００５５】
次いで、第１の配線溝３２が形成されたシリコン基板２６を、ＮＨ4Ｆ、ＮＨ2ＯＨ等の薬液を用いてウェット洗浄する。
【００５６】
薬液による洗浄終了後、まず、スピンドライ法による乾燥を行う。
【００５７】
次いで、例えば酸素濃度が１００ｐｐｍの窒素ガス雰囲気下、圧力１０Ｔｏｒｒで減圧乾燥を行う。
【００５８】
次いで、ＮＨ3 ガスの還元雰囲気下でのアニールを行う（図６（ａ）を参照）。アニールの条件としては、例えば、温度を４００℃、圧力を４Ｔｏｒｒ、ＮＨ3 ガスの流量を２０００ｓｃｃｍ、アニール時間を５分とする。このアニールにより、エッチングの際に側壁部分が受けたダメージにより生じる脱ガス成分を除去することができる。
【００５９】
こうして、薬液による洗浄後の一連の処理により、第１の配線溝３２内を含めて十分に乾燥し、第１の配線溝内の汚染物質を十分に除去することができる。
【００６０】
次いで、全面に、例えばスパッタ法により、バリアメタルとしての厚さ１５ｎｍのタンタル膜３４と、厚さ１３０ｎｍのシードＣｕ膜６２とを順次形成する（図６（ｂ）を参照）。
【００６１】
次いで、シードＣｕ膜６２上に、電解めっき法により、厚さ９７０ｎｍのＣｕ膜６４を形成する（図６（ｃ）を参照）。
【００６２】
次いで、ＣＭＰ（Chemical Mechanical Polishing）法により、第１の配線溝３２以外の部分に形成されているＣｕ膜６４、シードＣｕ膜６２、タンタル膜３４、及びシリコン酸化膜３０の上部を除去する。こうして、第１の配線溝３２に埋め込まれたＣｕ膜６４からなる第１のＣｕ配線３６を形成する（図７（ａ）を参照）。
【００６３】
次いで、全面に、例えばプラズマＣＶＤ法により、厚さ７０ｎｍのシリコン窒化膜からなる拡散防止膜３８と、厚さ２８０ｎｍのシリコン酸化膜４０とを順次形成する（図７（ｂ）を参照）。
【００６４】
次いで、シリコン酸化膜４０上に、例えばスピンコート法により、厚さ１５０ｎｍの有機低誘電率膜４２を形成する。有機低誘電率膜４２としては、有機低誘電率膜２８と同様に、例えば、アリルエーテル系、フルオロカーボン系、ハイドロジェンシロセスキオキサン系、ハオドロメチルシロセスキオキサン系、ポーラスオキサン系、ポーラスアリルエーテル系等の低誘電率膜を用いることができる。
【００６５】
次いで、有機低誘電率膜４２上に、例えばプラズマＣＶＤ法により、厚さ２５０ｎｍのシリコン酸化膜４４を形成する。シリコン酸化膜４４の代わりに、シリコン窒化酸化膜、シリコン窒化膜等をプラズマＣＶＤ法により形成してもよい。
【００６６】
次いで、シリコン酸化膜４４上に、例えばプラズマＣＶＤ法により、後の工程でエッチングのマスクとして用いる厚さ１００ｎｍのシリコン窒化膜６６を形成する（図７（ｃ）を参照）。
【００６７】
次いで、シリコン窒化膜６６上に、厚さ６０ｎｍの反射防止膜６８を形成する。
【００６８】
次いで、反射防止膜６８上に、レジスト膜７０を形成する。次いで、フォトリソグラフィーにより、第２層目の配線パターンの形成予定領域を露出する形状に、レジスト膜７０をパターニングする。（図８（ａ）を参照）。
【００６９】
次いで、パターニングしたレジスト膜７０をマスクとして、例えばＲＩＥ法により、反射防止膜６８及びシリコン窒化膜６６を順次エッチングする。こうして、シリコン窒化膜６６を、第２層目の配線パターンの形成予定領域を露出する形状にパターニングする。シリコン窒化膜６６をパターニングした後、レジスト膜７０及び反射防止膜６８を除去する（図８（ｂ）を参照）。
【００７０】
次いで、全面に、厚さ１４０ｎｍの反射防止膜７２を形成する。
【００７１】
次いで、反射防止膜７２上に、レジスト膜７４を形成する。次いで、フォトリソグラフィーにより、第１のＣｕ配線３６と第２のＣｕ配線５２とを接続するビアホール４８の形成予定領域を露出する形状に、レジスト膜７４をパターニングする。（図９（ａ）を参照）。
【００７２】
次いで、パターニングしたレジスト膜７４をマスクとして、例えばＲＩＥ法により、反射防止膜７２、シリコン窒化膜６６、及びシリコン酸化膜４４を順次エッチングする（図９（ｂ）を参照）。
【００７３】
次いで、シリコン酸化膜４４の除去により露出した有機低誘電率膜４２をエッチングする。有機低誘電率膜４２のエッチングとともに、レジスト膜７４及び反射防止膜７２も除去される（図１０（ａ）を参照）。
【００７４】
次いで、シリコン窒化膜６６をマスクとして、例えばプラズマエッチング法により、シリコン酸化膜４４と、有機低誘電率膜４２を除去した領域に露出したシリコン酸化膜４０とをエッチングする。こうして、第２層目の配線パターンを有する第２の配線溝４６をシリコン酸化膜４４に形成するとともに、ビアホール４８をシリコン酸化膜４０まで形成する（図１０（ｂ）を参照）。
【００７５】
次いで、例えばプラズマエッチング法により、マスクとして用いたシリコン窒化膜６６と、ビアホール４８底部に露出したシリコン窒化膜からなる拡散防止膜３８を同時に除去する（図１１（ａ）を参照）。
【００７６】
次いで、第２の配線溝４６が形成されたシリコン酸化膜４４をマスクとして、第２の配線溝４６の底部に露出した有機低誘電率膜４２をエッチングする。こうして、第２の配線溝４６を有機低誘電率膜４２まで形成する（図１１（ｂ）を参照）。
【００７７】
次いで、第２の配線溝４６及びビアホール４８が形成されたシリコン基板２６を、ＮＨ4Ｆ、ＮＨ2ＯＨ等の薬液を用いてウェット洗浄する。
【００７８】
薬液による洗浄終了後、まず、スピンドライ法による乾燥を行う。
【００７９】
次いで、例えば酸素濃度が１００ｐｐｍの窒素ガス雰囲気下、圧力１０Ｔｏｒｒでの減圧乾燥を行う。
【００８０】
次いで、ＮＨ3 ガスの還元雰囲気下でのアニールを行う（図１１（ｃ）を参照）。アニールの条件としては、例えば、温度を４００℃、圧力を４Ｔｏｒｒ、ＮＨ3 ガスの流量を２０００ｓｃｃｍ、アニール時間を５分とする。
【００８１】
こうして、薬液による洗浄後の一連の処理により、第２の配線溝３２及びビアホール４８内を含めて十分に乾燥し、第１の配線溝３２及びビアホール４８内の汚染物質を十分に除去することができる。また、ＮＨ4Ｆ、ＮＨ2ＯＨ等の薬液との反応により、ビアホール４８底部に露出したＣｕ配線３６表面に形成されるＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏ等のＣｕ表面変質層を除去することができる。
【００８２】
次いで、全面に、例えばスパッタ法により、バリアメタルとしての厚さ１５ｎｍのタンタル膜５０と、厚さ１３０ｎｍのシードＣｕ膜７６とを順次形成する（図１２（ａ）を参照）。
【００８３】
次いで、シードＣｕ膜７６上に、電解めっき法により、厚さ９７０ｎｍのＣｕ膜７８を形成する（図１２（ｂ）を参照）
次いで、ＣＭＰ法により、第２の配線溝４６及びビアホール４８以外の部分に形成されているＣｕ膜７８、シードＣｕ膜７６、タンタル膜５０、及びシリコン酸化膜４４の上部を除去する。こうして、第２の配線溝４６に埋め込まれたＣｕ膜７８かからなる第２のＣｕ配線５２と、ビアホール４８に埋め込まれたＣｕ膜７８からなるＣｕ配線５２のビア部５４を形成する（図１３（ａ）を参照）。
【００８４】
次いで、全面に、例えばプラズマＣＶＤ法により、厚さ７０ｎｍのシリコン窒化膜からなる拡散防止膜５６を形成する（図１３（ｂ）を参照）。
【００８５】
こうして、本実施形態による半導体装置の製造方法により、図４に示す多層配線構造が形成される。
【００８６】
このように、本実施形態によれば、薬液によってコンタクトホールを洗浄した後に、還元雰囲気下でアニールすることにより、洗浄後の乾燥を十分に行うことができ、また、薬液との反応によりＣｕ配線表面に形成されたＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏ等のＣｕのフッ化物、酸化物を除去することができる。このとき、コンタクトホールが形成された絶縁膜の形状劣化や表面変質を招くこともない。これにより、コンタクト抵抗の上昇、配線間のコンタクト不良の発生を抑制し、安定性及び信頼性の高いＣｕ配線を形成することができる。
【００８７】
（評価結果）
表２は、コンタクト抵抗、配線容量、及び配線の寿命に関し、本発明による半導体装置の製造方法により形成したＣｕ配線と従来技術により形成したＣｕ配線とを比較した結果の一例を示すものである。
【００８８】
【表２】
上記の表２において、コンタクト抵抗については、ビア径０．１５μｍの配線について比較した。また、配線容量については、０．１８μｍの幅の配線が０．１８μｍ間隔で形成されたラインアンドスペースのものについて比較した。また、従来例１は、薬液洗浄後にスピンドライ法による乾燥を行い、その後の処理を行わずに配線を形成したものである。従来例２は、薬液洗浄後にスピンドライ法による乾燥及び減圧乾燥を行ってから配線を形成したものである。従来例３は、薬液洗浄後にスピンドライ法による乾燥及び減圧乾燥を行い、さらに、プラズマ処理を行ってから配線を形成したものである。なお、表１に示す数値は、従来例１による場合のコンタクト抵抗、配線容量、及び配線寿命をそれぞれ１とした場合の相対的な値である。
【００８９】
表２からは、従来例１による場合に比べて、従来例３及び本発明による場合が特にコンタクト抵抗が低減されていることがわかる。
【００９０】
しかしながら、従来例３による場合は、従来例１による場合に比べて、配線容量が増大し、また、配線寿命が短縮してしまっている。
【００９１】
一方、本発明による場合は、従来例１による場合に比べて、配線容量が増加することはなく、また、配線寿命が２倍にもなっている。
【００９２】
このように、表２に示す結果より、本発明による半導体装置の製造方法によれば、配線寿命を短縮することなく、コンタクト抵抗を低減することができることが明らかにされた。
【００９３】
［変形実施形態］
本発明の上記実施形態に限らず種々の変形が可能である。
【００９４】
例えば、上記実施形態では、還元雰囲気下のアニールの前に、スピンドライ法による乾燥及び減圧乾燥を行ったが、必ずしも両方法による乾燥を行わなくてもよい。例えば、還元雰囲気下のアニールの前に、スピンドライ法による乾燥を行わずに、減圧乾燥のみを行うだけでもよい。
【００９５】
また、上記実施形態では、第２層目までのＣｕ配線を形成したが、同様の工程を繰り返すことにより、第２層目以上のＣｕ配線を有する多層配線構造を形成することができる。
【００９６】
また、上記実施形態では、ＮＨ3 ガスの還元雰囲気下でアニールを行ったが、Ｈ2 ガスの還元雰囲気下でのアニールを行ってもよい。また、これらのガスとＮ2 ガスや希ガス等の不活性ガスとの混合ガス雰囲気下でのアニールを行ってもよい。
【００９７】
また、上記実施形態において説明した配線工程のみならず、通常のダマシン法による配線工程に対しても本発明を適用することができる。
【００９８】
【発明の効果】
以上の通り、本発明によれば、基板上に形成され、銅配線層が埋め込まれた第１の絶縁膜上に、第２の絶縁膜を形成し、第２の絶縁膜に、前記銅配線層に達するコンタクトホールを形成し、コンタクトホールを形成した基板を薬液により洗浄し、薬液により洗浄した基板を乾燥し、乾燥した基板を、還元雰囲気下で３２０℃以上４２０℃以下の温度でアニールして、コンタクトホールの底部に露出した銅配線層の表面に形成された銅表面変質層を還元するので、Ｃｕ配線において微細なコンタクトホールを用いる場合であっても、安定性及び信頼性の高い配線構造を形成することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の製造方法を示すフローチャートである。
【図２】本発明による半導体装置の製造方法の原理を説明する図である。
【図３】アニール時のＣｕのマイグレーションにより形成されるボイドを示す断面図である。
【図４】本発明の一実施形態による半導体装置の製造方法により形成されるＣｕ配線の構造を示す断面図である。
【図５】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図６】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図７】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図８】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図９】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図１０】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図１１】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図１２】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。
【図１３】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その９）である。
【図１４】従来技術によるコンタクトホールの形成を示す断面図である。
【図１５】従来技術によるコンタクトホールの形成方法を示すフローチャートである。
【図１６】従来技術によるコンタクトホールの形成方法を示すフローチャートである。
【図１７】アルカリ性の薬液との反応によりコンタクトホール底部に露出したＣｕ配線表面に形成されるＣｕ表面変質層を示す断面図である。
【図１８】プラズマクリーニングにより低誘電率絶縁膜表面に形成される脱ガス成分吸着性変質膜を示す断面図である。
【符号の説明】
１０…基板
１２…絶縁膜
１４…Ｃｕ配線
１６…拡散防止膜
１８…絶縁膜
２０…コンタクトホール
２２…汚染物質
２４…Ｃｕ表面変質層
２５…ボイド
２６…シリコン基板
２８…有機低誘電率膜
３０…シリコン酸化膜
３２…第１の配線溝
３４…タンタル膜
３６…第１のＣｕ配線
３８…拡散防止膜
４０…シリコン酸化膜
４２…有機低誘電率膜
４４…シリコン酸化膜
４６…第２の配線溝
４８…ビアホール
５０…タンタル膜
５２…第２のＣｕ配線
５４…ビア部
５６…拡散防止膜
５８…反射防止膜
６０…レジスト膜
６２…シードＣｕ膜
６４…Ｃｕ膜
６６…シリコン窒化膜
６８…反射防止膜
７０…レジスト膜
７２…反射防止膜
７４…レジスト膜
７６…シードＣｕ膜
７８…Ｃｕ膜
１００…基板
１０２…絶縁膜
１０４…Ｃｕ配線
１０６…拡散防止膜
１０８…絶縁膜
１１０…コンタクトホール
１１２…汚染物質
１１４…酸化物層
１１６…レジスト膜
１１８…Ｃｕ表面変質層
１２０…脱ガス成分吸着性変質膜
【発明の属する技術分野】
本発明は、銅を配線材料とする半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体素子の高集積化、チップサイズの縮小化に伴い、配線の微細化及び多層配線化が加速的に進められている。こうした多層配線を有するロジックデバイスにおいては、配線遅延がデバイスの信号遅延の支配的な要因の一つとなりつつある。
【０００３】
デバイスの信号遅延の要因の一つとなりつつある配線遅延は、配線抵抗と配線容量の積と比例関係にある。したがって、配線遅延を改善するためには、配線抵抗及び配線容量を低減することが重要になってくる。
【０００４】
配線抵抗を低減する方法としては、層間絶縁膜として低誘電率絶縁膜を用い、配線材料としてＣｕを用いることが検討されている。特に、低い抵抗率を有し、成膜の容易さ、安定性に優れ、配線遅延の低減に大きく寄与しうるＣｕ配線を用いることは、デバイス性能の向上に大きく寄与すると考えられている。
【０００５】
Ｃｕ配線の形成工程においては、配線間を電気的に接続するため、配線間の絶縁膜に、エッチングによりコンタクトホールが形成される。図１４（ａ）はコンタクトホール形成後の様子を示す断面図である。基板１００上に形成された絶縁膜１０２に、Ｃｕ配線１０４が埋め込まれている。絶縁膜１０２上には、拡散防止膜１０６と、絶縁膜１０８とが順次形成されており、絶縁膜１０８及び拡散防止膜１０６には、Ｃｕ配線１０４に達するコンタクトホール１１０が形成されている。
【０００６】
形成されたコンタクトホール１１０の内壁には、エッチング中に生じるフルオロカーボンポリマー等の汚染物質１１２が付着している。このような汚染物質１１２を除去するために、通常、薬液を用いたウェット洗浄が行われている。
【０００７】
ウェット洗浄後の乾燥については、一般に、基板を回転したときの遠心力によって液体を除去するスピンドライ法が用いられている。従来のＣｕ配線のように、直径が０．３０μｍ程度のコンタクトホールが用いられる場合には、スピンドライ法によりコンタクトホールの内部まで充分に乾燥することができた。
【０００８】
しかしながら、配線の微細化に伴い、コンタクトホールの直径も小さくなっていくと、コンタクトホールに洗浄液が入り込んだ場合に毛細管現象が発生する。このため、コンタクトホールの狭小化が進行するにつれて、スピンドライ法ではコンタクトホール内部まで充分に乾燥することが困難となってくる。
【０００９】
コンタクトホール内部の乾燥が不十分である場合には、次の工程までの間に、コンタクトホール内に残存した洗浄液或いはフルオロカーボンポリマーが、大気中の成分Ｈ2Ｓ、Ｈ2Ｏと反応し、さらに、その反応物が下地のＣｕ配線と反応する。この結果、図１４（ｂ）に示すように、コンタクトホール１１０底部に露出したＣｕ配線１０４表面に、ＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏ等からなる酸化物層１１４が形成され、配線間を接続したときに、コンタクト不良が生じてしまうことがある。
【００１０】
また、配線のパターニングに先立ってコンタクトホールを形成する半導体装置の製造方法では、コンタクトホールの洗浄にアルカリ性薬液を用い、配線パターンのパターニングに化学増幅型レジストを用いることがある。この場合、洗浄後の乾燥が不十分であると、コンタクトホール内に乾燥処理後も残留しているアルカリ性薬液が酸失活材として化学増幅型レジストに作用する。この結果、図１４（ｃ）に示すように、絶縁膜１０８上に形成された化学増幅型のレジスト膜１１６に、裾引き現象によるパターニング不良が生じ、高精度での配線のパターニングが困難となるという不具合も想定される。
【００１１】
かかる洗浄後の不十分な乾燥による弊害を除去するため、これまでに種々の方法が提案されている。
【００１２】
例えば特開平８−６４５１４号公報には、スピンドライ法による乾燥の後に、減圧乾燥を行う方法が開示されている。図１５は、特開平８−６４５１４号公報に開示された半導体装置の製造方法を示すフローチャートである。図示するように、エッチングによるコンタクトホールの形成工程Ｓ１００の後に、薬液による洗浄工程Ｓ１０２、スピンドライ法による乾燥工程Ｓ１０４、及び減圧乾燥工程Ｓ１０６が順次行われる。
【００１３】
また、特開平９−２７５０８５号公報には、スピンドライ法による乾燥及び減圧乾燥の後に、プラズマによるドライ洗浄を行う方法が開示されている。図１６は、特開平９−２７５０８５号公報に開示された半導体装置の製造方法を示すフローチャートである。図示するように、エッチングによるコンタクトホールの形成工程Ｓ２００の後に、薬液による洗浄工程Ｓ２０２、スピンドライ法による乾燥工程Ｓ２０４、及び減圧乾燥工程Ｓ２０６が順次行われる。さらに、減圧乾燥工程Ｓ２０６の後に、プラズマによるドライ洗浄工程Ｓ２０８が行われる。
【００１４】
【発明が解決しようとする課題】
Ｃｕ配線を形成する場合には、コンタクトホール形成後の洗浄に用いる薬液として、一般に、フッ化アンモニウム（ＮＨ4Ｆ）或いはヒドロキシアミン（ＮＨ2ＯＨ）が用いられている。これらアルカリ性の薬液に、コンタクトホール底部に露出したＣｕ配線の表面が曝されると、図１７に示すように、Ｃｕ配線１０４の表面にはＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏ等のＣｕ表面変質層１１８が形成される。Ｃｕ表面変質層１１８は、コンタクト抵抗の上昇を招き、さらにはコンタクト不良の一因となる。
【００１５】
しかしながら、薬液洗浄後に、単にスピンドライ法による乾燥や減圧乾燥を行うのみでは、Ｃｕ配線の表面に形成されたＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏはそのまま残存してしまっていた。
【００１６】
前述した特開平９−２７５０８５号公報に開示された方法は、コンタクトホール底部に露出したＣｕ配線表面に薬液洗浄により形成されたＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏを除去すべく、減圧乾燥後に、Ｈ2 プラズマによるドライ洗浄を行うものである。Ｃｕ配線の表面に形成されたＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏを、Ｈ2 プラズマによって還元することにより除去してから、配線間を接続する金属でコンタクトホールを埋め込むことにより、コンタクト不良の発生を抑制することができる。
【００１７】
しかし、配線間の絶縁膜として有機膜、オルガノシリケート膜等の低誘電率絶縁膜を用いた場合にＨ2 プラズマによるドライ洗浄を適用すると、次のような弊害の発生が考えられる。
【００１８】
まず、このような低誘電率絶縁膜は、Ｈ2 プラズマに曝されることによりエッチングされ、ボーイング等の形状劣化が生じてしまう場合がある。例えば、有機膜の場合には、次の反応式に示すようにエッチングされ、ボーイング等の形状劣化が生じる。
【００１９】
Ｃ(ｓ)＋４Ｈ(ｇ) → ＣＨ4 (ｇ)↑
また、低誘電率絶縁膜は、Ｈ2 プラズマに曝されることにより表面が変質し、脱ガス成分を容易に吸着する膜となってしまう場合がある。すなわち、図１８に示すように、絶縁膜１０８を低誘電率絶縁膜とした場合には、その表面に、脱ガス成分吸着性変質膜１２０が形成される。例えば、オルガノシリケート膜の場合は、次の反応式に示すように、Ｈ2Ｏ等の脱ガス成分の吸着サイトが表面に形成される。
【００２０】
Ｓｉ-ＣＨ3(ｓ)＋Ｈ(ｇ) → Ｓｉ-*＋ＣＨ4 (ｇ)↑
こうして形成されたＨ2Ｏ等の脱ガス成分の吸着サイトには、以下のようにＨ2Ｏ等の脱ガス成分が吸着する。
【００２１】
Ｓｉ-*＋Ｈ2Ｏ→Ｓｉ-ＯＨ2
このように、低誘電率絶縁膜にコンタクトホールを形成した場合には、Ｈ2 プラズマを用いたドライ洗浄により、低誘電率絶縁膜の形状劣化や表面変質が生じてしまう。このため、安定性及び信頼性の高い多層配線構造を提供することは困難であると考えられる。
【００２２】
本発明の目的は、Ｃｕ配線において微細なコンタクトホールを用いる場合であっても、安定性及び信頼性の高い配線構造を形成しうる半導体装置の製造方法を提供することにある。
【００２３】
【課題を解決するための手段】
上記目的は、基板上に形成され、銅配線層が埋め込まれた第１の絶縁膜上に、第２の絶縁膜を形成する工程と、前記第２の絶縁膜に、前記銅配線層に達するコンタクトホールを形成する工程と、前記コンタクトホールを形成した前記基板を薬液により洗浄する工程と、前記薬液により洗浄した前記基板を乾燥する工程と、乾燥した前記基板を、還元雰囲気下で３２０℃以上４２０℃以下の温度でアニールして、前記コンタクトホールの底部に露出した前記銅配線層の表面に形成された銅表面変質層を還元する工程とを有することを特徴とする半導体装置の製造方法により達成される。
【００２４】
【発明の実施の形態】
［本発明の原理］
まず、本発明による半導体装置の製造方法の原理について図１乃至図３を用いて説明する。図１は本発明による半導体装置の製造方法を示すフローチャート、図２は本発明による半導体装置の製造方法の原理を説明する断面図、図３はアニール時のＣｕのマイグレーションにより形成されるボイドを示す断面図である。
【００２５】
本発明による半導体装置の製造方法では、Ｃｕ配線の形成工程において、図１に示すように、Ｃｕ配線に達するコンタクトホールをエッチングによって絶縁膜に形成する工程Ｓ１０と、薬液を用いてコンタクトホールを洗浄する工程Ｓ１２と、スピンドライによる乾燥工程Ｓ１４と、減圧乾燥工程Ｓ１６と、還元雰囲気下でのアニール工程Ｓ１８とが順次行われる。
【００２６】
本発明による半導体装置の製造方法は、コンタクトホールを形成し、ＮＨ4Ｆ、ＮＨ2ＯＨ等の薬液により洗浄した基板をスピンドライ法及び減圧乾燥により乾燥した後に、Ｈ2 ガス、ＮＨ3 ガス等を含有する還元雰囲気下でアニールする工程を有することに主たる特徴がある。
【００２７】
スピンドライ法による乾燥及び減圧乾燥後の還元雰囲気下でのアニールにより、洗浄に用いた薬液を充分に乾燥できるのみならず、コンタクトホール底部に露出したＣｕ配線の表面に形成されるＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏを還元し、Ｃｕを再生することができる。これにより、コンタクト不良の発生を抑制することができ、安定性及び信頼性の高い配線構造を形成することができる。
【００２８】
さらに、還元雰囲気下でのアニールは、Ｈ2 プラズマによるドライ洗浄とは異なり、コンタクトホールが形成された低誘電率膜に対して、ボーイング等の形状劣化や、表面の変質等の影響を与えることなくＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏを還元除去することができる。
【００２９】
図２（ａ）は、Ｃｕ配線に達するコンタクトホールをエッチングにより形成した後の様子を示す断面図である。図示するように、基板１０上に形成された絶縁膜１２に、Ｃｕ配線１４が埋め込まれている。Ｃｕ配線１４が埋め込まれた絶縁膜１２上には、拡散防止膜１６と、絶縁膜１８とが順次形成されている。絶縁膜１８及び拡散防止膜１６には、Ｃｕ配線１４に達するコンタクトホール２０が形成されている。エッチング後のコンタクトホール２０内には、レジスト膜の残渣等の汚染物質２２が付着している。
【００３０】
かかる汚染物質を除去すべく、ＮＨ4Ｆ、ＮＨ2ＯＨ等の薬液を用いたウェット洗浄が行われる。図２（ｂ）は、薬液による洗浄後のコンタクトホールの様子を示す断面図である。図示するように、薬液を用いたウェット洗浄により汚染物質２２は除去されるが、コンタクトホール２０底部に露出しているＣｕ配線１４の表面に、ＮＨ4Ｆ、ＮＨ2ＯＨ等の薬液との反応によりＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏ等のＣｕ表面変質層２４が形成されている。
【００３１】
Ｃｕ配線１４表面に形成されたＣｕ表面変質層２４は、図２（ｃ）に示すように、Ｈ2 、ＮＨ3 等の還元性の気体を含有する還元雰囲気下でのアニールにより以下に示す反応式のように還元され、Ｃｕ配線１４表面のＣｕが再生する。
【００３２】
ＣｕＦ4 は、Ｈ2 又はＮＨ3 と以下のように反応する。
【００３３】
ＣｕＦ4(ｓ)＋Ｈ2(ｇ) → Ｃｕ(ｓ)＋４ＨＦ(ｇ)↑
３ＣｕＦ4(ｓ)＋４ＮＨ3(ｇ) → ３Ｃｕ(ｓ)＋４ＮＦ3(ｇ)↑＋６Ｈ2(ｇ)↑
ＣｕＯは、Ｈ2 又はＮＨ3 と以下のように反応する。
【００３４】
ＣｕＯ(ｓ)＋Ｈ2(ｇ) → Ｃｕ(ｓ)＋Ｈ2Ｏ(ｇ)↑
３ＣｕＯ(ｓ)＋２ＮＨ3(ｇ) → ３Ｃｕ(ｓ)＋２Ｎ2(ｇ)↑＋３Ｈ2Ｏ(ｇ)↑
Ｃｕ2Ｏは、Ｈ2 又はＮＨ3 と以下のように反応する。
【００３５】
Ｃｕ2Ｏ(ｓ)＋Ｈ2(ｇ) → ２Ｃｕ(ｓ)＋Ｈ2Ｏ(ｇ)↑
３Ｃｕ2Ｏ(ｓ)＋２ＮＨ3(ｇ) → ６Ｃｕ(ｓ)＋２Ｎ2(ｇ)↑＋３Ｈ2Ｏ(ｇ)↑
アニールを行う還元雰囲気としては、Ｈ2 ガス或いはＮＨ3 ガスを単独で用いるのみならず、例えば、Ｈ2 とＮ2 との混合ガス、Ｈ2 とＨｅ、Ａｒ、Ｋｒ、Ｘｅ等の希ガスとの混合ガス、Ｈ2 とＮＨ3 との混合ガス、ＮＨ3 とＮ2 との混合ガス、ＮＨ3 とＨｅ、Ａｒ、Ｋｒ、Ｘｅ等の希ガスとの混合ガス等を用いることもできる。
【００３６】
なお、アニールを行う還元雰囲気中の酸素濃度については、１００ｐｐｍ以下に制御することが望ましい。
【００３７】
１００ｐｐｍよりも高い酸素濃度の還元雰囲気下でアニールを行うと、露出したＣｕ配線表面のＣｕが酸化されてしまう。Ｃｕの酸化現象は粒界で生じやすく、この粒界での酸化現象は、配線の信頼性試験を行う際に原子輸送の拡散パスとなる。このため、配線材料として用いるＣｕの酸化は、配線の信頼性の著しい低下を招いてしまう。したがって、アニールを行う還元雰囲気中の酸素濃度を１００ｐｐｍ以下に制御することが望ましい。
【００３８】
また、還元雰囲気下でのアニール温度の範囲は、３２０℃以上４２０℃以下であることが望ましい。
【００３９】
次の表１は、還元雰囲気下でのアニール温度を変化して測定したボイドの有無による配線寿命及びコンタクト抵抗の結果を表にしたものである。ボイドの有無による配線寿命については、４００℃のアニール温度を基準とし、配線寿命が基準と同等或いはそれ以上の温度は○で示し、基準の０．６倍以上０．８倍以下の温度は△で示し、基準の０．６倍未満の温度は×で示している。コンタクト抵抗については、同様に４００℃のアニール温度を基準とし、コンタクト抵抗が基準よりも小さい温度は○で示し、基準の１倍以上１．２倍以下の温度は△で示し、基準の１．２倍を超過する温度は×で示している。
【００４０】
【表１】
【００４１】
一方、３２０℃よりも低温でアニールを行うと、コンタクト抵抗が上昇してしまっている。これは、３２０℃よりも低温でのアニールでは、ＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏ等のＣｕ表面変質層を十分に除去することができないためである。したがって、アニール温度は、上述のように、３２０℃以上とすることが望ましい。
【００４２】
以上のようにして、本発明による半導体装置の製造方法によれば、還元雰囲気下でのアニールにより、薬液との反応によりＣｕ配線表面に形成されたＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏ等のＣｕのフッ化物、酸化物を除去することができる。これにより、コンタクト抵抗の上昇、配線間のコンタクト不良の発生を抑制し、安定性及び信頼性の高いＣｕ配線を形成することができる。
【００４３】
［実施形態］
次に、本発明の一実施形態による半導体装置の製造方法について図４乃至図１３を用いて説明する。図４は本実施形態による半導体装置の製造方法により形成されるＣｕ配線の構造を示す断面図、図５乃至図１３は本実施形態による製造方法を示す工程断面図である。
【００４４】
本実施形態による半導体装置の製造方法は、第１層目のＣｕ配線と、ビアを介して第１層目のＣｕ配線に接続する第２層目のＣｕ配線とを有する図４に示す多層配線構造を形成するものである。
【００４５】
図示するように、シリコン基板２６上に、有機低誘電率膜２８と、シリコン酸化膜３０とが順次形成されている。有機低誘電率膜２８及びシリコン酸化膜３０には、第１の配線溝３２が形成されている。第１の配線溝３２には、バリアメタルとしてのタンタル膜３４を介して、Ｃｕ膜からなる第１のＣｕ配線３６が埋め込まれている。
【００４６】
Ｃｕ配線３６が埋め込まれたシリコン酸化膜３０上には、シリコン窒化膜からなる拡散防止膜３８と、シリコン酸化膜４０と、有機低誘電率膜４２と、シリコン酸化膜４４とが順次形成されている。
シリコン酸化膜４４及び有機低誘電率膜４２には、第２の配線溝４６が形成されている。シリコン酸化膜４０及び拡散防止膜３８には、第１のＣｕ配線３６に達し、第２の配線溝４６と接続するコンタクトホール４８が形成されている。
【００４７】
第２の配線溝４６には、バリアメタルとしてのタンタル膜５０を介して、Ｃｕ膜からなる第２のＣｕ配線５２が埋め込まれている。コンタクトホール４８には、バリアメタルとしてのタンタル膜５０を介して、Ｃｕ膜からなる第２の配線５２のビア部５２が埋め込まれている。
【００４８】
第２層目のＣｕ配線５２が埋め込まれたシリコン酸化膜４４上には、シリコン窒化膜からなる拡散防止膜５６が形成されている。
【００４９】
以下、本実施形態による半導体装置の製造方法について図５乃至図１３を用いて説明する。
【００５０】
まず、シリコン基板２６上に、例えばスピンコート法により、厚さ１５０ｎｍの有機低誘電率膜２８を形成する。有機低誘電率膜２８としては、例えば、アリルエーテル系、フルオロカーボン系、ハイドロジェンシロセスキオキサン系、ハオドロメチルシロセスキオキサン系、ポーラスオキサン系、ポーラスアリルエーテル系の有機膜やオルガノシリケート膜等の低誘電率膜を用いることができる。
【００５１】
次いで、有機低誘電率膜２８上に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により、厚さ２５０ｎｍのシリコン酸化膜３０を形成する。シリコン酸化膜３０の代わりに、シリコン窒化酸化膜、シリコン窒化膜等をプラズマＣＶＤ法により形成してもよい。
【００５２】
次いで、シリコン酸化膜３０上に、厚さ６０ｎｍの反射防止膜５８を形成する（図５（ａ）を参照）。
【００５３】
次いで、反射防止膜５８上に、レジスト膜６０を形成する。次いで、フォトリソグラフィーにより、第１層目の配線パターンの形成予定領域を露出する形状に、レジスト膜６０をパターニングする。（図５（ｂ）を参照）。
【００５４】
次いで、パターニングしたレジスト膜６０をマスクとして、例えばＲＩＥ（Reactive Ion Etching）法により、反射防止膜５８、シリコン酸化膜３０、及び有機低誘電率膜２８を順次エッチングする。こうして、第１層目の配線パターンを有する第１の配線溝３２を形成する。第１の配線溝３２を形成した後、レジスト膜６０及び反射防止膜５８を除去する（図５（ｃ）を参照）。
【００５５】
次いで、第１の配線溝３２が形成されたシリコン基板２６を、ＮＨ4Ｆ、ＮＨ2ＯＨ等の薬液を用いてウェット洗浄する。
【００５６】
薬液による洗浄終了後、まず、スピンドライ法による乾燥を行う。
【００５７】
次いで、例えば酸素濃度が１００ｐｐｍの窒素ガス雰囲気下、圧力１０Ｔｏｒｒで減圧乾燥を行う。
【００５８】
次いで、ＮＨ3 ガスの還元雰囲気下でのアニールを行う（図６（ａ）を参照）。アニールの条件としては、例えば、温度を４００℃、圧力を４Ｔｏｒｒ、ＮＨ3 ガスの流量を２０００ｓｃｃｍ、アニール時間を５分とする。このアニールにより、エッチングの際に側壁部分が受けたダメージにより生じる脱ガス成分を除去することができる。
【００５９】
こうして、薬液による洗浄後の一連の処理により、第１の配線溝３２内を含めて十分に乾燥し、第１の配線溝内の汚染物質を十分に除去することができる。
【００６０】
次いで、全面に、例えばスパッタ法により、バリアメタルとしての厚さ１５ｎｍのタンタル膜３４と、厚さ１３０ｎｍのシードＣｕ膜６２とを順次形成する（図６（ｂ）を参照）。
【００６１】
次いで、シードＣｕ膜６２上に、電解めっき法により、厚さ９７０ｎｍのＣｕ膜６４を形成する（図６（ｃ）を参照）。
【００６２】
次いで、ＣＭＰ（Chemical Mechanical Polishing）法により、第１の配線溝３２以外の部分に形成されているＣｕ膜６４、シードＣｕ膜６２、タンタル膜３４、及びシリコン酸化膜３０の上部を除去する。こうして、第１の配線溝３２に埋め込まれたＣｕ膜６４からなる第１のＣｕ配線３６を形成する（図７（ａ）を参照）。
【００６３】
次いで、全面に、例えばプラズマＣＶＤ法により、厚さ７０ｎｍのシリコン窒化膜からなる拡散防止膜３８と、厚さ２８０ｎｍのシリコン酸化膜４０とを順次形成する（図７（ｂ）を参照）。
【００６４】
次いで、シリコン酸化膜４０上に、例えばスピンコート法により、厚さ１５０ｎｍの有機低誘電率膜４２を形成する。有機低誘電率膜４２としては、有機低誘電率膜２８と同様に、例えば、アリルエーテル系、フルオロカーボン系、ハイドロジェンシロセスキオキサン系、ハオドロメチルシロセスキオキサン系、ポーラスオキサン系、ポーラスアリルエーテル系等の低誘電率膜を用いることができる。
【００６５】
次いで、有機低誘電率膜４２上に、例えばプラズマＣＶＤ法により、厚さ２５０ｎｍのシリコン酸化膜４４を形成する。シリコン酸化膜４４の代わりに、シリコン窒化酸化膜、シリコン窒化膜等をプラズマＣＶＤ法により形成してもよい。
【００６６】
次いで、シリコン酸化膜４４上に、例えばプラズマＣＶＤ法により、後の工程でエッチングのマスクとして用いる厚さ１００ｎｍのシリコン窒化膜６６を形成する（図７（ｃ）を参照）。
【００６７】
次いで、シリコン窒化膜６６上に、厚さ６０ｎｍの反射防止膜６８を形成する。
【００６８】
次いで、反射防止膜６８上に、レジスト膜７０を形成する。次いで、フォトリソグラフィーにより、第２層目の配線パターンの形成予定領域を露出する形状に、レジスト膜７０をパターニングする。（図８（ａ）を参照）。
【００６９】
次いで、パターニングしたレジスト膜７０をマスクとして、例えばＲＩＥ法により、反射防止膜６８及びシリコン窒化膜６６を順次エッチングする。こうして、シリコン窒化膜６６を、第２層目の配線パターンの形成予定領域を露出する形状にパターニングする。シリコン窒化膜６６をパターニングした後、レジスト膜７０及び反射防止膜６８を除去する（図８（ｂ）を参照）。
【００７０】
次いで、全面に、厚さ１４０ｎｍの反射防止膜７２を形成する。
【００７１】
次いで、反射防止膜７２上に、レジスト膜７４を形成する。次いで、フォトリソグラフィーにより、第１のＣｕ配線３６と第２のＣｕ配線５２とを接続するビアホール４８の形成予定領域を露出する形状に、レジスト膜７４をパターニングする。（図９（ａ）を参照）。
【００７２】
次いで、パターニングしたレジスト膜７４をマスクとして、例えばＲＩＥ法により、反射防止膜７２、シリコン窒化膜６６、及びシリコン酸化膜４４を順次エッチングする（図９（ｂ）を参照）。
【００７３】
次いで、シリコン酸化膜４４の除去により露出した有機低誘電率膜４２をエッチングする。有機低誘電率膜４２のエッチングとともに、レジスト膜７４及び反射防止膜７２も除去される（図１０（ａ）を参照）。
【００７４】
次いで、シリコン窒化膜６６をマスクとして、例えばプラズマエッチング法により、シリコン酸化膜４４と、有機低誘電率膜４２を除去した領域に露出したシリコン酸化膜４０とをエッチングする。こうして、第２層目の配線パターンを有する第２の配線溝４６をシリコン酸化膜４４に形成するとともに、ビアホール４８をシリコン酸化膜４０まで形成する（図１０（ｂ）を参照）。
【００７５】
次いで、例えばプラズマエッチング法により、マスクとして用いたシリコン窒化膜６６と、ビアホール４８底部に露出したシリコン窒化膜からなる拡散防止膜３８を同時に除去する（図１１（ａ）を参照）。
【００７６】
次いで、第２の配線溝４６が形成されたシリコン酸化膜４４をマスクとして、第２の配線溝４６の底部に露出した有機低誘電率膜４２をエッチングする。こうして、第２の配線溝４６を有機低誘電率膜４２まで形成する（図１１（ｂ）を参照）。
【００７７】
次いで、第２の配線溝４６及びビアホール４８が形成されたシリコン基板２６を、ＮＨ4Ｆ、ＮＨ2ＯＨ等の薬液を用いてウェット洗浄する。
【００７８】
薬液による洗浄終了後、まず、スピンドライ法による乾燥を行う。
【００７９】
次いで、例えば酸素濃度が１００ｐｐｍの窒素ガス雰囲気下、圧力１０Ｔｏｒｒでの減圧乾燥を行う。
【００８０】
次いで、ＮＨ3 ガスの還元雰囲気下でのアニールを行う（図１１（ｃ）を参照）。アニールの条件としては、例えば、温度を４００℃、圧力を４Ｔｏｒｒ、ＮＨ3 ガスの流量を２０００ｓｃｃｍ、アニール時間を５分とする。
【００８１】
こうして、薬液による洗浄後の一連の処理により、第２の配線溝３２及びビアホール４８内を含めて十分に乾燥し、第１の配線溝３２及びビアホール４８内の汚染物質を十分に除去することができる。また、ＮＨ4Ｆ、ＮＨ2ＯＨ等の薬液との反応により、ビアホール４８底部に露出したＣｕ配線３６表面に形成されるＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏ等のＣｕ表面変質層を除去することができる。
【００８２】
次いで、全面に、例えばスパッタ法により、バリアメタルとしての厚さ１５ｎｍのタンタル膜５０と、厚さ１３０ｎｍのシードＣｕ膜７６とを順次形成する（図１２（ａ）を参照）。
【００８３】
次いで、シードＣｕ膜７６上に、電解めっき法により、厚さ９７０ｎｍのＣｕ膜７８を形成する（図１２（ｂ）を参照）
次いで、ＣＭＰ法により、第２の配線溝４６及びビアホール４８以外の部分に形成されているＣｕ膜７８、シードＣｕ膜７６、タンタル膜５０、及びシリコン酸化膜４４の上部を除去する。こうして、第２の配線溝４６に埋め込まれたＣｕ膜７８かからなる第２のＣｕ配線５２と、ビアホール４８に埋め込まれたＣｕ膜７８からなるＣｕ配線５２のビア部５４を形成する（図１３（ａ）を参照）。
【００８４】
次いで、全面に、例えばプラズマＣＶＤ法により、厚さ７０ｎｍのシリコン窒化膜からなる拡散防止膜５６を形成する（図１３（ｂ）を参照）。
【００８５】
こうして、本実施形態による半導体装置の製造方法により、図４に示す多層配線構造が形成される。
【００８６】
このように、本実施形態によれば、薬液によってコンタクトホールを洗浄した後に、還元雰囲気下でアニールすることにより、洗浄後の乾燥を十分に行うことができ、また、薬液との反応によりＣｕ配線表面に形成されたＣｕＦ4 、ＣｕＯ、Ｃｕ2Ｏ等のＣｕのフッ化物、酸化物を除去することができる。このとき、コンタクトホールが形成された絶縁膜の形状劣化や表面変質を招くこともない。これにより、コンタクト抵抗の上昇、配線間のコンタクト不良の発生を抑制し、安定性及び信頼性の高いＣｕ配線を形成することができる。
【００８７】
（評価結果）
表２は、コンタクト抵抗、配線容量、及び配線の寿命に関し、本発明による半導体装置の製造方法により形成したＣｕ配線と従来技術により形成したＣｕ配線とを比較した結果の一例を示すものである。
【００８８】
【表２】
【００８９】
表２からは、従来例１による場合に比べて、従来例３及び本発明による場合が特にコンタクト抵抗が低減されていることがわかる。
【００９０】
しかしながら、従来例３による場合は、従来例１による場合に比べて、配線容量が増大し、また、配線寿命が短縮してしまっている。
【００９１】
一方、本発明による場合は、従来例１による場合に比べて、配線容量が増加することはなく、また、配線寿命が２倍にもなっている。
【００９２】
このように、表２に示す結果より、本発明による半導体装置の製造方法によれば、配線寿命を短縮することなく、コンタクト抵抗を低減することができることが明らかにされた。
【００９３】
［変形実施形態］
本発明の上記実施形態に限らず種々の変形が可能である。
【００９４】
例えば、上記実施形態では、還元雰囲気下のアニールの前に、スピンドライ法による乾燥及び減圧乾燥を行ったが、必ずしも両方法による乾燥を行わなくてもよい。例えば、還元雰囲気下のアニールの前に、スピンドライ法による乾燥を行わずに、減圧乾燥のみを行うだけでもよい。
【００９５】
また、上記実施形態では、第２層目までのＣｕ配線を形成したが、同様の工程を繰り返すことにより、第２層目以上のＣｕ配線を有する多層配線構造を形成することができる。
【００９６】
また、上記実施形態では、ＮＨ3 ガスの還元雰囲気下でアニールを行ったが、Ｈ2 ガスの還元雰囲気下でのアニールを行ってもよい。また、これらのガスとＮ2 ガスや希ガス等の不活性ガスとの混合ガス雰囲気下でのアニールを行ってもよい。
【００９７】
また、上記実施形態において説明した配線工程のみならず、通常のダマシン法による配線工程に対しても本発明を適用することができる。
【００９８】
【発明の効果】
以上の通り、本発明によれば、基板上に形成され、銅配線層が埋め込まれた第１の絶縁膜上に、第２の絶縁膜を形成し、第２の絶縁膜に、前記銅配線層に達するコンタクトホールを形成し、コンタクトホールを形成した基板を薬液により洗浄し、薬液により洗浄した基板を乾燥し、乾燥した基板を、還元雰囲気下で３２０℃以上４２０℃以下の温度でアニールして、コンタクトホールの底部に露出した銅配線層の表面に形成された銅表面変質層を還元するので、Ｃｕ配線において微細なコンタクトホールを用いる場合であっても、安定性及び信頼性の高い配線構造を形成することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の製造方法を示すフローチャートである。
【図２】本発明による半導体装置の製造方法の原理を説明する図である。
【図３】アニール時のＣｕのマイグレーションにより形成されるボイドを示す断面図である。
【図４】本発明の一実施形態による半導体装置の製造方法により形成されるＣｕ配線の構造を示す断面図である。
【図５】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図６】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図７】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図８】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図９】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図１０】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図１１】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図１２】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その８）である。
【図１３】本発明の一実施形態による半導体装置の製造方法を示す工程断面図（その９）である。
【図１４】従来技術によるコンタクトホールの形成を示す断面図である。
【図１５】従来技術によるコンタクトホールの形成方法を示すフローチャートである。
【図１６】従来技術によるコンタクトホールの形成方法を示すフローチャートである。
【図１７】アルカリ性の薬液との反応によりコンタクトホール底部に露出したＣｕ配線表面に形成されるＣｕ表面変質層を示す断面図である。
【図１８】プラズマクリーニングにより低誘電率絶縁膜表面に形成される脱ガス成分吸着性変質膜を示す断面図である。
【符号の説明】
１０…基板
１２…絶縁膜
１４…Ｃｕ配線
１６…拡散防止膜
１８…絶縁膜
２０…コンタクトホール
２２…汚染物質
２４…Ｃｕ表面変質層
２５…ボイド
２６…シリコン基板
２８…有機低誘電率膜
３０…シリコン酸化膜
３２…第１の配線溝
３４…タンタル膜
３６…第１のＣｕ配線
３８…拡散防止膜
４０…シリコン酸化膜
４２…有機低誘電率膜
４４…シリコン酸化膜
４６…第２の配線溝
４８…ビアホール
５０…タンタル膜
５２…第２のＣｕ配線
５４…ビア部
５６…拡散防止膜
５８…反射防止膜
６０…レジスト膜
６２…シードＣｕ膜
６４…Ｃｕ膜
６６…シリコン窒化膜
６８…反射防止膜
７０…レジスト膜
７２…反射防止膜
７４…レジスト膜
７６…シードＣｕ膜
７８…Ｃｕ膜
１００…基板
１０２…絶縁膜
１０４…Ｃｕ配線
１０６…拡散防止膜
１０８…絶縁膜
１１０…コンタクトホール
１１２…汚染物質
１１４…酸化物層
１１６…レジスト膜
１１８…Ｃｕ表面変質層
１２０…脱ガス成分吸着性変質膜
Claims (7)
- 基板上に形成され、銅配線層が埋め込まれた第１の絶縁膜上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜に、前記銅配線層に達するコンタクトホールを形成する工程と、
前記コンタクトホールを形成した前記基板を薬液により洗浄する工程と、
前記薬液により洗浄した前記基板を乾燥する工程と、
乾燥した前記基板を、還元雰囲気下で３２０℃以上４２０℃以下の温度でアニールして、前記コンタクトホールの底部に露出した前記銅配線層の表面に形成された銅表面変質層を還元する工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記基板を乾燥する工程では、前記基板の周囲を減圧状態とすることにより、前記基板を乾燥する
ことを特徴とする半導体装置の製造方法。 - 請求項２記載の半導体装置の製造方法において、
前記基板を乾燥する工程では、スピンドライ法により前記基板を乾燥した後に、前記基板の周囲を減圧状態とする
ことを特徴とする半導体装置の製造方法。 - 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記還元雰囲気は、水素及びアンモニアのうちの何れか又は双方を含む雰囲気である
ことを特徴とする半導体装置の製造方法。 - 請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
前記還元雰囲気における酸素濃度は、１００ｐｐｍ以下である
ことを特徴とする半導体装置の製造方法。 - 請求項１乃至５のいずれか１項に記載の半導体装置の製造方法において、
前記第１の絶縁膜及び／又は前記第２の絶縁膜は、有機膜又はオルガノシリケート膜である
ことを特徴とする半導体装置の製造方法。 - 請求項１乃至６のいずれか１項に記載の半導体装置の製造方法において、
前記コンタクトホールに金属膜を埋め込む工程を更に有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002252890A JP3810718B2 (ja) | 2002-08-30 | 2002-08-30 | 半導体装置の製造方法 |
| US10/634,838 US6930045B2 (en) | 2002-08-30 | 2003-08-06 | Cross reference to related application |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002252890A JP3810718B2 (ja) | 2002-08-30 | 2002-08-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004095728A JP2004095728A (ja) | 2004-03-25 |
| JP3810718B2 true JP3810718B2 (ja) | 2006-08-16 |
Family
ID=31972764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002252890A Expired - Fee Related JP3810718B2 (ja) | 2002-08-30 | 2002-08-30 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6930045B2 (ja) |
| JP (1) | JP3810718B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100423210C (zh) * | 2004-06-30 | 2008-10-01 | 中芯国际集成电路制造(上海)有限公司 | 超低介电常数薄膜及其制造方法 |
| JP2006147922A (ja) * | 2004-11-22 | 2006-06-08 | Seiko Epson Corp | 半導体装置の製造装置 |
| JP4567587B2 (ja) * | 2005-12-12 | 2010-10-20 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2008226924A (ja) * | 2007-03-08 | 2008-09-25 | Tokyo Electron Ltd | 半導体装置の製造方法および記録媒体 |
| JP2011009581A (ja) * | 2009-06-26 | 2011-01-13 | Renesas Electronics Corp | 半導体装置の製造方法及びその半導体装置 |
| US8525339B2 (en) | 2011-07-27 | 2013-09-03 | International Business Machines Corporation | Hybrid copper interconnect structure and method of fabricating same |
| KR101907972B1 (ko) * | 2011-10-31 | 2018-10-17 | 주식회사 원익아이피에스 | 기판처리장치 및 방법 |
| US9312203B2 (en) | 2013-01-02 | 2016-04-12 | Globalfoundries Inc. | Dual damascene structure with liner |
| US12002755B2 (en) | 2021-01-28 | 2024-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metallization layer and fabrication method |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63313836A (ja) * | 1987-06-17 | 1988-12-21 | Hitachi Ltd | 電気・電子回路装置の製造方法 |
| JPH02272749A (ja) * | 1989-04-14 | 1990-11-07 | Citizen Watch Co Ltd | 半導体装置の金属配線を表面処理する方法 |
| JP2890681B2 (ja) * | 1990-06-07 | 1999-05-17 | ソニー株式会社 | 多層配線構造の半導体装置製造方法 |
| JPH0864514A (ja) | 1994-08-23 | 1996-03-08 | Dainippon Screen Mfg Co Ltd | 基板処理方法及び装置 |
| JPH09275085A (ja) | 1996-04-05 | 1997-10-21 | Hitachi Ltd | 半導体基板の洗浄方法ならびに洗浄装置および半導体基板製造用成膜方法および成膜装置 |
| JP3501937B2 (ja) * | 1998-01-30 | 2004-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
| TW571005B (en) * | 2000-06-29 | 2004-01-11 | Ebara Corp | Method and apparatus for forming copper interconnects, and polishing liquid and polishing method |
| US6717189B2 (en) * | 2001-06-01 | 2004-04-06 | Ebara Corporation | Electroless plating liquid and semiconductor device |
| JP2003188254A (ja) * | 2001-12-18 | 2003-07-04 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| TW200406829A (en) * | 2002-09-17 | 2004-05-01 | Adv Lcd Tech Dev Ct Co Ltd | Interconnect, interconnect forming method, thin film transistor, and display device |
| JP2004356117A (ja) * | 2003-05-26 | 2004-12-16 | Ebara Corp | 基板処理方法及びその装置 |
-
2002
- 2002-08-30 JP JP2002252890A patent/JP3810718B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-06 US US10/634,838 patent/US6930045B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004095728A (ja) | 2004-03-25 |
| US6930045B2 (en) | 2005-08-16 |
| US20040043593A1 (en) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4350337B2 (ja) | 半導体装置 | |
| US7553761B2 (en) | Method of fabricating semiconductor device | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| CN100353520C (zh) | 制作双镶嵌结构以及清除其残余聚合物的方法 | |
| US7977244B2 (en) | Semiconductor manufacturing process | |
| US7067435B2 (en) | Method for etch-stop layer etching during damascene dielectric etching with low polymerization | |
| CN101924094A (zh) | 半导体器件和制造半导体器件的方法 | |
| JP2002353308A (ja) | 半導体装置及びその製造方法 | |
| KR20100107604A (ko) | 배선 구조물 및 이의 형성 방법 | |
| US20060261483A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP4095941B2 (ja) | マイクロエレクトロニク方法 | |
| US7217663B2 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
| JP3810718B2 (ja) | 半導体装置の製造方法 | |
| WO2009047588A1 (en) | Method for manufacturing a semiconductor device and semiconductor device obtainable with such a method | |
| JP5135905B2 (ja) | 半導体装置の製造方法 | |
| KR101192410B1 (ko) | 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법 | |
| US6881661B2 (en) | Manufacturing method of semiconductor device | |
| US7253094B1 (en) | Methods for cleaning contact openings to reduce contact resistance | |
| JP4523351B2 (ja) | 半導体装置の製造方法 | |
| KR101275373B1 (ko) | 세정 방법 및 반도체 장치의 제조 방법 | |
| US20020119672A1 (en) | Post-etching cleaning process in dual damascene structure manufacturing | |
| KR20110111868A (ko) | 배선 구조물의 형성 방법 | |
| US6927160B1 (en) | Fabrication of copper-containing region such as electrical interconnect | |
| KR20040105578A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20100029086A1 (en) | Method for manufacturing semiconductor device and storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3810718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140602 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |