KR101907972B1 - 기판처리장치 및 방법 - Google Patents
기판처리장치 및 방법 Download PDFInfo
- Publication number
- KR101907972B1 KR101907972B1 KR1020110112128A KR20110112128A KR101907972B1 KR 101907972 B1 KR101907972 B1 KR 101907972B1 KR 1020110112128 A KR1020110112128 A KR 1020110112128A KR 20110112128 A KR20110112128 A KR 20110112128A KR 101907972 B1 KR101907972 B1 KR 101907972B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- chamber
- phase change
- lower electrode
- plasma
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 83
- 230000008859 change Effects 0.000 claims abstract description 83
- 230000008569 process Effects 0.000 claims abstract description 66
- 238000000151 deposition Methods 0.000 claims abstract description 46
- 238000005121 nitriding Methods 0.000 claims abstract description 41
- 238000012546 transfer Methods 0.000 claims abstract description 36
- 230000015654 memory Effects 0.000 claims abstract description 28
- 238000012545 processing Methods 0.000 claims abstract description 26
- 238000003672 processing method Methods 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 25
- 238000004140 cleaning Methods 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 238000009832 plasma treatment Methods 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 11
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 11
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 10
- 238000004381 surface treatment Methods 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- 229910052714 tellurium Inorganic materials 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 229910005542 GaSb Inorganic materials 0.000 claims description 2
- 229910005872 GeSb Inorganic materials 0.000 claims description 2
- 229910005898 GeSn Inorganic materials 0.000 claims description 2
- 229910005900 GeTe Inorganic materials 0.000 claims description 2
- 229910018321 SbTe Inorganic materials 0.000 claims description 2
- 229910018219 SeTe Inorganic materials 0.000 claims description 2
- 229910006913 SnSb Inorganic materials 0.000 claims description 2
- 229910004284 Te81Ge15Sb2S2 Inorganic materials 0.000 claims description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 2
- FESBVLZDDCQLFY-UHFFFAOYSA-N sete Chemical compound [Te]=[Se] FESBVLZDDCQLFY-UHFFFAOYSA-N 0.000 claims description 2
- 229910000763 AgInSbTe Inorganic materials 0.000 claims 1
- 238000010924 continuous production Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 23
- 239000010408 film Substances 0.000 description 90
- 239000010409 thin film Substances 0.000 description 18
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 238000005240 physical vapour deposition Methods 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 229910008482 TiSiN Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- -1 chalcogenide compound Chemical class 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000011534 incubation Methods 0.000 description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- DDJAGKOCVFYQOV-UHFFFAOYSA-N tellanylideneantimony Chemical compound [Te]=[Sb] DDJAGKOCVFYQOV-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 상변화 메모리(PRAM)의 상변화막을 증착하는 기판처리장치 및 그 처리 방법에 관한 것으로서, 증착 특성이 우수한 상변화막을 제조하는 기판처리장치 및 기판처리방법이다. 본 발명의 실시 형태는 상변화 메모리를 제조하는 기판 처리 방법에 있어서, 패턴이 형성된 기판에 하부 전극을 형성하는 과정과, 상기 하부 전극 형성 과정을 통해 기판 표면에 생성되거나 잔존하는 불순물을 제거하는 표면 처리 과정과, 상기 불순물이 제거된 기판 표면에 대해서 질화 처리를 수행하는 과정과, 상기 하부 전극 상에 상변화막 및 상부 전극을 차례로 증착하는 과정을 포함한다. 또한, 본 발명의 실시 형태인 기판 처리 장치는, 복수의 기판이 로딩 및 언로딩 되며, 대기상태와 진공상태 사이에서 변환되는 로드락 챔버와, 내부가 진공상태로 유지되어 다각면 형상으로 이루어져, 복수의 면 중 하나의 면에 상기 로드락 챔버가 결합되며, 기판을 이송하기 위한 기판이송로봇을 가지는 진공 이송 챔버와, 상기 진공 이송 챔버의 복수의 면 중 하나의 면에 결합되며, 하부전극이 형성된 기판의 표면을 질화 처리하는 질화 처리 챔버와, 상기 진공 이송 챔버의 복수의 면 중 하나의 면에 결합되며, 상기 질화 처리 챔버를 통해 질화 처리된 기판의 면에 상변화막을 증착하는 프로세스 챔버를 포함한다.
Description
본 발명은 상변화 메모리(PRAM)의 상변화막을 증착하는 기판처리장치 및 그 처리 방법에 관한 것으로서, 증착 특성이 우수한 상변화막을 제조하는 기판처리장치 및 기판처리방법이다.
동적램(DRAM), 정적램(SRAM), 플래시 메모리 등의 기존의 비휘발성 메모리의 단점을 보완한 차세대 비휘발성 메모리가 제안되고 있다. 차세대 비휘발성 메모리로는 강유전체 메모리(FRAM;Ferroelectrics Random Access Memory), 자기저항 메모리(MRAM;Magnetic Random Access Memory), 상변화 메모리(PRAM;Phase-change Random Access Memory) 등이 그 가능성을 인정받고 있다.
특히, 차세대 비휘발성 메모리 기술의 하나로 최근 큰 관심을 받고 있는 상변화 메모리(PRAM)는 게르마늄-안티몬-텔루륨(GST;Ge2Sb2Te5) 박막을 주성분으로 하며 결정 상태로부터 막 물질의 저항성 변화와 관련된 비정질 상태로의 가역적 전이를 이용해서 비정질과 결정질간의 광학적, 전기적 스위칭 현상을 이용한 기술이다. 즉, 전기적인 신호로 비정질과 결정질과의 저항 차이 혹은 전류의 차이를 메모리의 개념으로 도입한 것이다. 게르마늄-안티몬-텔루륨(GST) 박막의 경우 물리적 기상 증착법(PVD;Physical Vapor Deposition)에 의해 증착이 가능하나, 최근에는 상업적 고속 제조 및 성능의 이유로 화학 기상 증착(CVD;Chemical Vapor Deposition) 및 원자층 증착(ALD;Atomic Layer Deposition) 등의 방법을 이용하여 게르마늄-안티몬-텔루륨(GST) 박막을 증착하여 형성하기도 한다.
그런데, 저온에서 CVD 및 ALD를 통해 고품질의 게르마늄-안티몬-텔루륨(GST) 박막인 상변화막을 성장시키는데 다양한 어려움이 있는데, 특히, 하부 전극 형성 후에 상변화막을 증착할 때 다음과 같은 문제가 발생된다.
이러한 문제를 상변화막을 포함하는 상변화 메모리의 단면을 도시한 도 1을 참조하여 설명한다.
우선, 기판위에 상변화 메모리를 증착하는 과정을 살펴보면, 기판(100) 위에 절연막(200)을 증착한다. 절연막(200) 위에 마스크 패턴을 이용하여 하부 전극 콘택홀을 형성한 후, TiN, TiSiN 등의 질화막을 증착한다. 그 후, 하부 전극이 형성될 콘택홀을 제외한 나머지 불필요한 부분은 에칭을 진행하여 제거함으로써, 하부 전극(300)을 형성한다. 그 후, 하부 전극(300) 및 절연막(200) 위에 물리적 기상 증착(PVD)이나 화학적 기상 증착(CVD)를 통한 상변화막(400) 및 상부 전극(500)을 차례로 성장시킨다.
상기와 같이 질화막 위에 상변화막을 증착시키기 전에 에칭을 진행시키는데, 이러한 에칭 진행 후 발생하는 산화막과 잔존 물질들이 상변화 메모리(PRAM)의 스위칭 속도를 저하시키는 원인이 된다. 이를 개선하기 위하여 에칭 후에 H2 플라즈마를 이용한 기판 표면 처리가 진행된다.
그런데, 상기와 같이 H2 플라즈마 표면 처리가 진행되면 하부 전극(300) 및 절연막(200)의 박막 표면에 수소(H) 본딩이 발생되는 문제가 있다. 물리적 기상 증착(PVD) 방식에 의해 상변화막(400)을 증착시키는 경우에는, 상변화막 증착 시에 박막 표면의 수소(H) 본딩에 의한 영향을 크게 받지 않아 문제되지 않지만, 화학적 기상 증착(CVD) 방식에 의해 상변화막(400)을 증착시키는 경우에는, 박막 표면의 수소(H) 본딩에 의해 증착 특성이 바뀌는 문제가 발생된다. 즉, 박막 표면의 수소(H) 본딩에 의해 상변화막(400)의 증착 특성이 바뀌어 성장 시간(incubation time), 방향성 등에 큰 영향을 주어 양산성에 좋지 않은 영향을 미치게 된다.
본 발명의 기술적 과제는 상변화 메모리를 증착하는 기판 처리 장치 및 방법을 제공하는데 있다. 또한 본 발명의 기술적 과제는 하부 전극에 대한 플라즈마 클리닝으로 인한 상변화 메모리의 상변화막의 증착 특성이 변화되지 않도록 하는데 있다. 또한 본 발명의 기술적 과제는 하부 전극에 대한 플라즈마 클리닝으로 인한 상변화막의 성장 시간, 방향성에 영향을 미치지 않도록 하는데 있다. 또한 본 발명의 기술적 과제는 상변화 메모리의 양산성을 향상시키는 기판 처리 장치 및 방법을 제공하는데 있다.
본 발명의 실시 형태는 상변화 메모리를 제조하는 기판 처리 방법에 있어서, 패턴이 형성된 기판에 하부 전극을 형성하는 과정과, 상기 하부 전극 형성 과정을 통해 기판 표면에 생성되거나 잔존하는 불순물을 제거하는 표면 처리 과정과, 상기 불순물이 제거된 기판 표면에 대해서 질화 처리를 수행하는 과정과, 상기 하부 전극 상에 상변화막 및 상부 전극을 차례로 증착하는 과정을 포함한다.
또한, 상기 하부 전극을 형성하는 과정은, 기판에 절연막을 증착한 후 하부 전극이 형성될 하부 전극 콘택홀을 형성하는 과정과, 상기 콘택홀이 형성된 기판 표면에 질화막을 증착하는 과정과, 상기 하부 전극 콘택홀의 질화막을 남기고 나머지 질화막을 제거하는 과정을 포함한다.
또한, 상기 표면 처리는, H2 함유 가스를 이용하여 플라즈마 처리한다. 상기 질화 처리는 질소 함유 분위기에서 열처리 또는 플라즈마 처리한다.
또한, 상기 열처리는, N2, N2O, NH3 가스 중 적어도 하나를 흘러보내며 처리하며, 8[Torr] 이상의 압력 조건, 700[℃] 이상의 온도 조건에서 처리한다. 또한, 상기 열처리는, N2, N2O, NH3 가스 중 적어도 하나를 1000[sccm] 유량으로 10분간 흘러보내며 처리한다.
또한, 상기 플라즈마 처리는, N2, N2O, NH3 가스 중 적어도 하나를 플라즈마화 하여 처리하며, 상기 플라즈마 처리는, 300[℃] 이상의 온도 조건에서 처리한다. 또한, 상기 상변화막은, 게르마늄(Ge), 안티몬(Sb) 및 텔루륨(Te) 중 적어도 어느 하나로 구성된 화합물이다.
또한 본 발명의 실시 형태는, 상변화 메모리를 제조하는 기판 처리 장치에 있어서, 복수의 기판이 로딩 및 언로딩 되며, 대기상태와 진공상태 사이에서 변환되는 로드락 챔버와, 내부가 진공상태로 유지되어 다각면 형상으로 이루어져, 복수의 면 중 하나의 면에 상기 로드락 챔버가 결합되며, 기판을 이송하기 위한 기판이송로봇을 가지는 진공 이송 챔버와, 상기 진공 이송 챔버의 복수의 면 중 하나의 면에 결합되며, 표면 처리된 하부 전극이 형성된 기판의 표면을 질화 처리하고, 질화 처리된 면에 상변화막을 증착하며, 이러한 질화 처리 및 증착이 동일한 챔버에서 연속적인 공정으로 이루어지는 플라즈마 프로세스 챔버를 포함한다.
또한, 본 발명의 실시 형태인 기판 처리 장치는, 복수의 기판이 로딩 및 언로딩 되며, 대기상태와 진공상태 사이에서 변환되는 로드락 챔버와, 내부가 진공상태로 유지되어 다각면 형상으로 이루어져, 복수의 면 중 하나의 면에 상기 로드락 챔버가 결합되며, 기판을 이송하기 위한 기판이송로봇을 가지는 진공 이송 챔버와, 상기 진공 이송 챔버의 복수의 면 중 하나의 면에 결합되며, 하부전극이 형성된 기판의 표면을 질화 처리하는 질화 처리 챔버와, 상기 진공 이송 챔버의 복수의 면 중 하나의 면에 결합되며, 상기 질화 처리 챔버를 통해 질화 처리된 기판의 면에 상변화막을 증착하는 프로세스 챔버를 포함한다.
상기 질화 처리 챔버는, N2, N2O, NH3 가스 중 적어도 하나를 플라즈마로 하여 질화 처리하는 플라즈마 챔버 또는 N2, N2O, NH3 가스 중 적어도 하나를 흘러보내며 챔버 내부 온도를 특정 온도 이상으로 유지하며 질화 처리하는 열처리 챔버 중 어느 하나로 구현된다.
본 발명의 실시 형태에 따르면 하부 전극에 대한 플라즈마 클리닝으로 인한 상변화 메모리의 상변화막의 증착 특성이 변화되지 않도록 할 수 있다. 하부 전극에 대한 플라즈마 클리닝이 진행되어도 상변화막의 성장 시간, 방향성에 영향을 미치지 않기 때문에, 상변화 메모리의 양산성을 향상시킬 수 있다. 또한 본 발명의 실시 형태에 따르면 질화 처리 및 상변화막 증착이 하나의 단일 공정으로 이루어지도록 하여 자연산화막을 형성을 방지함으로써, 상변화 메모리의 특성을 향상시킬 수 있다.
도 1은 상변화막을 포함하는 상변화 메모리의 단면을 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 PRAM 물질 증착 과정을 도시한 플로차트이다.
도 3은 본 발명의 실시예에 따른 PRAM 물질이 증착되는 공정 모습을 도시한 그림이다.
도 4는 본 발명의 실시예에 의한 열처리 조건에 따른 상변화막 증착 두께를 도시한 그래프이다.
도 5는 본 발명의 실시예에 의한 플라즈마 조건에 따른 상변화막 증착 두께를 도시한 그래프이다.
도 6은 표면 질화 처리 후 상변화막 증착전의 타임 딜레이 및 이로 인해 자연 산화막이 발생되는 구간을 도시한 시간 경과 그래프이다.
도 7은 본 발명의 실시예에 따라 표면 질화 처리 및 상변화막 증착을 단일 공정으로 진행할 때의 시간 경과 그래프이다.
도 8은 본 발명의 실시예에 따라 상변화막 증착 및 플라즈마 표면 질화 처리를 프로세스 챔버 내에서 동시에 수행하는 기판처리장치를 도시한 도면이다.
도 9는 본 발명의 실시예에 따라 표면 질화 처리하는 플라즈마 챔버를 별도로 구비한 기판처리장치를 도시한 도면이다.
도 10은 본 발명의 실시예에 따라 표면 질화 처리하는 열처리 챔버를 별도로 구비한 기판처리장치를 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 PRAM 물질 증착 과정을 도시한 플로차트이다.
도 3은 본 발명의 실시예에 따른 PRAM 물질이 증착되는 공정 모습을 도시한 그림이다.
도 4는 본 발명의 실시예에 의한 열처리 조건에 따른 상변화막 증착 두께를 도시한 그래프이다.
도 5는 본 발명의 실시예에 의한 플라즈마 조건에 따른 상변화막 증착 두께를 도시한 그래프이다.
도 6은 표면 질화 처리 후 상변화막 증착전의 타임 딜레이 및 이로 인해 자연 산화막이 발생되는 구간을 도시한 시간 경과 그래프이다.
도 7은 본 발명의 실시예에 따라 표면 질화 처리 및 상변화막 증착을 단일 공정으로 진행할 때의 시간 경과 그래프이다.
도 8은 본 발명의 실시예에 따라 상변화막 증착 및 플라즈마 표면 질화 처리를 프로세스 챔버 내에서 동시에 수행하는 기판처리장치를 도시한 도면이다.
도 9는 본 발명의 실시예에 따라 표면 질화 처리하는 플라즈마 챔버를 별도로 구비한 기판처리장치를 도시한 도면이다.
도 10은 본 발명의 실시예에 따라 표면 질화 처리하는 열처리 챔버를 별도로 구비한 기판처리장치를 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2는 본 발명의 실시예에 따른 PRAM 물질 증착 과정을 도시한 플로차트이며, 도 3은 본 발명의 실시예에 따른 PRAM 물질이 증착되는 공정 모습을 도시한 그림이다.
상변화 메모리(PRAM)는 인가되는 전류로부터 발생되는 열에 따라 그 결정 상태가 변화되는 상변화막을 갖는다. 현재 상변화 메모리에 적용되는 상변화막으로는 게르마늄(Ge), 안티몬(Sb) 및 텔루륨(Te)으로 구성된 칼코게나이드 화합물(Ge-Sb-Te:GST)이 주로 이용되고 있다. 게르마늄-안티몬-텔루륨(GST) 박막과 같은 상변화막은 공급되는 전류의 크기 및 시간에 따라 발생되는 열에 의하여 그 결정 상태가 변화된다. 이러한 상변화막은 비정질 상태에서 높은 비저항을 갖는 반면, 결정 상태에서는 낮은 비저항을 가지므로, 메모리 장치의 데이터 저장 매체로 사용될 수 있다.
상기 상변화 메모리(PRAM)에 상변화막을 형성하기 위해, 우선, 기판이 마련된다(S210). 상기 기판은 200mm, 300mm 등의 크기를 가질 수 있다. 패턴이 형성된 기판 위에 하부 전극을 형성하는 과정을 가진다(S220).
상기 하부 전극을 형성(S220)하기 위하여, 우선, 도 3(a)에 도시한 바와 같이 기판(100) 상부에 SiN 절연막(200)을 형성한다(S221). 도면에는 도시되지 않았지만, 기판(100)과 절연막(200) 사이에 억세스(access) 소자가 개재될 수 있으며, 상기 억세스 소자는 예를 들어 PN 다이오드가 이용될 수 있다. 상기 억세스 소자와 선택적으로 연결되도록 상기 절연막(200)내에 하부 전극(BE: Bottom Electrode)을 형성한다.
하부 전극을 형성하기 위하여 도 3(b)와 같이 상기 절연막(200)내에 마스크 패턴을 이용하여 하부 전극이 형성될 위치에 하부 전극 콘택홀(301)을 형성한다(S222). 그 후, 도 3(c)와 같이 TiN, TiSiN의 질화막(300a)으로 된 도전막을 증착(S223)한 후, 도 3(d)와 하부 전극 콘택홀(301)의 질화막을 남기고 나머지 질화막을 제거하는 에칭을 수행(S224)함으로써 하부 전극(300)이 형성될 수 있다. 즉, TiN, TiSiN의 질화막을 증착한 후, 화학 에칭(chemical etching)에 의해 하부 전극이 형성될 영역만 남기고 나머지 질화막을 제거함으로써, 하부 전극 콘택홀 자리에 질화막으로 된 하부 전극이 형성될 수 있는 것이다.
한편, 상기 화학 에칭에 의해 하부 전극(300)을 형성한 후에는, 도 3(e)에 도시한 바와 같이 H2 함유 가스를 이용한 플라즈마 클리닝(Plasma cleaning)과 같은 표면 처리를 수행한다. 하부 전극 형성 과정을 통해 기판 표면에 생성되거나 잔존하는 불순물(예컨대, 자연 산화막 또는 카본)을 제거하는 표면 처리를 수행하는 것이다. 이러한 표면 처리는 산화막 등의 불순물들을 제거하기 위하여, H2 플라즈마 클리닝 등으로 이루어지는데, 에칭후 남은 불순물로 인해 PRAM의 스위칭 속도를 저하시킬 수 있기 때문에 H2 플라즈마 클리닝을 수행하여 불순물을 제거한다.
그런데, H2 플라즈마 클리닝의 표면 처리가 진행되면 도 3(f)에 도시한 바와 같이 박막 표면에 수소(H) 본딩(350)이 생성되는 문제가 있다. 물리적 기상 증착(PVD) 방식에 의해 게르마늄-안티몬-텔루륨(GST) 박막으로 된 상변화막을 증착시키는 경우에는 박막 표면의 수소(H) 본딩에 의한 영향을 크게 받지 않아 문제되지 않지만, 화학적 기상 증착(CVD) 방식에 의해 상변화막을 증착시키는 경우에는 박막 표면의 수소(H) 본딩에 의해 박막 증착 특성이 바뀌는 문제가 발생된다. 즉, 박막 표면의 수소(H) 본딩에 의해 증착 특성이 바뀌어 성장 시간(incubation time), 방향성에 큰 영향을 주어 양산성에 좋지 않은 영향을 미치게 된다.
이러한 H2 플라즈마 클리닝으로 발생되는 H 본딩에 의해 증착 특성이 바뀌는 것을 방지하기 위하여 본 발명의 실시예는 도 3(f)에 도시한 바와 같이 H2 플라즈마 클리닝을 마친후 수소(H) 본딩을 제거하는 표면 질화 처리 공정을 추가로 가진다(S240).
상기 표면 질화 처리는, 도 3(g)에 도시한 바와 같이 H2 플라즈마 클리닝에 의해 상부면에 달라붙는 수소(H) 본딩(350)을 질소(N) 본딩으로 치환하는 전처리 공정으로서, 이로 인하여 성장 시간(incubation time) 감소 및 양산성 증가 효과를 가져올 수 있다.
상기 표면 질화 처리는 두 가지 방식으로 이루어질 수 있는데, 질소 함유 분위기에서 열처리(anneal) 방식 또는 플라즈마(plasma) 처리 방식으로 이루어질 수 있다.
상기 열처리를 통한 표면 질화 처리는, NH3와 같은 질소(N)을 포함하는 가스를 상부면에 흘러보내며 열처리함으로써 표면 질화 처리가 이루어진다. 이러한 열처리 방식을 통한 표면 질화 처리는, 열처리(anneal)의 온도 및 시간 및 압력이 증가함에 따라 후에 증착되는 게르마늄-안티몬-텔루륨(GST) 박막으로 되는 상변화막의 두께가 증가한다. 도 4는 1000[sccm] 유량의 NH3를 기판 상부에 흘러보내며, 열처리의 온도, 시간, 압력을 증대시켜 나갈 때의 상변화막 두께를 측정한 결과 그래프로서, 500[℃] 온도, 5[Torr] 압력, 5분의 조건의 열처리에서 상변화막이 증착되기 시작하여, 700[℃] 온도, 8[Torr] 압력, 10분의 조건의 열처리에서 상변화막이 의미있는 60Å 두께를 가짐을 알 수 있다.
한편, 플라즈마를 통한 표면 질화 처리는, NH3와 같은 질소(N)를 포함하는 가스를 플라즈마 가스로 하여 표면 처리한다. 300[℃] 환경 하에서 질소(N)를 포함한 플라즈마 처리를 할 경우 도 5에 나타낸 바와 같이 상변화막 두께가 120Å 두께를 가져, 700[℃] 온도, 8[Torr] 압력, 10분의 조건의 열처리할 때보다 두 배정도 두꺼운 상변화막이 형성될 수 있음을 알 수 있다. 이는 표면 질화 처리에 있어서 플라즈마 처리가 열처리보다 낮은 온도에서 수행될 수 있음을 알 수 있다.
열처리 조건은 500~900℃, 압력은 1~100Torr 조건으로 각 조건 이하에서 진행시 질화에 반응성이 낮아져 질화에 효율성이 낮아지며 900℃ 이상에 온도에서는 하부막이 리프팅(lifting) 발생 원인이 될 수 있다.
플라즈마 조건에서는 상온~500℃, 압력은 1~10Torr, 플라즈마(Plasma) 처리 시간은 1~30분 이내로 플라즈마 시간(plasma time)이 그 이상 증가할 경우 하부막에 손상(damage) 발생 원인이 될 수 있기 때문이다.
상기와 같이 표면 질화 처리(S240)가 완료된 후에는, 도 3(h)에 도시한 바와 같이 하부 전극을 갖는 절연막(200) 상부에 순수 상변화 성분, 예컨대, Ge, Sb 및 Te 성분 중 적어도 어느 하나를 갖는 상변화막(400)을 증착하는 공정을 갖는다(S250).
상기 상변화막(400)은 GaSb,InSb, InSe, Sb2Te3, GeTe와 같은 2원소 화합물; GeSbTe, GaSbTe, InSbTe, SnSb2Te4, InSbTe와 같은 3원소 화합물; AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2와 같은 4원소 화합물 중 선택되는 하나가 이용될 수 있으며, 본 실시예에서는 Ge, Sb 및/또는 Te 성분을 포함하는 게르마늄-안티몬-텔루륨(GST) 박막을 형성하였다.
이러한 상변화막(400)은 예를 들어 CVD(chemical vapor deposition), ALD(atomic layer deposition) 또는 PVD(physical vapor deposition) 방식으로 특정 온도 조건에서 약 1000Å 내지 2000Å 두께로 형성될 수 있다. 예컨대, 상변화막이 CVD 또는 ALD 방식으로 형성되는 경우, 상기 상변화막은 약 150[℃] 내지 300[℃] 온도 범위 내에서 형성될 수 있고, PVD 방식으로 상변화막을 형성하는 경우 상기 CVD 또는 ALD 방식보다 낮은 온도에서 형성될 수 있다.
또한, 상기 상변화막(400)은 증착 당시 비정질 상태를 갖도록 100[℃] 내지 210[℃] 온도로 증착할 수 있다. 이러한 경우, 상변화막 증착후 연속적으로 열처리 공정을 수행할 수 있다. 열처리 공정은 상기 상변화막의 결정이 안정한 상태가 될 수 있도록 예를 들어 200[℃] 내지 300[℃]로 진행될 수 있다.
상기와 같이 상변화막(400)이 형성된 후에는, 도 3(i)에 도시한 바와 같이 상변화막(230a) 상에 상부 전극을 형성한다(S260). 바람직하게, 상부 전극은 Ti/TiN층으로 형성될 수 있으며, 상기 Ti/TiN층은 예를 들어 CVD 방식으로 형성될 수 있다.
한편, 상기 설명한 바와 같이 표면 질화 처리 후에 게르마늄-안티몬-텔루륨(GST) 박막과 같은 상변화막이 증착되는데, 기존의 상변화막(GST 박막) 증착 설비의 경우 표면 질화 처리를 위한 열처리 장치나 플라즈마 발생 장치가 상변화막(GST 박막) 증착 설비에 구비되어 있지 않다. 만약, 별도의 열처리 장치나 플라즈마 발생 장치를 통해 별도의 단일 공정으로서 표면 질화 처리를 수행할 경우, 도 6에 도시한 바와 같이 공정 간에 타임 딜레이(time delay) 및 자연 산화막이 발생할 가능성이 높다.
이러한 자연 산화막이 형성되지 않도록 하기 위해서는 도 7에 도시한 바와 같이 표면 질화 처리 공정과 상변화막 증착 공정이 연속적인 공정으로 이루어져야 한다. 이를 위하여 본 발명의 실시예는 표면 질화 처리 공정과 상변화막 증착 공정이 동시에 진행될 수 있도록 하는 기판 처리 장치를 도 8 및 도 9와 함께 상술한다.
도 8은 본 발명의 실시예에 따라 상변화막 증착 및 플라즈마 표면 질화 처리를 동시에 수행하는 PRAM 기판처리장치를 도시한 도면이다.
본 발명의 실시예에 따른 기판처리장치는, 적재함(10)과, 대기 이송 챔버(20)와, 로드락 챔버(30;L/C)와, 진공 이송 챔버(40;T/C)와, 플라즈마 프로세스 챔버(50;P/C)를 포함한다. 적재함(10)에는 복수의 기판이 수납되는 카세트(도면 미도시)가 마련되어 있다. 대기 이송 챔버(20)에는 기판을 이송하기 위한 이송암(21)이 설치되어 있으며, 기판이 잠시 대기할 수 있는 버퍼용 카세트(22)가 마련되어 있다. 로드락 챔버(30)는 대기 이송 챔버(20)와 진공 이송 챔버(40)를 서로 분리하기 위한 것으로, 이 로드락 챔버(30)는, 버퍼용 카세트(22)내의 복수의 기판이 로딩 및 언로딩 되며, 대기상태와 진공상태 사이에서 변환된다. 진공 이송 챔버(40)는 정사각형과 같은 다각면 형태로 형성되며, 내부에 기판 이송을 위한 기판이송로봇(41)이 마련되어 있다. 복수의 면 중에서 어느 하나의 면에 상기 로드락 챔버(30)이 결합된다. 그리고, 진공 이송 챔버(40)의 내부는 세팅이나 유지보수에 필요한 경우를 제외하고는 항상 진공상태를 유지한다.
플라즈마 프로세스 챔버(50)는 CVD 또는 ALD 증착을 통해 기판에 게르마늄-안티몬-텔루륨(GST) 박막의 상변화막을 증착시키는 프로세스 챔버로서, 진공 이송 챔버에서 전달된 기판에 대해서 게르마늄(Ge), 안티몬(Sb), 텔루륨(Te)을 소스 가스로 하여 CVD 증착 또는 ALD 증착 방식에 따라 상변화막 증착을 수행한다. 플라즈마 프로세스 챔버(50) 역시 특별한 경우를 제외하고는 진공 상태를 유지한다.
한편, 상기 플라즈마 프로세스 챔버(50)는 하부 전극이 형성된 기판의 표면에 상변화막 증착을 하기에 앞서서, 전처리 공정으로서 하부 전극이 형성된 기판의 표면에 대해서 플라즈마 표면 질화 처리를 먼저 수행한다. 이를 위하여 질소(N)를 포함하는 플라즈마 가스가 서셉터와 가스분사수단(예컨대,샤워헤드) 사이의 기판처리공간에서 직접 여기되어 제공될 수 있다. 또한 상기 플라즈마 가스는 챔버 외부에서 여기되어 기판처리공간으로 인입되는 RPG(Remote Plasma Generator) 방식으로 제공될 수 있다.
상기와 같이 플라즈마 프로세스 챔버(50)라는 동일한 챔버 내에서 기판 이송없이, 표면 질화 처리 및 상변화막 증착을 인-슈트(in-suit)로 공정을 진행함으로써, 질화 처리 후 상변화막 증착하기 전까지 시간 딜레이가 발생되지 않아 표면에 자연 산화막 형성을 방지할 수 있다.
한편, 표면 질화 처리를 위한 플라즈마가 프로세스 챔버에서 이루어지지 않고 별도의 챔버를 통해 이루어진다면, 도 9에 도시한 바와 같이 진공 이송 챔버의 둘레에 표면 질화 처리를 위한 질화 처리 챔버로서 플라즈마 챔버(70)가 별도로 구비되도록 구현할 수 있다.
도 9의 구조를 가질 경우, 프로세스 챔버(60)에 기판이 이송되기 전에, 플라즈마 챔버(70)로 기판이 이송되어 질화 플라즈마를 통해 표면 질화라는 전처리 공정을 먼저 가진 후, 진공 이송 챔버(40)를 거쳐 프로세스 챔버(60)로 기판이 이송되어 상변화막이 증착된다.
한편, 표면 질화 처리에 있어서 플라즈마 처리 방식 이외에 열처리를 통해 표면 질화 처리를 이룰 수 있다. 열처리를 위해서 상기 도 4에서 설명한 바와 같이 700[℃] 이상의 온도로 가열함이 바람직하다. 그런데 CVD 또는 ALD 방식의 프로세스 챔버는 소스가스 및 반응가스의 증착에 있어서, 일반적으로 서셉터의 가열수단은 300[℃] 밖에 온도를 올리지 못한다. 따라서 기존의 프로세스 챔버는 열처리를 통한 표면 질화 처리를 수행할 수 없다.
따라서 프로세스 챔버에서 상변화막을 증착하기 전에 이루어지를 열처리를 통한 표면 질화 처리를 위해, 도 10에 도시한 바와 같이 질화 처리 챔버로서 별도의 열처리 챔버(80)를 구비한다. 상기 열처리 챔버(80)는 표면 질화 처리에 부합되는 온도(예컨대, 700[℃])를 제공하는 챔버로서, 진공 이송 챔버(40)의 복수의 면중에서 어느 하나의 면에 설치된다.
도 10의 구조를 가질 경우, 프로세스 챔버(60)에 기판이 이송되기 전에, 열처리 챔버(80)로 기판이 이송되어 열처리를 통한 표면 질화 처리라는 전처리 공정을 먼저 가진 후, 진공 이송 챔버(40)를 거쳐 프로세스 챔버(60)로 기판이 이송된다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.
100: 기판 200: 절연막
300: 하부 전극 400: 상변화막
500: 상부 전극
300: 하부 전극 400: 상변화막
500: 상부 전극
Claims (15)
- 상변화 메모리를 제조하는 기판 처리 방법에 있어서,
패턴이 형성된 기판에 하부 전극을 형성하는 과정;
H2 함유 가스를 이용한 플라즈마 클리닝을 실시하여 상기 하부 전극 형성 과정을 통해 기판 표면에 생성되거나 잔존하는 불순물을 제거하는 표면 처리 과정;
상기 표면 처리 과정에서 생성된 수소(H) 본딩을 제거하기 위하여 상기 불순물이 제거된 기판 표면에 대해서 질화 처리를 수행하는 과정;
상기 하부 전극 상에 상변화막 및 상부 전극을 차례로 증착하는 과정;
을 포함하는 기판 처리 방법. - 청구항 1에 있어서, 상기 하부 전극을 형성하는 과정은,
기판에 절연막을 증착한 후 하부 전극이 형성될 하부 전극 콘택홀을 형성하는 과정;
상기 콘택홀이 형성된 기판 표면에 질화막을 증착하는 과정;
상기 하부 전극 콘택홀의 질화막을 남기고 나머지 질화막을 제거하는 과정;
을 포함하는 기판 처리 방법. - 삭제
- 청구항 1 또는 청구항 2에 있어서, 상기 질화 처리는 질소 함유 분위기에서 열처리 또는 플라즈마 처리하는 기판 처리 방법.
- 청구항 4에 있어서, 상기 열처리는, N2, N2O, NH3 가스 중 적어도 하나를 흘러보내며 수행하는 기판 처리 방법.
- 청구항 5에 있어서, 상기 열처리는, 8[Torr] 이상의 압력 조건, 700[℃] 이상의 온도 조건에서 처리하는 기판 처리 방법.
- 청구항 5에 있어서, 상기 열처리는, N2, N2O, NH3 가스 중 적어도 하나를 1000[sccm] 유량으로 10분간 흘러보내며 처리하는 기판 처리 방법.
- 청구항 4에 있어서, 상기 플라즈마 처리는, N2, N2O, NH3 가스 중 적어도하나를 플라즈마화 하여 처리하는 기판 처리 방법.
- 청구항 8에 있어서, 상기 플라즈마 처리는, 300[℃] 이상의 온도 조건에서 처리하는 기판 처리 방법.
- 청구항 1에 있어서, 상기 상변화막은, 게르마늄(Ge), 안티몬(Sb) 및 텔루륨(Te) 중 적어도 어느 하나를 포함하는 화합물인 것을 특징으로 하는 기판 처리 방법.
- 청구항 10에 있어서, 상기 상변화막은, GaSb,InSb, InSe, Sb2Te3, GeTe중 어느 하나의 2원소 화합물; GeSbTe, GaSbTe, InSbTe, SnSb2Te4, InSbTe 중 어느 하나의 3원소 화합물; AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 중 어느 하나의 4원소 화합물; 중에서 적어도 어느 하나로 구성되는 화합물인 것을 특징으로 하는 기판 처리 방법.
- 청구항 1 또는 청구항 10에 있어서, 상기 하부 전극 및 상기 상부 전극은, 질소(N)을 포함하는 화합물인 것을 특징으로 하는 기판 처리 방법.
- 상변화 메모리를 제조하는 기판 처리 장치에 있어서,
복수의 기판이 로딩 및 언로딩 되며, 대기상태와 진공상태 사이에서 변환되는 로드락 챔버;
내부가 진공상태로 유지되어 다각면 형상으로 이루어져, 복수의 면 중 하나의 면에 상기 로드락 챔버가 결합되며, 기판을 이송하기 위한 기판이송로봇을 가지는 진공 이송 챔버;
상기 진공 이송 챔버의 복수의 면 중 하나의 면에 결합되며, H2 함유 가스를 이용한 플라즈마 클리닝을 통해 표면 처리된 하부전극이 형성된 기판의 표면을 질화 처리하고, 질화 처리된 면에 상변화막을 증착하며, 이러한 질화 처리 및 증착이 동일한 챔버에서 연속적인 공정으로 이루어지는 플라즈마 프로세스 챔버;
를 포함하는 기판 처리 장치. - 상변화 메모리를 제조하는 기판 처리 장치에 있어서,
복수의 기판이 로딩 및 언로딩 되며, 대기상태와 진공상태 사이에서 변환되는 로드락 챔버;
내부가 진공상태로 유지되어 다각면 형상으로 이루어져, 복수의 면 중 하나의 면에 상기 로드락 챔버가 결합되며, 기판을 이송하기 위한 기판이송로봇을 가지는 진공 이송 챔버;
상기 진공 이송 챔버의 복수의 면 중 하나의 면에 결합되며, H2 함유 가스를 이용한 플라즈마 클리닝을 통해 표면 처리된 하부전극이 형성된 기판의 표면을 질화 처리하는 질화 처리 챔버;
상기 진공 이송 챔버의 복수의 면 중 하나의 면에 결합되며, 상기 질화 처리 챔버를 통해 질화 처리된 기판의 면에 상변화막을 증착하는 프로세스 챔버;
를 포함하는 기판 처리 장치. - 청구항 14에 있어서, 상기 질화 처리 챔버는, N2, N2O, NH3 가스 중 적어도 하나를 플라즈마로 하여 질화 처리하는 플라즈마 챔버 또는 N2, N2O, NH3 가스 중 적어도 하나를 흘러보내며 챔버 내부 온도를 특정 온도 이상으로 유지하며 질화 처리하는 열처리 챔버 중 어느 하나로 구현되는 기판 처리 장치.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110112128A KR101907972B1 (ko) | 2011-10-31 | 2011-10-31 | 기판처리장치 및 방법 |
| US14/355,206 US9793476B2 (en) | 2011-10-31 | 2012-10-30 | Apparatus and method for treating a substrate |
| PCT/KR2012/008969 WO2013066015A1 (ko) | 2011-10-31 | 2012-10-30 | 기판처리장치 및 방법 |
| JP2014539867A JP5933739B2 (ja) | 2011-10-31 | 2012-10-30 | 基板処理装置及び方法 |
| CN201280053239.4A CN103918070B (zh) | 2011-10-31 | 2012-10-30 | 基板处理装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110112128A KR101907972B1 (ko) | 2011-10-31 | 2011-10-31 | 기판처리장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130047230A KR20130047230A (ko) | 2013-05-08 |
| KR101907972B1 true KR101907972B1 (ko) | 2018-10-17 |
Family
ID=48192316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110112128A KR101907972B1 (ko) | 2011-10-31 | 2011-10-31 | 기판처리장치 및 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9793476B2 (ko) |
| JP (1) | JP5933739B2 (ko) |
| KR (1) | KR101907972B1 (ko) |
| CN (1) | CN103918070B (ko) |
| WO (1) | WO2013066015A1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150061065A (ko) * | 2013-11-25 | 2015-06-04 | 주성엔지니어링(주) | 터치패널 제조 장치, 시스템 및 방법 |
| KR20160092699A (ko) * | 2015-01-28 | 2016-08-05 | 에스케이하이닉스 주식회사 | 저항변화 메모리 장치의 제조 방법 |
| WO2016194092A1 (ja) * | 2015-05-29 | 2016-12-08 | 株式会社日立製作所 | 半導体記憶装置及びその製造方法並びに半導体記憶装置の製造装置 |
| CN106784384A (zh) * | 2017-01-06 | 2017-05-31 | 昆山工研院新型平板显示技术中心有限公司 | 柔性显示器及其制备方法 |
| JP6616365B2 (ja) * | 2017-09-11 | 2019-12-04 | 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
| KR102550099B1 (ko) * | 2018-08-23 | 2023-06-30 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
| US11723294B2 (en) | 2020-06-25 | 2023-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and method for fabricating the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100538806B1 (ko) | 2003-02-21 | 2005-12-26 | 주식회사 하이닉스반도체 | 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6093645A (en) | 1997-02-10 | 2000-07-25 | Tokyo Electron Limited | Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation |
| US6294832B1 (en) * | 2000-04-10 | 2001-09-25 | National Science Council | Semiconductor device having structure of copper interconnect/barrier dielectric liner/low-k dielectric trench and its fabrication method |
| KR100431740B1 (ko) | 2001-09-14 | 2004-05-17 | 주식회사 하이닉스반도체 | 고유전막을 구비한 반도체소자 및 그 제조 방법 |
| JP4001498B2 (ja) | 2002-03-29 | 2007-10-31 | 東京エレクトロン株式会社 | 絶縁膜の形成方法及び絶縁膜の形成システム |
| JP3810718B2 (ja) * | 2002-08-30 | 2006-08-16 | 富士通株式会社 | 半導体装置の製造方法 |
| CN100524822C (zh) * | 2004-04-09 | 2009-08-05 | 东京毅力科创株式会社 | 栅极绝缘膜的形成方法 |
| KR100618855B1 (ko) | 2004-08-02 | 2006-09-01 | 삼성전자주식회사 | 금속 콘택 구조체 형성방법 및 이를 이용한 상변화 메모리제조방법 |
| US7838347B2 (en) | 2005-08-12 | 2010-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of display device |
| JP4786495B2 (ja) * | 2005-11-24 | 2011-10-05 | 東京エレクトロン株式会社 | 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム |
| US7511984B2 (en) * | 2006-08-30 | 2009-03-31 | Micron Technology, Inc. | Phase change memory |
| KR101169395B1 (ko) | 2006-10-13 | 2012-07-30 | 삼성전자주식회사 | 상변화층의 표면처리공정을 포함하는 상변화 메모리 소자의제조방법 |
| KR101139165B1 (ko) * | 2006-10-19 | 2012-04-26 | 도쿄엘렉트론가부시키가이샤 | Ｔｉ계 막의 성막 방법 및 기억 매체 |
| CN101495672B (zh) | 2006-11-02 | 2011-12-07 | 高级技术材料公司 | 对于金属薄膜的cvd/ald有用的锑及锗复合物 |
| US20080116543A1 (en) * | 2006-11-17 | 2008-05-22 | Shrinivas Govindarajan | Semiconductor devices and methods of manufacture thereof |
| KR100818711B1 (ko) * | 2006-12-07 | 2008-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR100846506B1 (ko) * | 2006-12-19 | 2008-07-17 | 삼성전자주식회사 | Ｐｎ 다이오드를 포함하는 상변화 메모리 소자와 그 제조및 동작 방법 |
| KR100896180B1 (ko) * | 2007-01-23 | 2009-05-12 | 삼성전자주식회사 | 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법 |
| JP2008288408A (ja) | 2007-05-18 | 2008-11-27 | Panasonic Corp | 半導体装置及びその製造方法 |
| US8420456B2 (en) * | 2007-06-12 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing for thin film transistor |
| KR100881055B1 (ko) * | 2007-06-20 | 2009-01-30 | 삼성전자주식회사 | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 |
| KR101480292B1 (ko) | 2008-03-17 | 2015-01-12 | 삼성전자주식회사 | 상변화막을 포함하는 반도체 소자의 형성 방법 |
| KR20100006680A (ko) | 2008-07-10 | 2010-01-21 | 주식회사 하이닉스반도체 | 하부 전극 콘택 구조를 포함하는 상변화 메모리 소자 및 그제조 방법 |
| US7888155B2 (en) * | 2009-03-16 | 2011-02-15 | Industrial Technology Research Institute | Phase-change memory element and method for fabricating the same |
| US8268722B2 (en) * | 2009-06-03 | 2012-09-18 | Novellus Systems, Inc. | Interfacial capping layers for interconnects |
| KR20110035061A (ko) | 2009-09-29 | 2011-04-06 | 삼성전자주식회사 | 상변화 메모리 소자 |
-
2011
- 2011-10-31 KR KR1020110112128A patent/KR101907972B1/ko active IP Right Grant
-
2012
- 2012-10-30 US US14/355,206 patent/US9793476B2/en active Active
- 2012-10-30 CN CN201280053239.4A patent/CN103918070B/zh active Active
- 2012-10-30 WO PCT/KR2012/008969 patent/WO2013066015A1/ko active Application Filing
- 2012-10-30 JP JP2014539867A patent/JP5933739B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100538806B1 (ko) | 2003-02-21 | 2005-12-26 | 주식회사 하이닉스반도체 | 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150037929A1 (en) | 2015-02-05 |
| US9793476B2 (en) | 2017-10-17 |
| WO2013066015A1 (ko) | 2013-05-10 |
| CN103918070B (zh) | 2017-02-22 |
| JP5933739B2 (ja) | 2016-06-15 |
| KR20130047230A (ko) | 2013-05-08 |
| CN103918070A (zh) | 2014-07-09 |
| JP2015505420A (ja) | 2015-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101907972B1 (ko) | 기판처리장치 및 방법 | |
| US8034683B2 (en) | Method of forming a phase change material layer, method of forming a phase change memory device using the same, and a phase change memory device so formed | |
| JP5373056B2 (ja) | カルコゲナイド薄膜の形成方法 | |
| KR100695168B1 (ko) | 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법 | |
| US8796101B2 (en) | Memory device | |
| US20060172083A1 (en) | Method of fabricating a thin film | |
| JP2008528805A (ja) | カルコゲニド材料の化学蒸着法 | |
| US20080265239A1 (en) | Integrated circuit including spacer material layer | |
| US7541609B2 (en) | Phase change memory cell having a sidewall contact | |
| US8802536B2 (en) | Phase-change memory device and method of fabricating the same | |
| US20070249116A1 (en) | Transitioning the state of phase change material by annealing | |
| US8703237B2 (en) | Methods of forming a material layer and methods of fabricating a memory device | |
| CN101473417A (zh) | 沉积用于相变存储器的硫族化物膜的方法 | |
| US11037991B2 (en) | Variable resistance memory device | |
| US20090046498A1 (en) | Integrated circuit including memory having reduced cross talk | |
| CN101290967A (zh) | 通过退火转变相变材料的状态 | |
| US20230180487A1 (en) | In-situ low temperature dielectric deposition and selective trim of phase change materials | |
| KR20090111742A (ko) | 칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의제조방법 | |
| US20090263934A1 (en) | Methods of forming chalcogenide films and methods of manufacturing memory devices using the same | |
| KR20090015718A (ko) | 베리어층을 갖는 상변화 메모리 장치 및 그 제조방법 | |
| US20090050873A1 (en) | System Including Memory with Resistivity Changing Material and Method of Making the Same | |
| KR20090015716A (ko) | 증가된 비저항을 갖는 상부 플레이트 전극을 구비한 상변화메모리 장치, 및 그 제조방법 | |
| KR20100002792A (ko) | 상변화 메모리 소자 보호막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |