KR20090111742A - 칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의제조방법 - Google Patents

칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의제조방법 Download PDF

Info

Publication number
KR20090111742A
KR20090111742A KR1020080092855A KR20080092855A KR20090111742A KR 20090111742 A KR20090111742 A KR 20090111742A KR 1020080092855 A KR1020080092855 A KR 1020080092855A KR 20080092855 A KR20080092855 A KR 20080092855A KR 20090111742 A KR20090111742 A KR 20090111742A
Authority
KR
South Korea
Prior art keywords
thin film
germanium
source
forming
antimony
Prior art date
Application number
KR1020080092855A
Other languages
English (en)
Inventor
안형근
김난영
윤순길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080092855A priority Critical patent/KR20090111742A/ko
Priority to US12/255,734 priority patent/US20090263934A1/en
Publication of KR20090111742A publication Critical patent/KR20090111742A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305Sulfides, selenides, or tellurides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의 제조방법이 개시된다. 상기 방법들은 게르마늄 소스 및 안티몬 소스를 이용한 게르마늄 박막 형성단계, 순차적으로 텔루륨 소스 및 안티몬 소스를 제공하는 단계를 포함한다.
칼코게나이드, 게르마늄, 텔루륨, 안티몬, 상 변화 메모리

Description

칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의 제조방법{METHOD OF FORMING CHALCOGENIDE THIN FILM AND METHOD OF MENUFACTURING MEMORY DEVICE USING THE SAME}
본 발명은 안티몬, 게르마늄, 및 텔루륨을 포함하는 칼코게나이드 박막 형성방법에 관한 것이다.
정보화 기술이 발달함에 따라, 다양한 전자 장치가 증가하고 있다. 특히, 휴대가능한 미디어장치는 다양한 정보를 저장 및 제공하도록 고성능화 및 대용량화되고 있다. 이러한 미디어 장치를 이용하여 대용량의 데이타를 저장 및 전송하기 위해, 고집적의 메모리 소자가 요구된다. 상기 고집적의 메모리 소자는 큰 용량을 가질 뿐 아니라, 빠른 속도, 비휘발성, 및 저전력 소모와 같은 경제성 등 다양한 조건을 만족시켜야 한다.
현재 널리 사용되는 디램 및 플래쉬 메모리 소자는 앞서 언급된 조건들의 일부를 만족시킬 수 있다. 그러나, 디램의 단위 셀은 하나의 커패시터 및 커패시터를 제어하는 하나의 트랜지스터를 포함하므로, 스트링 구조의 낸드 플래시 메모리에 비해 상대적으로 큰 단위 셀 면적을 필요로 한다. 또한, 디램은 전원 공급이 중단 되는 경우 저장된 데이터를 잃게 되는 휘발성 메모리 장치이다. 반면, 플래시 메모리는 전원 공급이 중단되더라도 저장된 데이타를 읽지 않는 비휘발성 메모리 장치이나, 터널링 현상에 기초하기 때문에 동작 속도가 느리다.
이에 따라, 동작 속도가 빠르면서도 비휘발성 특성을 갖는 차세대 메모리로, 상변화 메모리 소자에 대한 연구가 증대되고 있다. 상변화 메모리 소자의 단위 셀은 데이터를 저장하는 요소로서 상변화 물질을 포함할 수 있다. 상변화 물질은 서로 다른 저항값들을 갖는 상태들을 가질 수 있다. 예를 들면, 결정상태의 상변화 물질은 비정질 상태의 상변화 물질에 비하여 낮은 저항값을 가질 수 있다. 상변화 물질의 결정 상태는 용융 및 냉각 과정의 조건을 통해 제어될 수 있다.
상변화 메모리 소자의 물질적인 문제 및 구조적인 문제와 관련하여, 상변화 메모리 소자의 제조 공정 개발이 요구된다.
본 발명의 기술적 과제는 단순한 공정에 의하면서도 우수한 신뢰성을 갖는 반도체 소자 및 그 제조방법을 제공하는 것이다.종래기술의 문제점
본 발명의 실시예에 따른 칼코게나이드 박막 형성방법은 기판 상에 제1 안티몬 소스 및 게르마늄 소스를 제공하여 게르마늄 박막을 형성하는 단계 및 상기 게르마늄 박막으로 텔루륨 소스 또는 제2 안티몬 소스를 제공하여 상기 게르마늄 박막을 다원계 박막으로 성장시키는 단계를 포함하되, 상기 제1 안티몬 소스는 상기 게르마늄 박막의 성장을 촉진할 수 있다.
일 실시예에 따르면, 상기 게르마늄 박막을 형성하는 단계는 게르마늄을 선택적으로 포함하고 실질적으로 안티몬 프리한(Sb-free) 일원계 박막을 형성하는 단계를 포함할 수 있다.
다른 실시예에 따르면, 상기 게르마늄 박막을 형성하는 단계는 상기 게르마늄 소스보다 적은 양의 상기 제1 안티몬 소스를 제공하는 단계를 포함할 수 있다.
또 다른 실시예에 따르면, 상기 게르마늄 박막을 형성하는 단계는 상기 제1 안티몬 소스 및 상기 게르마늄 소스를 동시에 제공하는 단계를 포함할 수 있다.
또 다른 실시예에 따르면, 상기 다원계 박막으로 성장시키는 단계는 상기 게르마늄 박막으로 상기 텔루륨 소스를 제공하여 상기 기판 상에 게르마늄 및 텔루륨을 포함하는 이원계 박막을 형성하는 단계를 포함할 수 있다.
또 다른 실시예에 따르면, 상기 다원계 박막으로 성장시키는 단계는 상기 이원계 박막으로 상기 제2 안티몬 소스를 제공하여 상기 기판 상에 게르마늄, 텔루륨 및 안티몬을 포함하는 삼원계 박막을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 메모리 소자의 제조방법은 하부 전극을 노출하는 개구부를 갖는 절연층을 형성하는 단계, 상기 개구부를 채우는 칼코게나이드 패턴을 형성하는 단계, 및 상기 칼코게나이드 패턴 상에 상부 전극을 적층하는 단계를 포함하되, 상기 칼코게나이드 패턴을 형성하는 단계는 제1 안티몬 소스 및 게르마늄 소스를 제공하여 상기 개구부 내에 게르마늄 박막을 형성하는 단계 및 상기 게르마늄 박막으로 텔루륨 소스 또는 제2 안티몬 소스를 제공하여 상기 게르마늄 박 막을 다원계 박막으로 성장시키는 단계를 포함할 수 있다.
일 실시예에 따르면, 상기 칼코게나이드 패턴을 형성하는 단계 및 상기 칼코게나이드 패턴 상에 상부 전극을 적층하는 단계는 상기 개구부를 포함한 상기 절연층 상에 칼코게나이드막을 형성하는 단계, 상기 칼코게나이드막 상에 도전막을 형성하는 단계, 및 상기 절연층을 노출하도록 상기 도전막 및 상기 칼코게나이드막을 패터닝하는 단계를 포함할 수 있다.
다른 실시예에 따르면, 상기 칼코게나이드 패턴을 형성하는 단계는 상기 개구부를 포함한 상기 절연층 상에 칼코게나이드막을 형성하는 단계, 및 상기 절연층의 상부면을 노출하도록 상기 칼코게나이드막을 평탄화하는 단계를 포함할 수 있다.
또 다른 실시예에 따르면, 상기 다원계 박막으로 성장시키는 단계는 상기 게르마늄 박막으로 상기 텔루륨 소스를 제공하여 상기 개구부 내에 게르마늄 및 텔루륨을 포함하는 이원계 박막을 형성하는 단계, 및 상기 이원계 박막으로 상기 제2 안티몬 소스를 제공하여 상기 개구부 내에 게르마늄, 텔루륨 및 안티몬을 포함하는 삼원계 박막을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 칼코게나이드 박막 형성방법에 의하면, 게르마늄 소스 및 안티몬 소스가 기판 상에 동시에 제공될 수 있다. 따라서, 기판 상에 형성하기 어려운 게르마늄 박막이 게르마늄만을 선택적으로 포함하도록 형성될 수 있다. 또한, 상기 게르마늄 박막에 텔루륨 소스 및 안티몬 소스를 순차적으로 제공하 여, 단일막 내에 3가지 원소를 원하는 조성으로 가질 수 있는 우수한 막질의 다원계 박막이 형성될 수 있다.
본 발명의 실시예에 따른 칼코게나이드 박막 형성방법에 의하면, 좁은 개구부 내에 상 변화 물질막이 우수한 스텝커버리지를 갖고 균일한 조성비로 형성될 수 있으므로, 고집적의 메모리 소자가 제조될 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예에 대해 설명한다. 본 발명의 목적(들), 특징(들) 및 장점(들)은 첨부된 도면과 관련된 이하의 실시 예들을 통해서 쉽게 이해될 것이다. 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에서 동일한 기능을 갖는 구성 요소에 대해서는 동일한 참조 번호를 병기하였다.
본 명세서에서, 도전성막, 반도체막, 또는 절연성막 등의 어떤 물질막이 다른 물질막 또는 기판상에 있다고 언급되는 경우에, 그 어떤 물질막은 다른 물질막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 또 다른 물질막이 개재될 수도 있다는 것을 의미한다. 또, 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 부분, 물질 등을 기술하기 위해서 사용되었지만, 이들 부분이 같은 용어들에 의해서 한정되어서는 안 된다. 또한 이들 용어들은 단지 어느 소정 부분을 다른 부분과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실 시예에의 제 1 부분으로 언급된 것이 다른 실시예에서는 제 2 부분으로 언급될 수도 있다.
본 명세서에서 '및/또는'이라는 용어는 이 용어 앞뒤에 열거된 구성들 중 어느 하나 또는 모두를 가리키는 것으로 이해되어야 한다.
(박막형성방법)
도 1, 및 2a 내지 2c를 참조하여, 본 발명의 실시예에 따른 칼코게나이드 박막 형성방법이 설명된다.
도 1 및 2a를 참조하면, 기판(210) 상에 제1 안티몬(Sb) 소스 및 게르마늄(Ge) 소스가 제공될 수 있다. 상기 소스들에 의해 상기 기판(210) 상에 게르마늄 박막(220)이 형성될 수 있다(S120). 상기 게르마늄 소스는 (CH3)4Ge, (C2H5)4Ge, (n-C4H9)4Ge, (i-C4H9)4Ge, (C6H5)4Ge, (CH2=CH)4Ge, (CH2CH=CH2)4Ge, (CF2=CF)4Ge, (C6H5CH2CH2CH2)4Ge, (CH3)3(C6H5)Ge, (CH3)3(C6H5CH2)Ge, (CH3)2(C2H5)2Ge, (CH3)2(C6H5)2Ge, CH3(C2H5)3Ge, (CH3)3(CH=CH2)Ge, (CH3)3(CH2CH=CH2)Ge, (C2H5)3(CH2CH=CH2)Ge, (C2H5)3(C5H5)Ge, (CH3)3GeH, (C2H5)3GeH, (C3H7)3GeH, Ge(N(CH3)2)4, Ge(N(CH3)(C2H5))4, Ge(N(C2H5)2)4, Ge(N(i-C3H7)2)4, 및 Ge[N(Si(CH3)3)2]4 중 어느 하나일 수 있다. 상기 제1 안티몬 소스는 Sb(CH3)3, Sb(C2H5)3, Sb(i-C3H7)3, Sb(n-C3H7)3, Sb(i-C4H9)3, Sb(t-C4H9)3, Sb(N(CH3)2)3, Sb(N(CH3)(C2H5))3, Sb(N(C2H5)2)3 , Sb(N(i-C3H7)2)3, 및 Sb[N(Si(CH3)3)2]3 중 어느 하나일 수 있다.
예를 들면, 상기 게르마늄 박막(220)은 유기금속 화학증착(Metal Organic Chemical Vapor Deposition:MOCVD) 방식에 의해 형성될 수 있다. 상기 게르마늄 소스 및 상기 제1 안티몬 소스는 상기 기판(210)으로 동시에 제공될 수 있다. 이때, 상기 게르마늄 박막(220)은 게르마늄을 선택적으로 포함하도록 형성될 수 있다. 다시 말해, 상기 게르마늄 박막(220)은 안티몬을 포함하지 않는, 안티몬 프리한(Sb-free) 일원계 박막일 수 있다. 여기서, 상기 제1 안티몬 소스는 상기 게르마늄 박막(220)을 구성하지 않으나, 상기 게르마늄 박막(220)의 증착을 도울 수 있다. 상기 게르마늄 소스의 분해는 발열반응이고, 상기 제1 안티몬 소스의 분해는 흡열반응이다. 따라서, 상기 소스들의 분해 반응의 상호작용에 의해 상기 게르마늄 소스의 분해 및 상기 게르마늄 박막(220)의 증착이 촉진될 수 있다.
상기 게르마늄 소스 및 상기 제1 안티몬 소스의 공급량을 조절하여, 상기 게르마늄 박막(220)의 증착률이 조절될 수 있다. 상기 제1 안티몬 소스는 상기 게르마늄 박막(220)의 성장을 촉진하므로 상기 제1 안티몬 소스의 양이 많아질수록 상기 게르마늄 박막(220)의 증착률이 증가될 수 있다. 그러나, 상기 게르마늄 소스에 비해 상기 제1 안티몬 소스의 양이 많은 경우, 안티몬 원자들 간의 응집 등에 의해 안티몬 입자가 생성될 수 있다. 상기 안티몬 입자들은 상기 게르마늄 박막(220) 상에 파티클 형태로 남을 수 있으므로, 상기 게르마늄 박막(220)의 표면 상태가 고르 지 않을 수 있다. 즉, 상기 게르마늄 박막(220)의 질이 저하될 수 있다. 따라서, 상기 게르마늄 소스의 양보다 적은 양의 상기 제1 안티몬 소스가 제공될 수 있다.
도 1 및 2b를 참조하면, 상기 게르마늄 박막(220)으로 텔루륨 소스가 제공될 수 있다. 상기 기판(210) 상에 게르마늄 및 텔루륨을 포함하는 이원계 박막(230)이 형성될 수 있다(S130). 상기 텔루륨 소스는 Te(CH3)2, Te(C2H5)2, Te(n-C3H7)2, Te(i-C3H7)2, Te(t-C4H9)2, Te(i-C4H9)2, Te(CH2=CH)2, Te(CH2CH=CH2)2, 및 Te[N(Si(CH3)3)2]2 중 어느 하나를 포함할 수 있다.
예를 들면, 상기 이원계 박막(230)은 유기금속 화학증착 방식에 의해 형성될 수 있다. 상기 텔루륨 소스의 공급에 의해, 상기 일원계의 게르마늄 박막(220)은 게르마늄 및 텔루륨을 포함하는 이원계 박막(230)으로 성장될 수 있다. 즉, 상기 이원계 박막(230)은 게르마늄 및 텔루륨 원소를 포함하되, 서로 분리된 층이 아닌 단일층(single layer)으로 이루어질 수 있다.
도 1 및 2c를 참조하면, 상기 이원계 박막(230)으로 제2 안티몬 소스가 제공될 수 있다. 상기 기판(210) 상에 게르마늄, 텔루륨 및 안티몬을 포함하는 삼원계 박막(240)이 형성될 수 있다(S140). 상기 제2 안티몬 소스는 Sb(CH3)3, Sb(C2H5)3, Sb(i-C3H7)3, Sb(n-C3H7)3, Sb(i-C4H9)3, Sb(t-C4H9)3, Sb(N(CH3)2)3, Sb(N(CH3)(C2H5))3, Sb(N(C2H5)2)3 , Sb(N(i-C3H7)2)3, 및 Sb[N(Si(CH3)3)2]3 중 어느 하나일 수 있다.
예를 들면, 상기 삼원계 박막(240)은 유기금속 화학증착 방식에 의해 형성될 수 있다. 상기 제2 안티몬 소스의 공급에 의해, 상기 이원계 박막(230)은 게르마늄, 텔루륨 및 안티몬 원소를 포함하는 삼원계 박막(240)으로 성장될 수 있다. 즉, 상기 삼원계 박막(240)은 상기 원소들을 포함하되, 서로 분리된 층이 아닌 단일층으로 이루어질 수 있다.
(박막형성장치)
이하, 도 3을 참조하여, 본 발명의 실시예에 따른 칼코게나이드 박막 형성방법에 사용되는 증착장치가 설명된다.
상기 증착장치(300)는 캐리어 물질를 공급하는 캐리어 물질 공급부(310)를 포함할 수 있다. 또한, 상기 증착장치(300)는 소스물질을 내재한 버블러(335)를 포함할 수 있다. 상기 캐리어 물질 공급부(310)와 상기 버블러(335)는 공급관들(315)에 의해 연결될 수 있다. 상기 버블러(335)는 냉각시스템(330)과 연결될 수 있다. 상기 버블러(335)는 소스물질별로 복수개로 구비될 수 있으며, 상기 캐리어 물질 공급부(310)와 챔버(340) 사이에 배치될 수 있다. 상기 소스물질의 공급양은 상기 버블러(335)의 온도를 조절하거나, 캐리어 물질의 양을 조절하여 조절될 수 있으며, 상기 소스물질은 상기 캐리어 물질에 의해 상기 챔버(340)로 이동될 수 있다.
상기 공급관들(315)은 박막 형성 장소인 상기 챔버(340)와 연결될 수 있다. 상기 소스물질은 상기 공급관들(315)을 통해 단독으로 또는 혼합되어 상기 챔버(340) 내부로 공급될 수 있다. 상기 공급관들(315)에, 상기 챔버(340)로 공급되는 가스의 양을 조절하기 위한 밸브 등이 설치될 수 있다.
상기 챔버(340)는 그 내부에 샤워헤드(342), 써셉터(Suseptor)(344), 및 히터(346)를 포함할 수 있다. 상기 샤워헤드(342)는 상기 챔버(340)의 상부에 배치되고, 상기 써셉터(344)는 상기 샤워헤드(342)와 마주하도록 상기 챔버(340)의 하부에 배치될 수 있다. 각각의 공급관들(315)을 통해 유동하는 소스물질는 상기 샤워헤드(342)에 도달하기 전에 합류할 수 있다. 상기 챔버(340) 내부로 공급된 상기 소스물질은 상기 챔버(340) 내부의 중심부에 설치되고 기판이 놓여지는 상기 써셉터(344)로 분무될 수 있다. 상기 히터(346)는 상기 써셉터(344)를 지지하는 받침대 내에 내장될 수 있고, 상기 히터(346)에 의해 상기 써셉터(344) 내의 기판(또는 웨이퍼)의 온도가 증가될 수 있다. 상기 챔버(340)는 내부에서 발생되거나 사용된 기체를 외부로 배출하는 배출구(미도시)를 더 포함할 수 있다.
상기 증착장치(300)는 상기 챔버(340)의 내부 압력을 체크하기 위한 압력게이지(350), 상기 히터(346)의 온도를 측정하는 온도계(352), 상기 히터(346)의 온도를 제어하는 제어부(354), 및 상기 히터(346)에 파워를 공급하는 전원공급부(356)를 포함할 수 있다.
상기 증착장치(300)는 기타의 반응가스를 제공하는 반응가스 제공부(320)을 더 포함할 수 있다.
이하, 본 발명의 예시적인 실시예에 따른 칼코게나이드 박막의 형성방법 및 상기 형성방법에 의해 형성된 박막들의 특성이 설명된다.
(Ge 박막의 제조)
기판 상에 게르마늄 박막이 형성될 수 있다. 상기 기판(예를 들면, 실리콘 웨이퍼) 상에 도전막(예를 들면, 티타늄 알루미늄 질화막)이 존재할 수 있다. 상기 게르마늄 박막은 앞서 설명된 도 3의 증착장치(300)를 이용하여 형성될 수 있다. 상기 게르마늄 박막은 게르마늄 소스 및 제1 안티몬 소스를 이용하여 형성될 수 있다. 상기 게르마늄 소스로 (CH3)4Ge, (C2H5)4Ge, (n-C4H9)4Ge, (i-C4H9)4Ge, (C6H5)4Ge, (CH2=CH)4Ge, (CH2CH=CH2)4Ge, (CF2=CF)4Ge, (C6H5CH2CH2CH2)4Ge, (CH3)3(C6H5)Ge, (CH3)3(C6H5CH2)Ge, (CH3)2(C2H5)2Ge, (CH3)2(C6H5)2Ge, CH3(C2H5)3Ge, (CH3)3(CH=CH2)Ge, (CH3)3(CH2CH=CH2)Ge, (C2H5)3(CH2CH=CH2)Ge, (C2H5)3(C5H5)Ge, (CH3)3GeH, (C2H5)3GeH, (C3H7)3GeH, Ge(N(CH3)2)4, Ge(N(CH3)(C2H5))4, Ge(N(C2H5)2)4, Ge(N(i-C3H7)2)4, 및 Ge[N(Si(CH3)3)2]4 중 어느 하나가 사용될 수 있고, 상기 제1 안티몬 소스로 Sb(CH3)3, Sb(C2H5)3, Sb(i-C3H7)3, Sb(n-C3H7)3, Sb(i-C4H9)3, Sb(t-C4H9)3, Sb(N(CH3)2)3, Sb(N(CH3)(C2H5))3, Sb(N(C2H5)2)3 , Sb(N(i-C3H7)2)3, 및 Sb[N(Si(CH3)3)2]3 중 어느 하나가 사용될 수 있다. 상기 소스물질들을 운반하는 캐리어 물질로써 아르곤과 같은 비활성 물질이 사용될 수 있다. 상기 물질들 각각의 기화된 기체의 양은 냉각 시스템(330)을 이용하여 조절될 수 있다.
도 4a 내지 4c를 참조하여, 본 발명의 실시예에 따라 형성된 게르마늄 박막의 특성이 설명된다. 이때, TiAlN막이 형성된 실리콘 기판이 사용되었고, 게르마늄 소스로 Ge(allyl)4 이 사용되었고, 제1 안티몬 소스로 Sb(iPr)3 이 사용되었으며, 캐리어 물질로 아르곤이 사용되었다. 상기 아르곤 가스의 주입 속도는 약 30sccm 였고, 상기 게르마늄 소스용 버블러(335) 내의 온도는 약 50℃였으며, 상기 제1 안티몬 소스용 버블러(335) 내의 온도는 약 2℃, 약 5℃, 약 15℃ 또는 약 25℃ 였다. 상기 게르마늄 박막이 형성되는 동안, 챔버(340) 내의 압력은 약 5Torr로 유지되었고, 상기 챔버(340) 내 히터(346)의 온도는 약 400℃로 유지되었다. 상기 박막 형성 공정은 약 4시간 동안 실시되었다. 상기 물질들이 상기 챔버(340)로 운반되는 동안 응축되는 것을 방지하기 위해, 공급관들(315)의 온도는 약 70℃로 유지되었다.
도 4a를 참조하여, 상기 Sb(iPr)3 를 포함하는 버블러(335)의 온도별로 형성된 게르마늄 박막의 X-선 회절(X-Ray Diffraction:XRD) 특성이 설명된다. XRD 데이타는 리카쿠(Rigaku) 사의 D/MAX-RC 장비를 이용하여 θ-2θ 방법으로 측정되었다. 도 4b를 참조하여, 상기 게르마늄 박막의 깊이 분포(depth profile)가 설명된다. 상기 깊이 분포는 VG 사이언티픽 마이크로랩사(VG Scientific Microlab)의 310-D 장비를 이용하여, 오거 전자 분광법(Auger Electron Spectroscopy:AES)에 의해 측정되었다. 도 4c를 참조하여, 상기 Sb(iPr)3 를 포함하는 버블러(335)의 온도별로 형성된 게르마늄 박막의 증착률이 설명된다.
도 4a 내지 4c를 참조하면, 상기 Sb(iPr)3 를 포함하는 버블러(335)의 온도가 증가할수록, 상기 게르마늄의 피크가 강하게 나타났다(도 4a). 그러나, 상기 게르마늄 박막 내에 안티몬 원소는 존재하지 않았다(도 4b). 또한, 상기 Sb(iPr)3 를 포함하는 버블러(335)의 온도가 증가할수록 상기 게르마늄 박막의 증착률이 증가하였다(도 4c). 상기 Sb(iPr)3 를 포함하는 버블러(335)의 온도가 증가할수록 반응 챔버 내에 제공되는 상기 Sb(iPr)3 는 증가할 수 있다. 즉, 상기 Sb(iPr)3 의 안티몬은 증착되지 않으면서, 상기 Sb(iPr)3 는 상기 게르마늄 박막의 증착을 촉진시킬 수 있다.
반면, 도시되지 않았으나, 상기 제1 안티몬 소스(예를 들면, Sb(iPr)3)를 공급하지 않고 게르마늄 소스(예를 들면, Ge(ally)4)만을 공급하는 경우, 게르마늄 박막이 형성되지 않았다.
(Ge-Te 박막의 제조)
앞서 설명된 방법에 따라 형성된 상기 게르마늄 박막은 게르마늄 및 텔루륨을 포함하는 이원계 박막으로 성장될 수 있다. 상기 이원계 박막은 텔루륨 소스를 이용하여 형성될 수 있다. 상기 챔버(340) 내로 상기 텔루륨 소스가 공급될 수 있다. 상기 텔루륨 소스는 Te(CH3)2, Te(C2H5)2, Te(n-C3H7)2, Te(i-C3H7)2, Te(t-C4H9)2, Te(i-C4H9)2, Te(CH2=CH)2, Te(CH2CH=CH2)2, 및 Te[N(Si(CH3)3)2]2 중 어느 하나를 포함할 수 있다.
도 5a 및 5b를 참조하여, 상기 이원계 박막의 특성이 설명된다. 이때, 텔루륨 소스로 Te(tBu)2 소스가 사용되었고, 캐리어 가스로 아르곤 기체가 사용되었다. 상기 Te(tBu)2 버블러의 온도는 약 30℃로 유지되었고 상기 Te(tBu)2를 운반하는 캐리어 가스인 아르곤 기체는 약 30 sccm의 속도로 상기 챔버(340)로 유입되었다. 상기 이원계 박막의 형성 중 상기 챔버 내의 압력은 약 3 Torr로 유지되었으며, 상기 이원계 박막은 약 290℃에서 약 2시간 동안 증착되었다. 상기 이원계 박막은 상기 게르마늄 박막에 텔루륨 원소를 반응시켜 형성되었다. 따라서, 증착 온도가 낮으면, 상기 게르마늄 박막에 대한 상기 텔루륨의 반응속도가 느려서 상기 이원계 박막의 형성이 어려울 수 있다. 상기 텔루륨의 반응성을 향상시키도록 상기 압력에서 증착온도는 약 250℃ 미만으로 낮아지지 않도록 할 수 있다.
도 5a를 참조하여, 상기 이원계 박막의 X-선 회절(X-Ray Diffraction:XRD) 특성이 설명된다. 도 5b를 참조하여, 상기 이원계 박막의 깊이 분포(depth profile)가 설명된다.
도 5a를 참조하면, 상기 Ge-Te 이원계 박막은 능면체(rhombohedral) 구조를 나타내었다(도 5a). 도 5b를 참조하면, 앞서 설명된 방법에 의해, 상기 게르마늄 박막 상에 텔루륨 박막이 형성되는 것이 아니라, 하나의 단일막 내에는 게르마늄과 텔루륨이 함께 존재하는 이원계 박막이 형성되었다.
(Ge-Sb-Te 박막의 제조)
앞서 설명된 방법에 따라 형성된 상기 이원계 박막은 게르마늄, 텔루륨, 및 안티몬을 포함하는 삼원계 박막으로 성장될 수 있다. 상기 삼원계 박막은 제2 안티몬 소스를 이용하여 형성될 수 있다. 상기 챔버(340) 내로 상기 제2 안티몬 소스가 공급될 수 있다. 상기 제2 안티몬 소스는 Sb(CH3)3, Sb(C2H5)3, Sb(i-C3H7)3, Sb(n-C3H7)3, Sb(i-C4H9)3, Sb(t-C4H9)3, Sb(N(CH3)2)3, Sb(N(CH3)(C2H5))3, Sb(N(C2H5)2)3 , Sb(N(i-C3H7)2)3, 및 Sb[N(Si(CH3)3)2]3 중 어느 하나를 포함할 수 있다.
도 6을 참조하여, 상기 삼원계 박막의 특성이 설명된다. 이때, 상기 제2 안티몬 소스로 Sb(iPr)3 소스가 사용되었다. 상기 Sb(iPr)3 버블러의 온도는 약 30℃로 유지되었고, 상기 Sb(iPr)3를 운반하는 캐리어 가스인 아르곤 기체는 약 30 sccm의 속도로 상기 챔버(340) 내로 주입되었다. 상기 삼원계 박막이 형성되는 동안, 상기 챔버(340) 내의 압력은 약 5 Torr로 유지되었다. 상기 삼원계 박막은 약 310℃에서 약 2시간 동안 증착되었다.
도 6을 참조하면, 상기 삼원계 박막의 구조가 육방정계(hexagonal) 구조인 것을 알 수 있다. 이로써, 능면체(rhombohedral) 구조의 이원계 박막에서 상기 삼원계 박막이 성장된 것을 알 수 있다.
반면 도시되지 않았으나, 게르마늄 소스, 텔루륨 소스, 및 안티몬 소스를 동시에 공급하면, 삼원계 박막이 형성되지 않았다. 또는, 원하는 조성을 갖는 삼원계 박막이 형성되지 않아 막질이 저하되었다.
도 7a 내지 7e를 참조하여, 본 발명의 실시예에 따른 칼코게나이드 박막을 포함하는 메모리 소자의 형성방법이 설명된다.
도 7a를 참조하면, 기판(410) 상에 제1 층간 절연막(420)이 형성될 수 있다. 상기 제1 층간 절연막(420) 상에 하부 전극(435)이 형성될 수 있다. 상기 하부 전극(435)은 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 몰리브덴 질화물(MoN), 니오븀 질화물(NbN), 티타늄 실리콘 질화물(TiSiN), 티타늄 알루미늄 질화물(TiAlN), 티타늄 보론 질화물(TiBN), 지르코늄 실리콘 질화물(ZrSiN), 텅스텐 실리콘 질화물(WSiN), 텅스텐 보론 질화물(WBN), 지르코늄 알루미늄 질화물(ZrAlN), 몰리브덴 실리콘 질화물(MoSiN), 몰리브덴 알루미늄 질화물(MoAlN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 알루미늄 질화물(TaAlN), 티타늄 산질화물(TiON), 티타늄 알루미늄 산질화물(TiAlON), 텅스텐 산질화물(WON), 및 탄탈륨 산질화물(TaON) 중 적어도 어느 하나를 포함할 수 있다. 상기 하부전극(435)은 물리적 기상 증착 방법(Physical Vapor Deposition:PVD), 또는 화학적 기상 증착 방법(Chemical Vapor Deposition:CVD)에 의한 적층 및 패터닝 공정에 의해 형성될 수 있다.
상기 하부 전극(435) 상에 제2 층간 절연막(425)이 형성될 수 있다. 상기 제2 층간 절연막(425)에 대해 패터닝 공정을 수행하여, 상기 제2 층간 절연막(425) 내에 상기 하부 전극(435)을 일부 노출하는 개구부(428)이 형성될 수 있다.
도 7b를 참조하면, 상기 제2 층간 절연막(425) 상에 상 변화 물질막(440)이 형성될 수 있다. 상기 상 변화 물질막(440)은 칼코게나이드(chalcogenide) 화합물을 포함하는 것으로서, 텔레륨(Te), 게르마늄(Ge), 및 안티몬(Sb)을 포함할 수 있다. 상기 상 변화 물질막(440)은 유기금속 화학증착 방식에 의해 형성될 수 있다. 상기 상 변화 물질막(440)은 앞서 설명된 칼코게나이드 박막 형성방법에 의해 형성될 수 있다. 상기 상 변화 물질막(440)은 진공 상태에서 형성되되, 상기 좁은 개구 부(428)에 우수한 막질을 갖는 막을 빠른 시간 내에 형성하도록 약 10Torr 이하의 압력에서 형성될 수 있다.
상기 상 변화 물질막(440)은 상기 개구부(428) 내부 및 상기 제2 층간 절연막(425) 상에 형성될 수 있다. 이때, 상기 개구부(428)은 상기 상 변화 물질막(440)으로 전부 채워질 수 있다.
도 8을 참조하면, 상기 개구부(428) 내에 상기 상 변화 물질막(440)이 우수한 스텝 커버리지를 갖고 형성되었다. 상기 개구부(428) 내를 채우는 상기 상 변화 물질막(440)의 깊이에 따른 상기 상 변화 물질막(440)의 조성비가 균일하였다.
도 7c를 참조하면, 상기 상 변화 물질막(440) 상에 도전막(450)이 형성될 수 있다. 상기 도전막은(450)은 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 몰리브덴 질화물(MoN), 니오븀 질화물(NbN), 티타늄 실리콘 질화물(TiSiN), 티타늄 알루미늄 질화물(TiAlN), 티타늄 보론 질화물(TiBN), 지르코늄 실리콘 질화물(ZrSiN), 텅스텐 실리콘 질화물(WSiN), 텅스텐 보론 질화물(WBN), 지르코늄 알루미늄 질화물(ZrAlN), 몰리브덴 실리콘 질화물(MoSiN), 몰리브덴 알루미늄 질화물(MoAlN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 알루미늄 질화물(TaAlN), 티타늄 산질화물(TiON), 티타늄 알루미늄 산질화물(TiAlON), 텅스텐 산질화물(WON), 및 탄탈륨 산질화물(TaON) 중 적어도 어느 하나를 포함할 수 있다. 상기 도전막(450)은 상기 하부 전극(435)과 동일 또는 다른 물질을 포함할 수 있다. 상기 도전막(450) 상에 마스크패턴(465)이 형성될 수 있다.
도 7d를 참조하면, 상기 마스크패턴(465)을 이용하여, 상기 제2 층간 절연막(425)을 노출하도록, 상기 도전막(450) 및 상기 상 변화 물질막(440)이 패터닝될 수 있다. 상기 마스크패턴(465)은 제거될 수 있다. 이로써, 상기 제2 층간 절연막(425) 상에 순차적으로 적층된 상 변화 물질 패턴(445) 및 상부 전극(455)이 형성될 수 있다.
도 7e를 참조하면, 상기 결과물 상에 제3 층간 절연막(480)이 형성될 수 있다. 상기 제3 층간 절연막(480)에 대해 패터닝 공정이 수행된 후, 상기 상부 전극(455)과 전기적으로 접촉하는 배선 플러그(485)가 형성될 수 있다. 기타, 후속의 배선 공정이 수행될 수 있다.
도 9a 및 9b를 참조하여, 본 발명의 다른 실시예에 따른 칼코게나이드 박막을 포함하는 메모리 소자의 형성방법이 설명된다.
도 9a 를 참조하면, 도 7b의 결과물에 있어서, 상기 제2 층간 절연막(425)의 상부면을 노출하도록 상기 상변화 물질막(440)을 평탄화하여 상기 개구부(428) 내에 상 변화 물질 패턴(447)이 형성될 수 있다.
도 9b를 참조하면, 상기 상 변화 물질 패턴(447) 상에 상부전극(455)이 형성될 수 있다. 상기 결과물 상에 제3 층간 절연막(480)이 형성될 수 있다. 상기 제3 층간 절연막(480)에 대해 패터닝 공정이 수행된 후, 상기 상부 전극(455)과 전기적으로 접촉하는 배선 플러그(485)가 형성될 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
도 1은 본 발명의 실시예에 따른 칼코게나이드 박막 형성방법을 나타낸 순서도이다.
도 2a 내지 2c는 본 발명의 실시예에 따른 칼코게나이드 박막 형성방법을 나타낸 단면도들이다.
도 3은 본 발명의 실시예에 따른 칼코게나이드 박막을 형성하기 위한 증착장치의 예시도이다.
도 4a는 본 발명의 실시예에 따라 형성된 게르마늄(Ge) 일원계 박막의 X-선 회절(X-Ray Diffraction:XRD) 데이타를 나타낸다.
도 4b는 본 발명의 실시예에 따라 형성된 Ge 일원계 박막의 오거 전자 분광법(Auger Electron Spectroscopy:AES)에 의해 측정된 데이타를 나타낸다.
도 4c는 본 발명의 실시예에 따라 형성된 Ge 일원계 박막의 증착률을 나타낸다.
도 5a는 본 발명의 실시예에 따라 형성된 Ge-Te 이원계 박막의 X-선 회절(X-Ray Diffraction:XRD) 데이타를 나타낸다.
도 5b는 본 발명의 실시예에 따라 형성된 Ge-Te 이원계 박막의 오거 전자 분광법(Auger Electron Spectroscopy:AES)에 의해 측정된 데이타를 나타낸다.
도 6은 본 발명의 실시예에 따라 형성된 Ge-Te-Sb 삼원계 박막의 X-선 회절(X-Ray Diffraction:XRD) 데이타를 나타낸다.
도 7a 내지 7e는 본 발명의 실시예에 따라 형성된 메모리 소자의 제조방법을 나타내는 단면도들이다.
도 8은 도 7b의 TEM(Transmission Electron Microscope) 사진이다.
도 9a 및 9b는 본 발명의 실시예에 따라 형성된 메모리 소자의 제조방법을 나타내는 단면도들이다.

Claims (10)

  1. 기판 상에 제1 안티몬 소스 및 게르마늄 소스를 제공하여 게르마늄 박막을 형성하는 단계; 및
    상기 게르마늄 박막으로 텔루륨 소스 또는 제2 안티몬 소스를 제공하여 상기 게르마늄 박막을 다원계 박막으로 성장시키는 단계를 포함하되, 상기 제1 안티몬 소스는 상기 게르마늄 박막의 성장을 촉진하는 칼코게나이드 박막 형성방법.
  2. 제 1 항에 있어서,
    상기 게르마늄 박막을 형성하는 단계는:
    게르마늄을 선택적으로 포함하고 실질적으로 안티몬 프리한(Sb-free) 일원계 박막을 형성하는 단계를 포함하는 칼코게나이드 박막 형성방법.
  3. 제 2 항에 있어서,
    상기 게르마늄 박막을 형성하는 단계는:
    상기 게르마늄 소스보다 적은 양의 상기 제1 안티몬 소스를 제공하는 단계를 포함하는 칼코게나이드 박막 형성방법.
  4. 제 1 항에 있어서,
    상기 게르마늄 박막을 형성하는 단계는:
    상기 제1 안티몬 소스 및 상기 게르마늄 소스를 동시에 제공하는 단계를 포함하는 칼코게나이드 박막 형성방법.
  5. 제 1 항에 있어서,
    상기 다원계 박막으로 성장시키는 단계는:
    상기 게르마늄 박막으로 상기 텔루륨 소스를 제공하여, 상기 기판 상에 게르마늄 및 텔루륨을 포함하는 이원계 박막을 형성하는 단계를 포함하는 칼코게나이드 박막 형성방법.
  6. 제 5 항에 있어서,
    상기 다원계 박막으로 성장시키는 단계는:
    상기 이원계 박막으로 상기 제2 안티몬 소스를 제공하여, 상기 기판 상에 게르마늄, 텔루륨 및 안티몬을 포함하는 삼원계 박막을 형성하는 단계를 포함하는 칼코게나이드 박막 형성방법.
  7. 하부 전극을 노출하는 개구부를 갖는 절연층을 형성하는 단계;
    상기 개구부를 채우는 칼코게나이드 패턴을 형성하는 단계; 및
    상기 칼코게나이드 패턴 상에 상부 전극을 적층하는 단계를 포함하되,
    상기 칼코게나이드 패턴을 형성하는 단계는 제1 안티몬 소스 및 게르마늄 소스를 제공하여 상기 개구부 내에 게르마늄 박막을 형성하는 단계 및 상기 게르마늄 박막으로 텔루륨 소스 또는 제2 안티몬 소스를 제공하여 상기 게르마늄 박막을 다원계 박막으로 성장시키는 단계를 포함하는 메모리 소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 칼코게나이드 패턴을 형성하는 단계 및 상기 칼코게나이드 패턴 상에 상부 전극을 적층하는 단계는:
    상기 개구부를 포함한 상기 절연층 상에 칼코게나이드막을 형성하는 단계;
    상기 칼코게나이드막 상에 도전막을 형성하는 단계; 및
    상기 절연층을 노출하도록 상기 도전막 및 상기 칼코게나이드막을 패터닝하는 단계를 포함하는 메모리 소자의 제조방법.
  9. 제 7 항에 있어서,
    상기 칼코게나이드 패턴을 형성하는 단계는:
    상기 개구부를 포함한 상기 절연층 상에 칼코게나이드막을 형성하는 단계; 및
    상기 절연층의 상부면을 노출하도록 상기 칼코게나이드막을 평탄화하는 단계를 포함하는 메모리 소자의 제조방법.
  10. 제 7 항에 있어서,
    상기 다원계 박막으로 성장시키는 단계는:
    상기 게르마늄 박막으로 상기 텔루륨 소스를 제공하여 상기 개구부 내에 게르마늄 및 텔루륨을 포함하는 이원계 박막을 형성하는 단계; 및
    상기 이원계 박막으로 상기 제2 안티몬 소스를 제공하여 상기 개구부 내에 게르마늄, 텔루륨 및 안티몬을 포함하는 삼원계 박막을 형성하는 단계를 포함하는 메모리 소자의 제조방법.
KR1020080092855A 2008-04-22 2008-09-22 칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의제조방법 KR20090111742A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080092855A KR20090111742A (ko) 2008-04-22 2008-09-22 칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의제조방법
US12/255,734 US20090263934A1 (en) 2008-04-22 2008-10-22 Methods of forming chalcogenide films and methods of manufacturing memory devices using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080037142 2008-04-22
KR1020080092855A KR20090111742A (ko) 2008-04-22 2008-09-22 칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의제조방법

Publications (1)

Publication Number Publication Date
KR20090111742A true KR20090111742A (ko) 2009-10-27

Family

ID=41539479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080092855A KR20090111742A (ko) 2008-04-22 2008-09-22 칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의제조방법

Country Status (1)

Country Link
KR (1) KR20090111742A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8508021B2 (en) 2010-07-06 2013-08-13 Hynix Semiconductor Inc. Phase-change memory device and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8508021B2 (en) 2010-07-06 2013-08-13 Hynix Semiconductor Inc. Phase-change memory device and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR100780865B1 (ko) 상변화막을 포함하는 반도체 소자의 형성 방법
KR100695168B1 (ko) 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
CN101106177B (zh) 相变材料层及其形成方法、相变存储装置及其形成方法
US7569417B2 (en) Method of forming a phase changeable material layer, a method of manufacturing a phase changeable memory unit, and a method of manufacturing a phase changeable semiconductor memory device
KR101622327B1 (ko) 상변화 메모리 소자들에서 전극들의 기상 제조 방법들
KR101275799B1 (ko) 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조방법
JP5461927B2 (ja) 相変化膜の形成方法及び装置、これを利用した相変化メモリ素子の製造方法
US20080286446A1 (en) Seed-Assisted MOCVD Growth of Threshold Switching and Phase-Change Materials
CN103918070B (zh) 基板处理装置及方法
KR20090029488A (ko) Te 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법
JP5334400B2 (ja) 相変化層の表面処理工程を含む相変化メモリ素子の製造方法
JP2012523116A (ja) 半導体処理
US8623734B2 (en) Method to selectively grow phase change material inside a via hole
KR20060076262A (ko) 상변화 메모리 제조 장치 및 이를 이용한 상변화 메모리장치 제조 방법
KR101489327B1 (ko) 물질막의 형성 방법 및 메모리 장치의 제조 방법
KR20090111742A (ko) 칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의제조방법
US20090263934A1 (en) Methods of forming chalcogenide films and methods of manufacturing memory devices using the same
Tompa et al. Metal-organic chemical vapor deposition (MOCVD) of GeSbTe-based chalcogenide thin films
US20240057347A1 (en) Metal chalcogenide film, memory element including same, and method for manufacturing phase-change heterolayer

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid