CN103918070B - 基板处理装置及方法 - Google Patents

基板处理装置及方法 Download PDF

Info

Publication number
CN103918070B
CN103918070B CN201280053239.4A CN201280053239A CN103918070B CN 103918070 B CN103918070 B CN 103918070B CN 201280053239 A CN201280053239 A CN 201280053239A CN 103918070 B CN103918070 B CN 103918070B
Authority
CN
China
Prior art keywords
substrate
lower electrode
treatment
change layer
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280053239.4A
Other languages
English (en)
Other versions
CN103918070A (zh
Inventor
朴周焕
柳东浩
赵炳哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wonik IPS Co Ltd
Original Assignee
YUANYI IPS CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YUANYI IPS CORP filed Critical YUANYI IPS CORP
Publication of CN103918070A publication Critical patent/CN103918070A/zh
Application granted granted Critical
Publication of CN103918070B publication Critical patent/CN103918070B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及沉积相变存储器(PRAM)的相变层的基板处理装置及其处理方法，是制造沉积特性优秀的相变层的基板处理装置及基板处理方法。本发明的实施形态为，根据制造相变存储器的基板处理方法，包括：在形成图案的基板形成下部电极的过程；通过所述形成下部电极的过程，清除在基板表面生成或残留的杂质的表面处理过程；与对所述清除杂质的基板表面执行氮化处理的过程；在所述下部电极上按顺序沉积相变层及上部电极的过程。另外，本发明的实施形态的基板处理装置，包括：装载锁定腔室，装载及卸载多个基板，在大气状态与真空状态之间变换；真空移送腔室，内部维持真空状态由多角面形态构成，在多个面中的一面结合所述装载锁定腔室，具有为了移送基板的基板移送机器人；氮化处理腔室，结合于所述真空移送腔室的多个面中的一面，将形成下部电极的基板表面进行氮化处理；处理腔室，结合于所述真空移送腔室的多个面中的一面，通过所述氮化处理腔室在氮化处理的基板面沉积相变层。

Description

基板处理装置及方法
技术领域
本发明涉及沉积相变存储器(PRAM)的相变层的基板处理装置及其处理方法，用于制造沉积特性优秀的相变层的基板处理装置及基板处理方法。
背景技术
正在提出完善动态存储器(DRAM)、静态存储器(SRAM)、快闪存储器等现有的存储器缺点的新一代非挥发性存储器。作为新一代非挥发性存储器，强诱电体存储器(FRAM，Ferroelectrics Random Access Memory)、磁阻存储器(MRAM，Magnetic Random AccessMemory)、相变存储器(PRAM，Phase-change Random Access Memory)等，被认可了其可能性。
尤其是，以新一代非挥发性存储器技术的一种，在最近最受瞩目的相变存储器(PRAM)，以锗-锑-碲(GST，Ge2Sb2Te5)薄膜为主成分，利用从结晶状态至与膜物质的电阻性变化相关的非晶质状态的可逆性过渡，利用非晶质与结晶间的光学性、电器性转换现象的技术。即，以电器性信号将非晶质与结晶质间的电阻差异或电流差异，以存储器的概念导入。锗-锑-碲(GST)薄膜的情况，根据物理性气相沉积法(PVD，Physical VaporDeposition)可能沉积，但是在最近以商业性快速制造及性能的理由，也利用化学气相沉积(CVD，Chemical Vapor Deposition)及原子层沉积(ALD，Atomic Layer Deposition)等方法，沉积形成锗-锑-碲(GST)薄膜。
但是，在低温通过CVD及ALD，生长高品质的锗-锑-碲(GST)薄膜的相变层上存在多种困难。尤其是，在形成下部电极后沉积相变层时发生如下问题。
参照图示包括相变层的相变存储器的剖面的图1，对这种问题进行说明。
首先，查看在基板上沉积相变存储器的过程，在基板100上沉积绝缘层200。在绝缘层200上利用掩模图案在下部电极形成接触孔后，沉积TiN、TiSiN等的氮化层。之后，对除待形成电极的接触孔以外的其余不必要的部分进行蚀刻清除，进而形成下部电极300。之后，在下部电极300及绝缘层200上，通过物理性气相沉积(PVD)或化学性气相沉积(CVD)按顺序生长相变层400及上部电极500。
如上所述，在氮化层上沉积相变层之前进行蚀刻，但是进行这种蚀刻后发生的氧化层与残留物质是，降低相变存储器(PRAM)转换速度的原因。为了将其改善，在蚀刻后进行利用H2等离子处理基板表面。
但是，若进行如上所述的H2等离子表面处理，存在在下部电极300及绝缘层200的薄膜表面发生氢气(H)结合的问题。根据物理性气相沉积(PVD)方式沉积相变层400的情况，沉积相变层时不会受到根据薄膜表面氢气(H)结合的影响因此不成问题，但是根据化学性气相沉积(CVD)方式沉积相变层400的情况，根据薄膜表面的氢气(H)结合发生改变沉积特性的问题。即，根据薄膜表面的氢气(H)粘合，改变相变层400的沉积特性，给生长时间(incubation time)、方向性等带来很大影响，因此给量产性带来不良影响。
先行技术文献：韩国公开专利10-2009-0091107
发明内容
(要解决的课题)
本发明的技术课题为，提供沉积相变存储器的基板处理装置及方法。另外，本发明的技术课题为，由于不使对下部电极的等离子清洁的相变存储器的相变层的沉积特性变化。另外，本发明的提供基板处理装置及方法的技术课题为，不因对下部电极的等离子清洁而影响相变层的生长时间、方向性。另外，本发明提供基板处理装置及方法的技术课题为，提高相变存储器的量产性。
(解决问题的手段)
本发明的实施形态为，根据制造相变存储器的基板处理方法，包括：在形成图案的基板形成下部电极的过程；通过所述形成下部电极的过程，清除在基板表面生成或残留的杂质的表面处理过程；与对所述清除杂质的基板表面执行氮化处理的过程；在所述下部电极上按顺序沉积相变层及上部电极的过程。
另外，形成所述下部电极的过程，包括：在基板沉积绝缘层后，形成待形成下部电极的下部电极接触孔的过程；在形成所述接触孔的基板表面，沉积氮化层的过程；所述下部电极接触孔的氮化层除外，清除其余的氮化层的过程。
另外，所述表面处理为，利用含有H2的气体进行等离子处理。所述氮化处理为，在含有氮气的环境进行热处理或等离子处理。
另外，所述热处理，至少流出N2、N2O、NH3气体中的一种并进行处理，并且在8(Torr)以上的压力条件、700(℃)以上的温度条件进行处理。另外，所述热处理，以1000(sccm)流量，至少将N2、N2O、NH3气体中的一种流出10分钟并进行处理。
另外，所述等离子处理，至少将N2、N2O、NH3中的一种等离子化进行处理，所述等离子处理，在300(℃)以上的温度条件进行处理。另外，所述相变层为，至少由锗(Ge)、锑(Sb)及碲(Te)中的某一种构成的化合物。
另外，本发明的实施形态，根据制造相变存储器的基板处理装置，包括：装载锁定腔室，装载及卸载多个基板，并且在大气状态与真空状态之间变换；真空移送腔室，内部维持真空状态由多角面形态构成，在多个面中的一面结合所述装载锁定腔室，并且具有为了移送基板的基板移送机器人；等离子处理腔室，结合于所述真空移送腔室的多个面中的一面，氮化处理形成表面被处理的下部电极的基板表面，在被氮化处理的面沉积相变层，这中氮化处理及沉积，在相同的腔室由连续的工序构成。
另外，本发明的实施形态的基板处理装置，包括：装载锁定腔室，装载及卸载多个基板，在大气状态与真空状态之间变换；真空移送腔室内部，维持真空状态由多角面形态构成，在多个面中的一面结合所述装载锁定腔室，并且具有为了移送基板的基板移送机器人；氮化处理腔室，结合于所述真空移送腔室的多个面中的一面，氮化处理形成下部电极的基板表面；处理腔室，结合于所述真空移送腔室的多个面中的一面，通过所述氮化处理腔室在氮化处理的基板面沉积相变层。
所述氮化处理腔室实现为，将N2、N2O、NH3气体中的一种以等离子进行氮化处理的等离子腔室，或至少流出N2、N2O、NH3气体中的一种，将腔室内部温度维持特定温度以上，进行氮化处理的热处理腔室中的某一种。
(发明的效果)
根据本发明的实施形态，不使由于对下部电极的等离子清洁而对相变存储器的相变层的沉积特性变化。就算进行对下部电极的等离子清洁，不会影响相变层的生长时间、方向性，因此可提高相变存储器的量产性。另外，根据本发明的实施形态，使氮化处理及相变层沉积以单一的工序构成，防止形成自然氧化层，进而可提高相变存储器的特性。
附图说明
图1是图示包括相变层的相变存储器剖面的图面。
图2是根据本发明实施例，图示PRAM物质沉积过程的流程图。
图3是根据本发明实施例，图示沉积PRAM物质的工序模样的图面。
图4是根据本发明实施例的热处理条件，图示相变层沉积厚度的示意图。
图5是根据本发明实施例的等离子条件，图示相变层沉积厚度的示意图。
图6是图示表面氮化处理后沉积相变层前的时间延迟，及由于此发生自然氧化层的区间的时间经过示意图。
图7是根据本发明实施例，以单一的工序进行表面氮化处理及沉积相变层时的时间经过示意图。
图8是根据本发明实施例，图示在处理腔室内同时执行沉积相变层及氮化处理等离子表面的基板处理装置的图面。
图9是根据本发明实施例，图示另外具备表面氮化处理的等离子腔室的基板处理装置的图面。
图10是根据本发明实施例，图示另外具备表面氮化处理的热处理腔室的基板处理装置的图面。
具体实施例方式
以下，参照附图，将更加详细地说明本发明的实施例。但是，本发明并不限制于在以下公开的实施例，而是可以相互不同的多样的形态实现，本实施例只是使本发明的公开更加完整，并且为了完整的告知具有通常知识的技术人员本发明的范畴所提供，在图面上相同符号称为相同要素。
图2是根据本发明实施例，图示PRAM物质沉积过程的流程图。图3是根据本发明实施例，图示沉积PRAM物质的工序模样的图面。
相变存储器(PRAM)，根据从施加的电流发生的热，具有变化其结晶状态的相变层。作为适用于现在相变存储器的相变层，主要利用有锗(Ge)、锑(Sb)、碲(Te)构成的硫族化合物(Ge-Sb-Te，GST)。如同锗-锑-碲(GST)薄膜的相变层，根据供应的电流大小及时间发生的热，变化其结晶结果。这种相变层与在非晶质状态具有高非电阻相反，在结晶状态具有低非电阻，因此可使用为存储装置的数据保存媒体。
为了在所述相变存储器(PRAM)形成相变层，首先配置基板S210。所述基板可具有200mm、300mm等的大小，具有在形成图案基板上形成下部电极的过程(S220)。
为了形成所述下部电极S220，首先如图3(a)所示，在基板100上部形成SiN绝缘层200(S221)。虽然未在图面图示，但是在基板100与
绝缘层200之间可介入存取(access)元件，并且所述存取元件可利用例如PN二极管。使其与所述存取元件选择性的连接，在所述绝缘层200内形成下部电极(BE，BottomElectrode)。
为了形成下部电极，如图3(b)在所述绝缘层200内，利用掩模图案在待形成下部电极的位置，形成下部电极接触孔301(S222)。之后，如图3(c)沉积由TiN、TiSiN的氮化层300a构成的导电层S223后，如图3(d)剩下下部电极接触孔301的氮化层，执行清除其余氮化层的蚀刻(S224)，进而可形成下部电极300。即，沉积TiN、TiSiN的氮化层后，根据化学蚀刻(chemical etching)只剩下待形成下部电极的领域，清除其余的氮化层，进而在下部电极接触孔位置可形成由氮化层构成的下部电极。
另一方面，根据所述化学蚀刻形成下部电极300后，如图3(e)所示如同利用含有H2气体的等离子清洁(Plasma cleaning)，执行表面处理。通过形成下部电极过程，执行清除在基板表面形成或残留的杂质(例如，自然氧化层或碳)的表面处理。这种表面处理，为了清除氧化层等的杂质，由H2等离子清除等构成，蚀刻后由于剩下的杂质会降低PRAM的转换速度，因此执行H2等离子清洁清除杂质。
但是，若进行H2等离子清洁的表面处理，如图3(f)所示存在在薄膜表面生成氢气(H)结合350的问题。根据物理性气相沉积(PVD)方式，沉积以锗-锑-碲(GST)薄膜构成的相变层的情况，受到根据薄膜表面的氢气(H)粘结的影响不大因此不成问题，但是根据化学性气相沉积(CVD)方式沉积相变层的情况，根据薄膜表面的氢气(H)结合，发生改变薄膜沉积特性的问题。即，根据薄膜表面的氢气(H)结合改变沉积特性，给生长时间(incubationtime)、方向性带来很大的影响，给量产性带来不良影响。
为了防止根据由这种H2等离子清洁发生的H结合改变沉积特性，在本发明的实施例如图3(f)所示，具有在完成H2等离子清洁后，增加清除氢气(H)结合的表面氮化处理工序(S240)。
所述表面氮化处理，作为如图3(g)所示根据H2等离子清洁将粘贴在上部面的氢气(H)结合350替换为氮气(N)结合的前处理工序。由于此，可带来减少生长时间(incubationtime)及增加量产性的效果。
所述表面氮化处理可由两种方式构成，但是在含有氮气环境，可由热处理(anneal)方式或等离子(plasma)处理方式构成。
通过所述热处理的表面氮化处理，在上部面流出包括如同NH3的氮气(N)的气体进行热处理，进而进行表面氮化处理。通过这种热处理方式的表面氮化处理，根据增加热处理(anneal)的温度及时间及压力，增厚由在之后沉积的锗-锑-碲(GST)薄膜构成的相变层的厚度。图4为在基板上部流出1000(sccm)流量的NH3，增大热处理温度、时间、压力直到流出时的相变层厚度的测量结果示意图，可以知道在温度500(℃)、压力5(Torr)、5分钟的条件的热处理开始沉积相变层，在温度700(℃)、压力8(Torr)、10分钟的条件的热处理，相变层已具有意义的的厚度。
另一方面，通过等离子的表面氮化处理，将包括如同NH3的氮气(N)的气体为等离子气体进行表面处理。在300(℃)环境下进行包括氮气(N)的等离子处理的情况，如图5所示相变层厚度具有的厚度，可以知道比温度700(℃)、压力8(Torr)、10分钟的条件进行热处理时形成厚两倍左右的相变层。这为，根据表面氮化处理，可以知道等离子处理可在比热处理低的温度执行。
热处理条件，以500～900℃、压力1～10Torr条件在各个条件以下进行时，氮化的反应性低且在氮化的效率性低，并且在900℃以上的温度，可为下部膜可为发生起重(lifiting)的原因。
在等离子条件，常温～500℃、压力1～10Torr、等离子(Plasma)处理时间为1～30分钟以内，其以上增加等离子时间(Plasma time)的情况，可为下部层发生损伤(damage)的原因。
如上所述，完成表化处理面氮(S240)后，具有如图3(h)所示具有下部电极的绝缘层200上部，沉积纯相变成分，例如至少具有Ge、Sb、及Te成分中的某一种的相变层400的工序(S250)。
所述相变层400，可利用在如同GaSb、InSb、InSe、Sb2Te3、GeTe的2元素化合物；如同GeSbTe、GaSbTe、InSbTe、SnSb2Te4、InSbTe的3元素化合物；如同AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、Te81Ge15Sb2S2的4元素化合物中选择的一种，并且在本实施例形成包括Ge、Sb及/或Te成分的锗-锑-碲(GST)薄膜。
这种相变层400，例如以CVD(Chemical Vapor Deposition)、ALD(Atomic LayerDeposition)或PVD(Physical Vapor Deposition)方式，在特定温度条件可形成约至厚度。例如，相变层以CVD或ALD方式形成的情况，所述相变层可在约150(℃)至300(℃)的温度范围内形成，以PVD方式形成相变层的情况，可在比所述CVD或ALD方式低的温度形成。
另外，所述相变层400，沉积当时使其具有非晶质状态，可以100(℃)至210(℃)温度沉积。这种情况，沉积相变层后可连续执行热处理工序。热处理工序使所述相变层的结晶为稳定的状态，例如可以200(℃)至300(℃)进行。
如上所述，形成相变层400后，如图3(i)所示在相变层230a上形成上部电极(S260)。优选为上部电极可以Ti/TiN层形成，所述Ti/TiN层例如可以CVD方式形成。
另一方面，如上说明表面氮化处理后，沉积如同锗-锑-碲(GST)薄膜的相变层，但是现有的相变层(GST薄膜)沉积设备的情况，在相变层(GST薄膜)沉积设备，不具备为了表面氮化处理的热处理装置或等离子发生装置。如果，通过另外的热处理装置或等离子发生装置，作为单一工序执行表面氮化处理的情况，如图6所示发生工序间时间延迟(timedelay)及自然氧化层的可能性高。
为了不使这种自然氧化层形成，如图7所示表面氮化处理工序与相变层沉积工序应以连续的工序构成，为此，本发明的实施例与图8及图9一起，详述使表面处理工序与相变层沉积工序同时进行的基板处理装置。
图8是根据本发明实施例，图示在处理腔室内同时执行沉积相变层及氮化处理等离子表面的PRAM基板处理装置的图面。
根据本发明实施例的基板处理装置，包括积载箱10、大气移送腔室20、装载锁定腔室30(L/C)、真空移送腔室40(T/C)、等离子处理腔室50(P/C)。在积载箱10，设置收纳多个基板的盒子(未图示)。在大气移送腔室20，可设置为了移送基板的移送臂21，并且设置基板可暂时待机的缓冲用盒子(未图示)。装载锁定腔室30，是为了将大气移送腔室20与真空移送腔室40相互分离，此装载锁定腔室30装载及卸载缓冲用推车22内的多个基板，并且在大气状态与真空状态之间变换。真空移送腔室40以如同正四角形的多角面形态形成，配置为了在内部移送基板的基板移送机器人41。在多个面中某一面结合所述装载锁定腔室30，还有真空移送腔室40的内部除需要布置或维护的情况以外，一直维持真空状态。
等离子处理腔室50，通过CVD或ALD沉积，在基板沉积锗-锑-碲(GST)薄膜的相变层的处理腔室，对在真空移送腔室传达的基板，将锗(Ge)、锑(Sb)、碲(Te)为源气体，根据CVD沉积或ALD沉积方式执行沉积相变层。等离子处理腔室50，也是除特别的情况以外维持真空状态。
另一方面，所述等离子处理腔室50，之前在形成下部电极的基板表面沉积相变层，因此对作为前处理工序形成下部电极的基板表面，首先执行氮化处理等离子表面。为此，包括氮气(N)的等离子气体，直接在基座与气体喷射手段(例如，喷头)之间的基板处理空间提供。另外，所述等离子气体在腔室外部，以引入基板处理空间的RPG(Remote PlasmaGenerator，远程等离子体发生器)方式提供。
如上所述，在称为等离子处理腔室50的相同腔室内，没有移送基板将表面氮化处理及沉积相变层以原位(in-suit)进行工序，进而进行氮化处理后沉积相变层之前，没有发生时间延迟可防止在表面形成自然氧化层。
另一方面，若为了表面氮化处理的等离子不在处理腔室构成，而是通过另外的腔室构成，如图9所示使作为为了表面氮化处理的氮化处理腔室，使等离子腔室70另外的具备在真空移送腔室周围表面。
具有图9的构造的情况，在处理腔室60移送基板之前，将基板移送至等离子腔室70，通过氮化等离子首先经过称为氮化表面的前处理工序后，经过真空移送腔室40将基板移送至处理腔室60沉积相变层。
另一方面，根据表面氮化处理，除等离子处理方式以外可通过热处理进行表面氮化处理。为了热处理，如在上述图4说明优选为加热至700(℃)以上的温度。但是，CVD或ALD方式处理腔室，根据源气体及反应气体的沉积，一般基座的加热手段只能提高至300(℃)的温度，因此现有的处理腔室无法执行通过热处理的表面氮化处理。
因此，在处理腔室沉积相变层之前，为了通过待进行热处理的表面氮化处理，如图10所示作为氮化处理腔室具备另外的热处理腔室80。所述热处理腔室80，作为提供符合于表面氮化处理的温度(例如700℃)的腔室，设置在真空移送腔室40的多个面中的某一面。
具有图10构成的情况，在处理腔室60移送基板之前，将基板移送至热处理腔室80，首先经过称为通过热处理的表面氮化处理的前处理工序后，经过真空移送腔室40将基板移送至处理腔室60。
参照附图与前述的优选实施例说明了本发明，但是本发明并非限定于此，根据后述的权利要求被限定。因此，在具有本技术领域的通常知识的技术人员，在不超过后述的权利要求范围的技术思想的范围内，可多样的变形计修改本发明。

Claims (11)

1.基板处理方法，用于制造相变存储器，其特征在于，包括：
在形成图案的基板形成下部电极的过程；
在所述形成下部电极后，清除在基板表面生成或残留的杂质的表面处理过程；
对所述清除杂质的基板表面执行氮化处理的过程；
在所述下部电极上按顺序沉积相变层及上部电极的过程；
所述表面处理，利用含有H2的气体进行等离子处理。
2.根据权利要求1所述的基板处理方法，其特征在于，
所述形成下部电极的过程，包括：
在基板沉积绝缘层后，形成待形成下部电极的下部电极接触孔的过程；
在形成所述接触孔的基板表面沉积氮化层的过程；
所述下部电极接触孔的氮化层除外，清除其余的氮化层的过程。
3.根据权利要求1或2所述的基板处理方法，其特征在于，
所述氮化处理，在含有氮气的环境进行热处理或等离子处理。
4.根据权利要求3所述的基板处理方法，其特征在于，
所述热处理，至少流出N2、N2O、NH3气体中的一种执行。
5.根据权利要求4所述的基板处理方法，其特征在于，
所述热处理为在8Torr以上的压力条件、700℃以上的温度条件进行处理。
6.根据权利要求4或5所述的基板处理方法，其特征在于，
所述热处理，以1000sccm流量，至少将N2、N2O、NH3气体中的一种流出10分钟进行处理。
7.根据权利要求3所述的基板处理方法，其特征在于，
利用所述等离子处理的氮化处理为，至少以N2、N2O、NH3气体中的一种等离子化进行处理。
8.根据权利要求7所述的基板处理方法，其特征在于，
利用所述等离子处理的氮化处理为，在300℃以上的温度条件进行处理。
9.根据权利要求1所述的基板处理方法，其特征在于，
所述相变层，至少由锗(Ge)、锑(Sb)及碲(Te)中的一种构成的化合物。
10.根据权利要求9所述的基板处理方法，其特征在于，
所述相变层，在GaSb、InSb、InSe、Sb2Te3、GeTe中任一种的2元素化合物；GeSbTe、GaSbTe、InSbTe、SnSb2Te4、InSbTe中任一种的3元素化合物；AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、Te81Ge15Sb2S2中任一种的4元素化合物中，至少由其中一种构成的化合物。
11.根据权利要求1或9所述的基板处理方法，其特征在于，
所述下部电极及所述上部电极为，包括氮(N)的化合物。
CN201280053239.4A 2011-10-31 2012-10-30 基板处理装置及方法 Active CN103918070B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020110112128A KR101907972B1 (ko) 2011-10-31 2011-10-31 기판처리장치 및 방법
KR10-2011-0112128 2011-10-31
PCT/KR2012/008969 WO2013066015A1 (ko) 2011-10-31 2012-10-30 기판처리장치 및 방법

Publications (2)

Publication Number Publication Date
CN103918070A CN103918070A (zh) 2014-07-09
CN103918070B true CN103918070B (zh) 2017-02-22

Family

ID=48192316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280053239.4A Active CN103918070B (zh) 2011-10-31 2012-10-30 基板处理装置及方法

Country Status (5)

Country Link
US (1) US9793476B2 (zh)
JP (1) JP5933739B2 (zh)
KR (1) KR101907972B1 (zh)
CN (1) CN103918070B (zh)
WO (1) WO2013066015A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150061065A (ko) * 2013-11-25 2015-06-04 주성엔지니어링(주) 터치패널 제조 장치, 시스템 및 방법
KR20160092699A (ko) * 2015-01-28 2016-08-05 에스케이하이닉스 주식회사 저항변화 메모리 장치의 제조 방법
WO2016194092A1 (ja) * 2015-05-29 2016-12-08 株式会社日立製作所 半導体記憶装置及びその製造方法並びに半導体記憶装置の製造装置
CN106784384A (zh) * 2017-01-06 2017-05-31 昆山工研院新型平板显示技术中心有限公司 柔性显示器及其制备方法
JP6616365B2 (ja) * 2017-09-11 2019-12-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
KR102550099B1 (ko) * 2018-08-23 2023-06-30 삼성전자주식회사 가변 저항 메모리 소자
US11723294B2 (en) * 2020-06-25 2023-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method for fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123219A (zh) * 2005-08-12 2008-02-13 株式会社半导体能源研究所 显示设备和制造显示设备的方法
CN101162758A (zh) * 2006-10-13 2008-04-16 三星电子株式会社 包含相变层表面处理工艺的制造相变存储装置的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6093645A (en) * 1997-02-10 2000-07-25 Tokyo Electron Limited Elimination of titanium nitride film deposition in tungsten plug technology using PE-CVD-TI and in-situ plasma nitridation
US6294832B1 (en) * 2000-04-10 2001-09-25 National Science Council Semiconductor device having structure of copper interconnect/barrier dielectric liner/low-k dielectric trench and its fabrication method
KR100431740B1 (ko) * 2001-09-14 2004-05-17 주식회사 하이닉스반도체 고유전막을 구비한 반도체소자 및 그 제조 방법
JP4001498B2 (ja) 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
JP3810718B2 (ja) * 2002-08-30 2006-08-16 富士通株式会社 半導体装置の製造方法
KR100538806B1 (ko) 2003-02-21 2005-12-26 주식회사 하이닉스반도체 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법
EP1742273A4 (en) * 2004-04-09 2008-07-09 Tokyo Electron Ltd METHOD FOR FORMING GRID ISOLATION FILM, STORAGE MEDIUM, AND COMPUTER PROGRAM
KR100618855B1 (ko) * 2004-08-02 2006-09-01 삼성전자주식회사 금속 콘택 구조체 형성방법 및 이를 이용한 상변화 메모리제조방법
JP4786495B2 (ja) * 2005-11-24 2011-10-05 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
US7511984B2 (en) * 2006-08-30 2009-03-31 Micron Technology, Inc. Phase change memory
CN101443477B (zh) * 2006-10-19 2011-05-11 东京毅力科创株式会社 Ti类膜的成膜方法
KR101097112B1 (ko) 2006-11-02 2011-12-22 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 박막의 ｃｖｄ/ａｌｄ용으로 유용한 안티몬 및 게르마늄 착체
US20080116543A1 (en) * 2006-11-17 2008-05-22 Shrinivas Govindarajan Semiconductor devices and methods of manufacture thereof
KR100818711B1 (ko) * 2006-12-07 2008-04-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100846506B1 (ko) * 2006-12-19 2008-07-17 삼성전자주식회사 Ｐｎ 다이오드를 포함하는 상변화 메모리 소자와 그 제조및 동작 방법
KR100896180B1 (ko) * 2007-01-23 2009-05-12 삼성전자주식회사 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법
JP2008288408A (ja) * 2007-05-18 2008-11-27 Panasonic Corp 半導体装置及びその製造方法
US8420456B2 (en) * 2007-06-12 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing for thin film transistor
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR101480292B1 (ko) 2008-03-17 2015-01-12 삼성전자주식회사 상변화막을 포함하는 반도체 소자의 형성 방법
KR20100006680A (ko) 2008-07-10 2010-01-21 주식회사 하이닉스반도체 하부 전극 콘택 구조를 포함하는 상변화 메모리 소자 및 그제조 방법
US7888155B2 (en) * 2009-03-16 2011-02-15 Industrial Technology Research Institute Phase-change memory element and method for fabricating the same
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
KR20110035061A (ko) * 2009-09-29 2011-04-06 삼성전자주식회사 상변화 메모리 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123219A (zh) * 2005-08-12 2008-02-13 株式会社半导体能源研究所 显示设备和制造显示设备的方法
CN101162758A (zh) * 2006-10-13 2008-04-16 三星电子株式会社 包含相变层表面处理工艺的制造相变存储装置的方法

Also Published As

Publication number Publication date
KR20130047230A (ko) 2013-05-08
WO2013066015A1 (ko) 2013-05-10
JP2015505420A (ja) 2015-02-19
US20150037929A1 (en) 2015-02-05
KR101907972B1 (ko) 2018-10-17
US9793476B2 (en) 2017-10-17
CN103918070A (zh) 2014-07-09
JP5933739B2 (ja) 2016-06-15

Similar Documents

Publication Publication Date Title
CN103918070B (zh) 基板处理装置及方法
KR100585175B1 (ko) 화학 기상 증착법에 의한 ＧｅＳｂＴｅ 박막의 제조방법
US9978937B2 (en) Methods of forming and using materials containing silicon and nitrogen
KR100695168B1 (ko) 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
US8062977B1 (en) Ternary tungsten-containing resistive thin films
JP5373056B2 (ja) カルコゲナイド薄膜の形成方法
JP2008131046A (ja) 低温蒸着が可能なゲルマニウム前駆体を用いた相変化層の形成方法及びその方法を用いた相変化メモリ素子の製造方法
JP2011114344A (ja) 可変抵抗メモリ装置の製造方法及び可変抵抗メモリ装置
US20080194106A1 (en) Method of forming a titanium aluminum nitride layer and method of manufacturing a phase-change memory device using the same
CN109136880A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP5334400B2 (ja) 相変化層の表面処理工程を含む相変化メモリ素子の製造方法
US20200381623A1 (en) Methods of forming silicon nitride encapsulation layers
US8802536B2 (en) Phase-change memory device and method of fabricating the same
WO2012166255A1 (en) Method to selectively grow phase change material inside a via hole
KR20060076262A (ko) 상변화 메모리 제조 장치 및 이를 이용한 상변화 메모리장치 제조 방법
US8703237B2 (en) Methods of forming a material layer and methods of fabricating a memory device
US8124445B2 (en) Confined resistance variable memory cell structures and methods
US20240057347A1 (en) Metal chalcogenide film, memory element including same, and method for manufacturing phase-change heterolayer
US20090263934A1 (en) Methods of forming chalcogenide films and methods of manufacturing memory devices using the same
KR20090111742A (ko) 칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의제조방법
US20230115806A1 (en) Halogenation-based gapfill method and system
KR101061077B1 (ko) 상변화 메모리 소자의 상변화막 형성 방법
KR20100002792A (ko) 상변화 메모리 소자 보호막 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
CB02 Change of applicant information

Address after: Gyeonggi Do Korea Pyeongtaek paint 78-40 (jije Dong strange street)

Applicant after: Lap Yi Cmi Holdings Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: WONIK IPS Co.,Ltd.

COR Change of bibliographic data
TA01 Transfer of patent application right

Effective date of registration: 20160726

Address after: South Korea Gyeonggi Do Ping Ze Zhenwei Zhenwei group produced 75 road surface

Applicant after: WONIK IPS Co.,Ltd.

Address before: Gyeonggi Do Korea Pyeongtaek paint 78-40 (jije Dong strange street)

Applicant before: Lap Yi Cmi Holdings Ltd.

C14 Grant of patent or utility model
GR01 Patent grant