CN101162758A - 包含相变层表面处理工艺的制造相变存储装置的方法 - Google Patents
包含相变层表面处理工艺的制造相变存储装置的方法 Download PDFInfo
- Publication number
- CN101162758A CN101162758A CNA2007100960843A CN200710096084A CN101162758A CN 101162758 A CN101162758 A CN 101162758A CN A2007100960843 A CNA2007100960843 A CN A2007100960843A CN 200710096084 A CN200710096084 A CN 200710096084A CN 101162758 A CN101162758 A CN 101162758A
- Authority
- CN
- China
- Prior art keywords
- phase change
- change layer
- described method
- coating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000000126 substance Substances 0.000 claims abstract description 13
- 239000002243 precursor Substances 0.000 claims description 25
- 239000002994 raw material Substances 0.000 claims description 24
- 239000012782 phase change material Substances 0.000 claims description 23
- 239000003153 chemical reaction reagent Substances 0.000 claims description 21
- 238000000576 coating method Methods 0.000 claims description 20
- 125000000217 alkyl group Chemical group 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 19
- 238000010926 purge Methods 0.000 claims description 17
- 238000004381 surface treatment Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- NXKGJIRLCQBHFD-UHFFFAOYSA-N CO[SiH](OC)CC(C)C Chemical compound CO[SiH](OC)CC(C)C NXKGJIRLCQBHFD-UHFFFAOYSA-N 0.000 claims description 5
- ZMAPKOCENOWQRE-UHFFFAOYSA-N diethoxy(diethyl)silane Chemical compound CCO[Si](CC)(CC)OCC ZMAPKOCENOWQRE-UHFFFAOYSA-N 0.000 claims description 5
- VHPUZTHRFWIGAW-UHFFFAOYSA-N dimethoxy-di(propan-2-yl)silane Chemical compound CO[Si](OC)(C(C)C)C(C)C VHPUZTHRFWIGAW-UHFFFAOYSA-N 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 82
- 239000011247 coating layer Substances 0.000 abstract description 4
- 238000000231 atomic layer deposition Methods 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 description 27
- 239000007789 gas Substances 0.000 description 24
- 239000012535 impurity Substances 0.000 description 24
- 229910000618 GeSbTe Inorganic materials 0.000 description 19
- 239000000758 substrate Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 150000002902 organometallic compounds Chemical class 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229910020175 SiOH Inorganic materials 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 238000002083 X-ray spectrum Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005804 alkylation reaction Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
提供一种包含相变层表面处理工艺的制备相变存储装置的方法，所述方法包含：在形成相变层之前，在其上欲形成相变层的底层表面上形成涂层，其中所述涂层具有有助于烷基容易地粘附到所述底层表面的化学结构。在形成涂层之后，采用原子层沉积(ALD)法形成相变层。
Description
技术领域
本发明涉及一种制造半导体存储装置的方法，更具体地，涉及一种包含相变层表面处理工艺的制造相变存储装置的方法。
背景技术
相变材料是指根据温度的变化能够在晶态和非晶态之间转变的一类材料。相变材料的晶态和非晶态是可逆的。也就是说，相变材料能够从晶态转变为非晶态，或者能够从非晶态转变为非晶态。相变材料在晶态的电阻低于其在非晶态的电阻。相变材料两种状态的电阻明显不同。
相变存储装置(可称为PRAM)是一种用上述相变材料作为存储结点(storage node)的存储装置。
通常，PRAM包括晶体管和与所述晶体管电连接并且包含相变材料的存储结点。通过利用相变材料非晶态和晶态之间电阻的差异PRAM实现作为存储器的功能。目前，能够用于PRAM中的各种类型的相变材料是已知的。所述材料之一是GeSbTe(GST)合金。
与其他类存储装置一样，PRAM也必须降低其操作电流。在PRAM中，将相变材料由晶态转变为非晶态的电流称为复位电流(reset current)，而将相变材料由非晶态转变为晶态的电流称为置位电流(set current)。
用于将相变材料从晶态转变为非晶态的温度应当高于相变材料的熔点。因此，复位电流是将相变材料的温度提高到熔点以上的电流。
为了将相变材料由非晶态转变为晶态，需要将相变材料的温度提高到预定温度之上，而该预定温度大大低于相变材料的熔点。因此，复位电流大大高于置位电流。可以用于PRAM中的晶体管的性质可能受到复位电流大小的限制。因此，即使是从降低功耗和提高PRAM集成度的方面考虑，也需要降低PRAM的复位电流。此外，在这种情况下，复位电流应当高于置位电流。
广泛用作PRAM的相变材料的GeSbTe(GST)层通常是采用物理气相沉积(PVD)法形成的。
但是，当采用PVD法形成GST层时，GST层的生长难以控制，并且沉积速率低。此外，GST层的致密化可能降低。
采用原子层沉积(ALD)法形成GST层可在一定程度上克服上述问题。
但是，即使在采用ALD法形成GST层时，仍然可能出现下述问题。
也就是说，GST层不仅在底部电极接触(BEC)上形成，而且在BEC周围的硅氧化物层上也会形成。此外，用有机金属化合物作为GST层的原材料来形成GST层。所述有机金属化合物具有烷基。由于有机金属化合物在低温下不容易吸附在硅氧化物层上，因此GST层的厚度不恒定，并且GST层的阶梯覆盖性(step coverage)下降。
发明内容
本发明提供一种制备相变存储装置的方法，以确保相变层具有恒定的厚度和良好的阶梯覆盖性，并降低复位电流。
根据本发明的一个方面，本发明提供一种包含相变层表面处理工艺的制备相变存储装置的方法，所述方法包含：在形成相变层之前，在其上欲形成相变层的底层表面上形成涂层，其中所述涂层具有有助于烷基容易地粘附到所述底层表面的化学结构。
所述相变层的形成可以包含使用原子层沉积(ALD)法。
所述涂层可以采用浸渍涂布法或旋涂法形成。
所述涂层可以采用ALD法形成。
所述涂层可以采用选自由(烷基)x(OR)y(Cl)zSi(x+y+z＝4，y≥1)表示的物质作为试剂而形成。
所述试剂可以是选自由二乙基二乙氧基硅烷、二异丙基二甲氧基硅烷和二异丁基二甲氧基硅烷组成的组中的一种。
所述涂层可以作为一层原子层形成。
所述相变层的形成可以进一步包含：提供多种相变层原材料中的至少一种；提供第一吹扫气体；提供反应气体；和提供第二吹扫气体。
所述反应气体可以是H2气体或等离子体。
所述原材料可以包括含有Ge和烷基的前体、含有Sb和烷基的前体，和含有Te和烷基的前体。
所述方法可以包含，在形成涂层前，在底层中形成通孔，和在所述通孔中填充导电充塞物(plug)。
所述方法可以进一步包含：形成涂层之前，在底层中形成通孔；其中形成相变层包含在用涂层涂覆的底层的通孔中填充相变层。
所述方法可以进一步包含除去底层上表面上形成的相变材料层。
根据本发明，能够形成恒定的相变层厚度，而不管其下层的结构如何，并且能获得良好的阶梯覆盖性。此外，能够降低复位电流，从而提高PRAM的集成度。
附图说明
通过参考附图对本发明的示例性实施方案进行详细描述，本发明的上述和其他特征以及优点将变得更加显而易见，其中：
图1至3示出了制备本发明实施方案的相变存储装置的方法的横截面示意图；
图4示出了在图1至3所示的本发明实施方案的相变存储装置的制备中，应用原子层沉积(ALD)法形成相变层的方法；
图5至7示出了在制备图1至3所示的本发明实施方案的相变存储装置的方法中，用于表面处理其上将要形成相变层的底层的试剂的化学结构示意图；
图8至10示出了底层化学结构的示意图，所述底层的表面用根据本发明实施方案的图5至7中的试剂处理；
图11至13示出了根据本发明的实施方案，当应用ALD法形成相变材料时作为原材料提供的前体的化学结构示意图；
图14是采用制备图1至3所示的相变存储装置的方法制得的相变层的透射电子显微(TEM)图像；
图15示出了采用透射电子显微镜-能量色散X射线光谱(TEM-EDX)法测得的相变层组成的分析结果示意图；和
图16和17示出了其中相变层在与图1至3中所示的相变储存装置相比，在不同位置上形成的相变储存装置的横截面示意图。
具体实施方式
现在参考显示了本发明的示例性实施方案的附图更详细地描述本发明。为了清楚起见，放大了附图中所示的层或区域的厚度。
图1至3示出了制备本发明实施方案的相变存储装置的方法的横截面示意图。
参考图1，栅极绝缘层42和栅极44顺序堆叠在基底40的给定区域上。将导电杂质离子注入到定义活性区域的场氧化层(未示出)与栅极44之间的基底40中，形成第一杂质区A1和第二杂质区A2。第一杂质区Al和第二杂质区A2由栅极44分开。第一杂质区A1和第二杂质区A2的导电杂质的极性与掺杂在基底40中的杂质的极性相反。例如，当基底40是p-型基底时，则第一杂质区A1和第二杂质区A2的导电杂质可以是n-型杂质。第一杂质区A1和第二杂质区A2可具有各种形状。例如，对于第一杂质区A1和第二杂质区A2之一，第一杂质区A1可以是源极区，则另一个可以是漏极区。基底40、第一杂质区A1和第二杂质区A2和栅极44形成场效应晶体管(FET)(后面称作晶体管)。覆盖晶体管的第一绝缘夹层46在基底40上形成。在第一绝缘夹层46中形成暴露第一杂质区A1的接触孔h1。接触孔h1可以在暴露第二杂质区A2而不是第一杂质区A1的位置上形成。用导电充塞物50填充接触孔h1。
参考图2，在第一绝缘夹层46上形成覆盖导电充塞物50的暴露的上表面的底部电极60。底部电极60也起到衬垫(pad)的作用。在第一绝缘夹层46上形成覆盖底部电极60的第二绝缘夹层62。第二绝缘夹层62可以由二氧化硅(SiO2)形成。第二绝缘夹层62可以由与第一绝缘夹层46相同的材料形成。在第二绝缘夹层62中形成暴露底部电极60上表面的通孔h2。然后用底部电极接触(BEC)层64填充通孔h2。BEC层64由导电充塞物形成。用BEC层64填充通孔h2，并且用预定的试剂处理在其上将要形成相变层的第二绝缘夹层62的上表面。表面处理的目的是为了在堆叠相变层时有助于相变层的原材料易于粘附于第二绝缘层62上。可以采用浸渍涂布法或旋涂法实施表面处理工艺。在采用浸渍涂布法或旋涂法进行表面处理的过程中，使用试剂涂布第二绝缘夹层62的上表面。优选尽可能薄地涂布试剂，并且优选涂布形成试剂的一层原子层。通过表面处理，在第二绝缘夹层62的上表面上形成涂布层(未示出)。
所述试剂可以是由(烷基)x(OR)y(Cl)zSi表示的物质组。该物质组中的下标x、y和z满足等式x+y+z＝4(y≥1)。所述试剂例如可以是二乙基二乙氧基硅烷、二异丙基二甲氧基硅烷和二异丁基二甲氧基硅烷中的一种。
图5示出了二乙基二乙氧基硅烷的化学结构，图6示出了二异丙基二甲氧基硅烷的化学结构，图7示出了二异丁基二甲氧基硅烷的化学结构。
由SiO2形成的第二绝缘夹层62与试剂之间的反应可以用下述反应式表示。
[反应式]
SiOR+SiOH→Si-O-Si+ROH
其中，R指甲基或乙基。
图8至图10示出了采用上述试剂表面处理第二绝缘夹层62的上表面之后，第二绝缘夹层62的上表面的状态。
图8示出了当使用二乙基二乙氧基硅烷作为试剂时第二绝缘夹层62的上表面的状态，图9示出了使用二异丙基二甲氧基硅烷作为试剂时的情况，图10示出了使用二异丁基二甲氧基硅烷作为试剂时的情况。
参考图8至10，试剂与由SiO2形成的第二绝缘夹层62的上表面反应，在所述第二绝缘夹层62的上表面上形成易于吸附烷基的结构。
可以用原子层沉积(ALD)法代替试剂在底层上的涂覆工艺，所述底层也即在其上将要形成相变层的第二绝缘夹层62的上表面。当采用ALD法沉积试剂时，所述试剂能作为一层原子层形成。
如上所述，用试剂对第二绝缘夹层62的上表面进行表面处理，然后，如图3所示，在所述第二绝缘夹层62的上表面上顺序形成相变层66和上部电极68。形成相变层66以覆盖BEC层64的上表面。相变层66可以由GeSbTe(GST)或另外的相变材料形成。相变层66可以用ALD法形成。
图4示出了应用ALD法形成相变层66的工艺。在图4中，将相变层66当作GST层。此外，表面处理后，将基底40装入腔室中进行原子层沉积。另外，在原子层沉积过程中，维持基底40的温度在200～300℃，维持腔室的压力为0.1～10托(torr)。
参考图4，在第一操作S1中，以预定时间向腔室提供相变层66的第一原材料。所述第一原材料可以是含锗Ge的第一前体、含锑Sb的第二前体和含碲的第三前体之一。
为了方便起见，将第一至第三原材料称作第一至第三前体。第一前体可以是含有烷基的Ge(烯丙基)4。第二前体可以是含有烷基的Sb(iPr)3。第三前体可以是含有烷基的Te(iPr)3。此处，iPr指的是异丙基。图11示出了第一前体的化学结构，图12和图13分别示出了第二和第三前体的化学结构。
如上所述，第一至第三前体都含有烷基，并且经表面处理后，第二绝缘夹层62上表面的表面状态具有能够容易地吸附烷基的化学结构，因而在第二绝缘夹层62的上表面上可以选择性地吸附第一至第三前体。
在实施第一操作S1后，将吹扫气体提供到腔室中(操作S2)。此处，可以用氩(Ar)气作为吹扫气体。使用吹扫气体，除去物理吸附在第二绝缘夹层62上表面上的第一前体。
在实施第二操作S2后，将反应气体提供到腔室中。此处，可以用H2作为反应气体。等离子体可以代替H2以促进反应。换句话说，可以采用等离子体增强的ALD法形成相变层66。
在实施第三操作S3后，将吹扫气体提供到腔室中(操作S4)。从而使残留在所述腔室中的H2被排放到外面。操作S4的吹扫气体可以与操作S2的吹扫气体相同。
在实施第四操作S4后，将第二原材料(第二前体)提供到腔室中。(操作5)。
然后顺序实施提供吹扫气体(操作S6)、提供反应气体(操作S7)和提供吹扫气体(操作S8)的操作。可以分别以与操作S2至S4相同的方式实施操作S6至S8。
在实施操作S8后，将第三原材料(第三前体)提供到腔室中(操作S9)。
然后顺序实施提供吹扫气体(操作S10)、提供反应气体(操作S11)和提供吹扫气体(操作S12)的操作。可以分别以与操作S2至S4相同的方式实施操作S10至S12。
接着，以操作S1至S12作为一个周期，并重复进行，直至将相变层66堆叠至所需的厚度(操作13)。
当采用ALD法形成相变层66时，所述第一至第三原材料(第一至第三前体)可以同时提供，而不是如上述在不同的时间点提供。
例如，在操作S1期间，可以同时将第一和第二原材料(第一和第二前体)提供到腔室中。在操作S5期间，可以同时将第二和第三原材料(第二和第三前体)提供到腔室中。在操作S1期间，可以同时将第一至第三原材料(第一至第三前体)提供到腔室中。
每一周期，原材料的提供方法可以不同。例如，在一个周期，根据操作S1至S12提供原材料，然后在下一个周期期间可以在一个操作中同时提供第一和第二原材料、第二和第三原材料、第一和第三原材料或第一至第三原材料。
另外，在提供每种原材料后进行的提供吹扫气体、提供反应气体和提供吹扫气体的操作中，可以省略第二次提供吹扫气体。
发明人采用ALD法进行了以GST层作为相变层的实验。在该实验中，将基底的温度维持在250℃，以S1至S12作为一个周期计算，进行300个周期的原子层沉积。
图14示出了实验结果。
参考图14，在第二绝缘夹层62上形成具有恒定厚度的相变层100。
图15示出了由上述实验得到的相变层100的组成的分析结果。该分析使用TEM-EDX进行。
参考图15，相变层100含有Ge、Sb和Te。因此，可以看出，图14中具有恒定厚度的相变层100就是通常的GST层。
同时，参考图3，在第二绝缘夹层62上形成相变层66，以覆盖图3所示PRAM中的BEC层64的上表面。在根据本发明实施方案制备相变存储装置的方法中，复位电流随相变层66的形成位置而改变。
例如，如图16所示的，当不仅在第二绝缘夹层62的上表面的部分而且在通孔h2填充相变层66时，以及如图17所示的，仅仅在通孔h2中形成相变层66时，PRAM的复位电流，与通过常规方法制得的具有同样结构的常规PRAM相比，能够降低50％以上。
如上所述，根据本发明，在形成相变层之前，使用试剂处理其上将要形成相变层的底层的表面，制得相变存储装置。也就是说，将所述试剂优选作为一层原子层涂在底层表面上。因此，采用表面处理，所述底层表面获得了能够容易与烷基反应的化学结构。
因此，采用本发明所述形成相变存储装置的方法，在形成相变层时具有烷基的相变材料的原材料能够容易地粘附在底层上。另外，ALD法能够容易地控制层的堆叠厚度。
因而，相变层能够具有恒定的厚度。由于相变层的厚度均匀性与底层的结构无关，因而能够获得良好的相变层阶梯覆盖性。
此外，由于ALD法本身的特性，相变层能够以纳米尺度沉积，例如，沉积在图16和17所示的通孔h2中，因而，可以通过局部热处理发生相变。
如图16和17所示，当形成相变层66以填充通孔h2时，模拟结果显示复位电流降低50％或以上。
因此，采用本发明形成相变存储装置的方法，能够降低晶体管的最大允许电流量，由此减小晶体管的尺寸并提高相变存储装置的集成度。
尽管已经参考本发明的示例性实施方案对本发明进行了具体显示和描述，但本领域的普通技术人员将会理解，可以在其中进行形式和细节上的改变。例如，相变层的位置可以不同于图3、16和17所示的位置。另外，可以将BEC 64与第一杂质区A1直接接触而无底部电极60。因而，本发明的范围不应该受限于上述的实施方案，而应该由下述权利要求确定。
Claims (13)
1.一种包含相变层表面处理工艺的制备相变存储装置的方法，所述方法包含
在形成相变层之前，在其上欲形成相变层的底层表面上形成涂层，
其中所述涂层具有有助于烷基容易地粘附到所述底层表面的化学结构。
2.权利要求1所述的方法，其中所述相变层的形成包含使用原子层沉积(ALD)法。
3.权利要求1所述的方法，其中所述涂层采用浸渍涂布法或旋涂法形成。
4.权利要求1所述的方法，其中所述涂层采用ALD法形成。
5.权利要求1所述的方法，其中所述涂层采用选自由(烷基)x(OR)y(Cl)zSi(x+y+z＝4，y≥1)表示的物质作为试剂而形成。
6.权利要求5所述的方法，其中所述试剂选自二乙基二乙氧基硅烷、二异丙基二甲氧基硅烷和二异丁基二甲氧基硅烷中的一种。
7.权利要求1所述的方法，其中所述涂层作为一层原子层形成。
8.权利要求2所述的方法，其中所述相变层的形成进一步包含：
提供多种相变层原材料中的至少一种；
提供第一吹扫气体；
提供反应气体；和
提供第二吹扫气体。
9.权利要求8所述的方法，其中所述反应气体是H2气体或等离子体。
10.权利要求8所述的方法，其中所述原材料包括含有Ge和烷基的前体、含有Sb和烷基的前体，及含有Te和烷基的前体。
11.权利要求1所述的方法，其进一步包含，在形成涂层前：
在底层中形成通孔；和
在所述通孔中填充导电充塞物。
12.权利要求1所述的方法，其进一步包含：
形成涂层之前，在底层中形成通孔；
其中所述相变层的形成包含在用涂层涂覆的底层的通孔中填充相变层。
13.权利要求12所述的方法，其进一步包含除去底层上表面上形成的相变材料层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR100009/06 | 2006-10-13 | ||
| KR1020060100009A KR101169395B1 (ko) | 2006-10-13 | 2006-10-13 | 상변화층의 표면처리공정을 포함하는 상변화 메모리 소자의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101162758A true CN101162758A (zh) | 2008-04-16 |
| CN101162758B CN101162758B (zh) | 2011-09-14 |
Family
ID=39297633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100960843A Active CN101162758B (zh) | 2006-10-13 | 2007-04-13 | 包含相变层表面处理工艺的制造相变存储装置的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7754586B2 (zh) |
| JP (1) | JP5334400B2 (zh) |
| KR (1) | KR101169395B1 (zh) |
| CN (1) | CN101162758B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103918070A (zh) * | 2011-10-31 | 2014-07-09 | 圆益Ips股份有限公司 | 基板处理装置及方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2107798B1 (en) | 2008-04-04 | 2010-12-08 | Sony Corporation | Imaging apparatus, image processing apparatus, and exposure control method |
| KR101515544B1 (ko) * | 2008-04-18 | 2015-04-30 | 주식회사 원익아이피에스 | 칼코제나이드 박막 형성방법 |
| KR20100107345A (ko) | 2009-03-25 | 2010-10-05 | 삼성전자주식회사 | 반도체 메모리 장치 |
| KR101559912B1 (ko) | 2009-03-31 | 2015-10-13 | 삼성전자주식회사 | 상변화 메모리 소자의 형성방법 |
| JP5299260B2 (ja) * | 2009-12-24 | 2013-09-25 | 信越化学工業株式会社 | 固体材料の表面処理方法 |
| US8148197B2 (en) | 2010-07-27 | 2012-04-03 | Micron Technology, Inc. | Methods of forming germanium-antimony-tellurium materials and a method of forming a semiconductor device structure including the same |
| CN111564553A (zh) * | 2020-04-08 | 2020-08-21 | 中国科学院上海微系统与信息技术研究所 | 钽-锑-碲相变材料的沉积方法及存储器单元的制备方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10261574A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6569705B2 (en) * | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
| JP4031619B2 (ja) * | 2001-03-30 | 2008-01-09 | セイコーエプソン株式会社 | 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリ装置、強誘電体メモリ装置の製造方法 |
| US6770531B2 (en) | 2001-06-30 | 2004-08-03 | Intel Corporation | Adhesive material for programmable device |
| US6861267B2 (en) * | 2001-09-17 | 2005-03-01 | Intel Corporation | Reducing shunts in memories with phase-change material |
| US6885021B2 (en) | 2001-12-31 | 2005-04-26 | Ovonyx, Inc. | Adhesion layer for a polymer memory device and method therefor |
| US6512241B1 (en) * | 2001-12-31 | 2003-01-28 | Intel Corporation | Phase change material memory device |
| KR20040097179A (ko) | 2002-03-26 | 2004-11-17 | 티디케이가부시기가이샤 | 복합 하드코트층 부여 물체 및 복합 하드코트층의 형성 방법 |
| JP2003282829A (ja) * | 2002-03-27 | 2003-10-03 | Seiko Epson Corp | 強誘電体メモリ素子、その製造方法およびその製造装置 |
| WO2004040564A1 (ja) * | 2002-10-30 | 2004-05-13 | Tdk Corporation | 光情報媒体の評価方法及び光情報媒体 |
| JP2005086147A (ja) * | 2003-09-11 | 2005-03-31 | Sony Corp | 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法 |
| KR100652378B1 (ko) * | 2004-09-08 | 2006-12-01 | 삼성전자주식회사 | 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법 |
| KR100585175B1 (ko) * | 2005-01-31 | 2006-05-30 | 삼성전자주식회사 | 화학 기상 증착법에 의한 ＧｅＳｂＴｅ 박막의 제조방법 |
| JP4932268B2 (ja) * | 2005-02-10 | 2012-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| JP5153058B2 (ja) * | 2005-02-25 | 2013-02-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2006257551A (ja) * | 2005-03-15 | 2006-09-28 | Asm Internatl Nv | Ａｌｄによる貴金属の促進された堆積 |
| CN100411220C (zh) * | 2005-03-17 | 2008-08-13 | 复旦大学 | 表面嫁接有机共轭分子的半导体材料及其制备方法 |
| KR100669851B1 (ko) * | 2005-07-12 | 2007-01-16 | 삼성전자주식회사 | 상변화 메모리 장치의 제조 방법 |
| DE102006038885B4 (de) * | 2005-08-24 | 2013-10-10 | Wonik Ips Co., Ltd. | Verfahren zum Abscheiden einer Ge-Sb-Te-Dünnschicht |
| US7642539B2 (en) | 2005-12-13 | 2010-01-05 | Macronix International Co., Ltd. | Thin film fuse phase change cell with thermal isolation pad and manufacturing method |
| KR100717286B1 (ko) * | 2006-04-21 | 2007-05-15 | 삼성전자주식회사 | 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자 |
-
2006
- 2006-10-13 KR KR1020060100009A patent/KR101169395B1/ko active IP Right Grant
-
2007
- 2007-04-13 CN CN2007100960843A patent/CN101162758B/zh active Active
- 2007-10-12 US US11/907,472 patent/US7754586B2/en active Active
- 2007-10-12 JP JP2007267039A patent/JP5334400B2/ja active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103918070A (zh) * | 2011-10-31 | 2014-07-09 | 圆益Ips股份有限公司 | 基板处理装置及方法 |
| CN103918070B (zh) * | 2011-10-31 | 2017-02-22 | 圆益Ips股份有限公司 | 基板处理装置及方法 |
| US9793476B2 (en) | 2011-10-31 | 2017-10-17 | Wonik Ips Co., Ltd. | Apparatus and method for treating a substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080090326A1 (en) | 2008-04-17 |
| JP2008098645A (ja) | 2008-04-24 |
| JP5334400B2 (ja) | 2013-11-06 |
| KR101169395B1 (ko) | 2012-07-30 |
| KR20080033815A (ko) | 2008-04-17 |
| CN101162758B (zh) | 2011-09-14 |
| US7754586B2 (en) | 2010-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101162758B (zh) | 包含相变层表面处理工艺的制造相变存储装置的方法 | |
| CN101165934A (zh) | 制造相变存储器的方法及形成相变层的方法 | |
| EP1675194B1 (en) | Germanium precursor and method of manufacturing a GST thin layer | |
| CN100585899C (zh) | 锑前体、使用该锑前体的相变存储器件及其制造方法 | |
| KR101275799B1 (ko) | 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조방법 | |
| DE102007032503A1 (de) | Phasenänderungsmaterialschicht und -speicherbauelement sowie Verfahren zur Herstellung derselben | |
| US20070054475A1 (en) | Method of forming a phase changeable material layer, a method of manufacturing a phase changeable memory unit, and a method of manufacturing a phase changeable semiconductor memory device | |
| CN1970564A (zh) | 前体、包含该前体制备的薄层、制备该薄层的方法和相变存储设备 | |
| KR20120031095A (ko) | 유전체-충전된 중공 ｇｓｔ 구조 | |
| CN102396061A (zh) | 沉积包含锑的相变材料到衬底的方法和形成相变存储器电路的方法 | |
| US8193029B2 (en) | Methods of manufacturing phase-change random access memory devices with phase-change nanowire formation using single element | |
| US8623734B2 (en) | Method to selectively grow phase change material inside a via hole | |
| KR101094987B1 (ko) | 상변화 메모리 소자 및 그 제조방법 | |
| US20200111957A1 (en) | Variable resistance memory device and method of manufacturing the same | |
| CN101894853B (zh) | 相变随机存取存储器及制造方法 | |
| US20130284999A1 (en) | Phase change memory structure comprising phase change alloy center-filled with dielectric material | |
| KR20140083560A (ko) | 상변화 메모리 장치 및 그의 제조방법 | |
| KR100581997B1 (ko) | 메모리셀 및 그 제조방법 | |
| TWI825674B (zh) | 半導體元件的製備方法 | |
| KR101061077B1 (ko) | 상변화 메모리 소자의 상변화막 형성 방법 | |
| CN102447060B (zh) | 相变存储器的制造方法 | |
| US20090263934A1 (en) | Methods of forming chalcogenide films and methods of manufacturing memory devices using the same | |
| TW202409337A (zh) | 製造電極結構的方法和製造電極結構的設備 | |
| KR20090110405A (ko) | Ｇｅ-Ｓｂ-Ｔｅ 화합물 박막 형성방법 | |
| KR20110088607A (ko) | 화학증착법에 의한 ＩｎＳｂＴｅ 박막의 형성방법 및 이를 이용한 상변화 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |