CN102447060B - 相变存储器的制造方法 - Google Patents
相变存储器的制造方法 Download PDFInfo
- Publication number
- CN102447060B CN102447060B CN201010509421.9A CN201010509421A CN102447060B CN 102447060 B CN102447060 B CN 102447060B CN 201010509421 A CN201010509421 A CN 201010509421A CN 102447060 B CN102447060 B CN 102447060B
- Authority
- CN
- China
- Prior art keywords
- layer
- stop
- insulating barrier
- phase transition
- transition storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种相变存储器的制造方法，包括：提供衬底，在衬底上形成绝缘层，绝缘层中形成多个露出衬底的孔洞；在孔洞中形成PN二极管，PN二极管未完全填满孔洞，从而形成PN二极管及绝缘层围成的第一开口；在PN二极管和绝缘层的上表面沉积停止层材料，形成保形覆盖多个第一开口的停止层，停止层围成第二开口；在停止层上沉积电介质材料，形成保形覆盖第二开口的电介质层，电介质层围成第三开口；去除位于第三开口底部及绝缘层上的电介质层，直至露出停止层；去除位于第三开口底部及绝缘层上的停止层，直至露出PN二极管；向第三开口中填充相变材料，形成相变材料层。通过本发明制造的相变存储器可避免失效问题。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种相变存储器的制造方法。
背景技术
相变存储器(Phase Change Memory，PCM)由于具有操作速度快、效率高、成本低等的优点，成为一种具有广泛发展前景的存储技术，近年来引起了研究人员的注意。
相变存储器是一种非易失存储设备，利用材料的可逆转的相变来存储信息。例如，相变存储器可采用硫族化合物制成，所述硫族化合物在无定形相时，处于高度无序的状态，不存在结晶体的网格结构，因此具有高阻抗和高反射率的特性。而所述硫族化合物在结晶相时，具有规律的晶体结构，因此具有低阻抗和低反射率的特性。具体地，通过电流注入产生的热量使硫族化合物发生相变，从而实现数据的存储。
随着相变存储器技术的发展，Numonyx公司研发了一种含锗、锑、碲的合成材料(Ge2Sb2Te5，GST)的相变存储器技术。参考图1，示出了现有技术相变存储器一实施例的示意图，所述相变存储器包括：衬底101；位于衬底101上的PN二极管102；位于PN二极管102上的相变材料层103，位于相变材料层103上的上电极104。
现有技术中相变存储器的制造方法包括：
提供衬底201，在衬底201上形成绝缘层204，蚀刻所述绝缘层204形成多个孔洞；
如图2所示，在所述孔洞中依次沉积半导体材料，依次形成N型掺杂的半导体层202和P型掺杂的半导体层203，从而形成PN二极管，所述半导体材料未完全填满所述孔洞，从而形成由P型半导体层203及绝缘层204围成的多个开口206；
如图3所示，在P型半导体层203和绝缘层204的上表面沉积材料为氮化硅的电介质层，形成保形覆盖所述多个开口的氮化硅层205。
如图4所示，通过反应离子蚀刻(Reactive Ion Etch，RIE)去除位于绝缘层204的上表面以及P型半导体层203上表面的氮化硅材料，形成位于开口内壁上的侧墙205。
后续还需要向侧墙205围成的孔隙中填充相变材料、在相变材料上形成上电极等步骤，后续步骤不再赘述。
需要说明的是，在上述去除P型半导体层203上表面的氮化硅材料时，所述反应离子蚀刻工艺在去除氮化硅材料后，很容易损坏到P型半导体层203的上表面，使P型半导体层203上表面的部分区域(图4虚线所示)中的多晶硅转换为非晶硅，由于非晶硅的电阻较大，这会导致PN二极管与上电极之间无法实现有效电连接，造成相变存储器失效的问题。
在公开号为CN101523505A的中国专利申请中也公开了一种相变存储器的制造方法，但是所述中国专利申请没有公开可以解决上述问题的技术方案。
发明内容
本发明提供一种相变存储器的制造方法，避免相变存储器的失效问题。
为解决上述问题，本发明一种相变存储器的制造方法，包括：
提供衬底，在衬底上形成绝缘层，在所述绝缘层中形成多个露出衬底的孔洞；
在所述孔洞中形成PN二极管，所述PN二极管未完全填满所述孔洞，从而形成PN二极管及绝缘层围成的第一开口；
在PN二极管和绝缘层的上表面沉积停止层材料，形成保形覆盖所述多个第一开口的停止层，所述停止层围成第二开口；
在停止层上沉积电介质材料，形成保形覆盖所述第二开口的电介质层，所述电介质层围成第三开口；
去除位于第三开口底部及绝缘层上的电介质层，直至露出停止层；
去除位于第三开口底部及绝缘层上的停止层，直至露出PN二极管；
向第三开口中填充相变材料，形成相变材料层。
与现有技术相比，本发明具有以下优点：在PN二极管上形成了停止层，所述停止层在反应离子蚀刻去除电介质层的过程中，起到了保护PN二极管中P型半导体层的作用，可以避免P型半导体层从多晶硅转换为无定形硅，从而可以避免P型半导体层和上电极之间的电连接失效，进而避免相变存储器的失效问题。
附图说明
图1是现有技术相变存储器一实施例的示意图；
图2至图4是现有技术中相变存储器的制造方法一实施例的侧面示意图；
图5是本发明相变存储器制造方法一实施方式的流程示意图；
图6至图11是本发明相变存储器制造方法一实施例的侧面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有技术相变存储器的制作方法中，采用反应离子蚀刻去除P型半导体层上表面及绝缘层上表面的氮化硅，但是在去除完P型半导体层上表面的氮化硅之后，反应离子蚀刻容易使P型半导体层上表面的多晶硅转换为非晶硅，造成PN二极管和上电极之间无法有效电连接，造成相变存储器失效。
针对上述问题，本发明提供一种相变存储器的制作方法，在P型半导体层的上表面上覆盖蚀刻停止层，所述蚀刻停止层可以保护P型半导体层的上表面不受反应离子蚀刻的损害，避免了P型半导体层上表面的多晶硅向非晶硅的转换，进而保证了PN二极管和上电极之间的有效电连接。
参考图5，示出了本发明相变存储器制作方法一实施方式的流程示意图。本发明相变存储器制作方法包括：
s1，提供衬底，在衬底上形成绝缘层，在所述绝缘层中形成多个露出衬底的孔洞；
s2，在所述孔洞中依次沉积半导体材料，以形成PN二极管，所述半导体材料未完全填满所述孔洞，从而形成PN二极管及绝缘层围成的第一开口；
s3，在PN二极管和绝缘层的上表面沉积停止层材料，形成保形覆盖所述多个第一开口的停止层，所述停止层围成第二开口；
s4，在停止层上沉积电介质材料，形成保形覆盖所述第二开口的电介质层，所述电介质层围成第三开口；
s5，去除位于第三开口底部及绝缘层上的电介质层，直至露出停止层；
s6，去除位于第三开口底部及绝缘层上的停止层，直至露出PN二极管；
s7，向第三开口中填充相变材料，形成相变材料层。
下面结合具体实施例，进一步描述相变存储器制作方法的技术方案。
执行步骤s1，所述衬底为N型掺杂的硅，所述绝缘层为氧化硅。
参考图6，执行步骤s2，在位于绝缘层304中、且露出衬底301的多个孔洞中沉积半导体材料，依次形成N型掺杂的半导体层302、P型掺杂的半导体层303，所述N型掺杂的半导体层302与所述P型掺杂的半导体层303构成PN二极管，所述半导体材料未完全填满所述孔洞，从而形成PN二极管及绝缘层304围成的第一开口，具体地，在位于绝缘层304中、且露出衬底301的多个孔洞中通过外延生长方式形成单晶硅，形成第一半导体层，对所述第一半导体层进行退火处理，使衬底301上的N型掺杂离子扩散到第一半导体层，从而形成N型掺杂的半导体层302，之后，在N型掺杂的半导体层302上通过外延生长方式形成单晶硅，形成第二半导体层，通过孔洞对所述第二半导体层进行离子注入(implant)，从而形成P型掺杂的半导体层303。
参考图7，执行步骤s3，在PN二极管和绝缘层304的上表面沉积停止层材料，形成保形覆盖所述第一开口的停止层305，所述停止层305围成第二开口；
所述停止层305用于在后续反应离子蚀刻过程中保护P型掺杂的半导体层302，如果停止层305太薄，可能在反应离子蚀刻工艺中被除掉，而无法起到保护作用；如果停止层305太厚，会影响到相变存储器中电介质层及相变材料层的尺寸，进而影响到相变存储器的性能。因此，较佳地，所述停止层305的厚度为50埃至150埃。
需要说明的是，选择停止层305材料时，需要考虑在后续去除位于第三开口底部及绝缘层上的电介质层的步骤中，所述去除工艺对电介质层、停止层的选择比需大于2，这样停止层305才不至于在去除工艺中被损坏，才可以起到保护P型半导体层303的作用；此外，选择停止层305时，还需考虑到去除停止层305的工艺是否较简单，并且不会影响P型半导体层303，较佳地，所述停止层305的材料为无定形碳，通过PECVD(等离子体增强化学气相沉积)的方法沉积所述无定形碳，以形成停止层305，后续可通过灰化方法去除所述无定形碳。
参考图8，执行步骤s4，在停止层305上沉积电介质材料，形成保形覆盖所述第二开口的电介质层306，具体地，通过PECVD、原子层沉积(AtomicLayer Deposition，ALD)或炉管的方法来沉积电介质材料，所述电介质材料可以是氮化硅、氮氧化硅或掺碳的氮化硅；
所述电介质层306的厚度与后续形成的侧墙厚度相关，而侧墙的厚度会影响到相变材料层的尺寸，若所述电介质层306过厚，会造成相变材料层的尺寸过小，影响到相变存储器的性能，若所述电介质层306过薄，则可能无法形成侧墙，因此较佳地，所述电介质层306的厚度为100埃至400埃。
此外，所述电介质层306为保形覆盖所述第二开口，所述电介质层306围成第三开口，所述第三开口的尺寸小于第二开口，可以减小形成于第三开口中相变材料层的横截面积，从而减小相变存储器的特征尺寸。
参考图9，执行步骤s5，通过反应离子蚀刻去除位于第三开口底部及绝缘层304上的电介质层306，直至露出停止层305，从而形成位于第三开口内壁上的侧墙307，所述侧墙307可以避免相变材料层与作为绝缘层304的氧化硅的直接接触，避免了相变材料层的氧化。在反应离子蚀刻过程中，停止层305可以保护P型半导体层303不受反应离子蚀刻的影响，避免反应离子蚀刻使P型半导体层的多晶硅转换为非晶硅，进而保证了PN二极管与上电极之间的有效电连接。
需要说明的是，对于去除电介质层306的工艺而言，需较易去除电介质层306且较难去除停止层305，即去除工艺需对电介质层306和停止层305具有较大的选择比，例如选择比大于2。
具体地，所述去除电介质层306的工艺为反应离子蚀刻，所述反应离子蚀刻较易去除氮化硅、氮氧化硅或掺碳的氮化硅等电介质材料，但是较难去除无定形硅，因此无定形硅可以在反应离子蚀刻过程中起到保护P型半导体层的作用。
参考图10，执行步骤s6，通过灰化方法去除停止层305，所述灰化方法通过固体燃烧方式将无定形碳转变为二氧化碳、水和灰，由于灰化方法不存在等离子体轰击，因此不会对位于停止层305下方的P型掺杂的半导体层造成损害，此外无定形碳的厚度较小，较易去除。
需要说明的是，在去除停止层305的过程中，位于侧墙307和绝缘层304之间的部分停止层305也会被去除，从而在侧墙307和绝缘层304之间形成小的开口(如图10中虚线圈所示)，由于所述开口位于靠近绝缘层304表面的位置处，在后续表面平坦化工艺中，所述开口会被去除形成平整表面。
参考图11，执行步骤s7，向第三开口中填充相变材料，形成相变材料层308，本实施例中所述相变材料为GexSbyTez，其中x、y、z均小于1，且x+y+z＝1，但是本发明并不限制于此。
具体地，可采用化学气相沉积的方法向第三开口中沉积相变材料。
较佳地，在填充完相变材料之后，对相变材料层、停止层、电介质层及绝缘层构成的表面进行平坦化处理，以形成平整的表面，以便于后续在平整表面上形成上电极，具体地，采用化学机械研磨(Chemical MechanicalPlanarization，CMP)的方法进行平坦化处理。
本发明相变存储器的制造方法还包括形成上电极等步骤，与现有技术相同，不再赘述。
至此完成了相变存储器的制造过程。
在本发明相变存储器的制造方法中，在PN二极管上形成了停止层，所述停止层在反应离子蚀刻去除电介质层的过程中，起到了保护PN二极管中P型半导体层的作用，可以避免P型半导体层从多晶硅转换为微晶硅，进而可以避免P型半导体层和上电极之间的电连接失效。
需要指出的是，本发明虽以相变存储器例，但所述相变存储器制造方法，同样适用于其他与相变存储器相同的器件的制作工艺中。本发明领域技术人员，应当容易基于本发明所公开的技术方案进行推广应用。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种相变存储器的制造方法，其特征在于，包括：
提供衬底，在衬底上形成绝缘层，在所述绝缘层中形成多个露出衬底的孔洞；
在所述孔洞中形成PN二极管，所述PN二极管未完全填满所述孔洞，从而形成PN二极管及绝缘层围成的第一开口；
在PN二极管和绝缘层的上表面沉积停止层材料，形成保形覆盖所述多个第一开口的停止层，所述停止层围成第二开口；
在停止层上沉积电介质材料，形成保形覆盖所述第二开口的电介质层，所述电介质层围成第三开口；
采用反应离子蚀刻去除位于第三开口底部及绝缘层上的电介质层，直至露出停止层；
去除位于第三开口底部及绝缘层上的停止层，直至露出PN二极管；
向第三开口中填充相变材料，形成相变材料层。
2.如权利要求1所述的相变存储器的制造方法，其特征在于，所述去除位于第三开口底部及绝缘层上的电介质层的步骤中，电介质层对停止层的选择比大于2。
3.如权利要求1所述的相变存储器的制造方法，其特征在于，所述电介质层的材料为氮化硅、氮氧化硅或掺碳的氮化硅，所述停止层为无定形碳。
4.如权利要求3所述的相变存储器的制造方法，其特征在于，所述去除位于第三开口底部及绝缘层上的电介质层的步骤中，电介质层对停止层的选择比大于2。
5.如权利要求3所述的相变存储器的制造方法，其特征在于，通过等离子体增强化学气相沉积沉积无定形碳。
6.如权利要求3所述的相变存储器的制造方法，其特征在于，所述去除位于第三开口底部及绝缘层上的停止层，直至露出PN二极管的步骤中，采用灰化方法去除所述无定形碳。
7.如权利要求3所述的相变存储器的制造方法，其特征在于，通过等离子体增强化学气相沉积、原子层沉积或炉管生长的方法沉积氮化硅、氮氧化硅或掺碳的氮化硅。
8.如权利要求1所述的相变存储器的制造方法，其特征在于，所述在PN二极管和绝缘层的上表面沉积停止层材料，形成保形覆盖所述多个第一开口的停止层的步骤中，所述停止层的厚度为50埃至150埃。
9.如权利要求1所述的相变存储器的制造方法，其特征在于，所述在停止层上沉积电介质材料，形成保形覆盖所述第二开口的电介质层的厚度为100埃至400埃。
10.如权利要求1所述的相变存储器的制造方法，其特征在于，还包括向第三开口中填充相变材料，形成相变材料层的步骤之后，对相变材料层、停止层、电介质层及绝缘层构成的表面进行平坦化处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010509421.9A CN102447060B (zh) | 2010-10-14 | 2010-10-14 | 相变存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010509421.9A CN102447060B (zh) | 2010-10-14 | 2010-10-14 | 相变存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102447060A CN102447060A (zh) | 2012-05-09 |
| CN102447060B true CN102447060B (zh) | 2014-01-08 |
Family
ID=46009349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010509421.9A Active CN102447060B (zh) | 2010-10-14 | 2010-10-14 | 相变存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102447060B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112271254B (zh) * | 2020-10-27 | 2021-12-28 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及相变存储器的制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639206B1 (ko) * | 2004-06-30 | 2006-10-30 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
| US20070200179A1 (en) * | 2006-02-24 | 2007-08-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same |
| US8664689B2 (en) * | 2008-11-07 | 2014-03-04 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions |
| CN101465383B (zh) * | 2008-12-30 | 2011-08-03 | 中国科学院上海微系统与信息技术研究所 | 电阻转换存储器的制造方法 |
| CN101882602B (zh) * | 2009-05-08 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 相变随机存取存储器的制造方法 |
-
2010
- 2010-10-14 CN CN201010509421.9A patent/CN102447060B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102447060A (zh) | 2012-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11251369B2 (en) | Semiconductor constructions | |
| US9640586B2 (en) | Semiconductor diodes, and variable resistance memory devices | |
| US7811879B2 (en) | Process for PCM integration with poly-emitter BJT as access device | |
| US7772067B2 (en) | Methods of forming phase-changeable memory devices using growth-enhancing and growth-inhibiting layers for phase-changeable materials | |
| KR101908062B1 (ko) | 상변화 메모리 장치 및 이의 제조 방법 | |
| US20120305875A1 (en) | Phase-change random access memory device and method of manufacturing the same | |
| US8158966B2 (en) | Phase change memory device having protective layer and method for manufacturing the same | |
| WO2010059672A1 (en) | Integration of damascene type diodes and conductive wires for memory device | |
| CN101483185B (zh) | 存储器单元和存储器阵列 | |
| US7928423B2 (en) | Phase change memory device having an inversely tapered bottom electrode | |
| US20120025162A1 (en) | Phase change random access memory and method for fabricating the same | |
| US8330226B2 (en) | Phase-change random access memory devices with a phase-change nanowire having a single element | |
| US20110220858A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20130240820A1 (en) | Phase change random access memory and fabrication method of heating electrode for the same | |
| US20100243981A1 (en) | Phase-change random access memory device | |
| CN105428528A (zh) | 三维相变存储器存储单元的制备方法 | |
| US20100163834A1 (en) | Contact structure, method of manufacturing the same, phase changeable memory device having the same, and method of manufacturing phase changeable memory device | |
| KR20130087196A (ko) | 상변화 메모리 장치 및 그의 제조방법 | |
| CN102447060B (zh) | 相变存储器的制造方法 | |
| KR101889317B1 (ko) | 상변화 메모리 장치 및 그 제조 방법 | |
| CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
| US20110073832A1 (en) | Phase-change memory device | |
| CN110875428A (zh) | 可变电阻存储器件和制造可变电阻存储器件的方法 | |
| CN106298481A (zh) | 相变存储器及其形成方法 | |
| US20120228577A1 (en) | Phase change memory device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121108 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |